

堆栈平衡

三种子程序调用方式

参数**从右至左**入栈，每一个函数（包括main），开始时需要 push ebp

```
mov ebp,esp
```

结尾时需要

```
pop ebp
```

cdecl

在main中，每一次call的下一条就是

```
add esp, 4*n
```

n是参数个数，4代表参数为int四个字节，手动pop出堆栈中的参数

cdecl 方式是通过[EBP+X]的方式来访问参数

[EBP+8]第一个参数

[EBP+12]第二个参数

...

[EBP+4]是call压入栈的返回地址

stdcall

不需要在main中手动add esp，需要在子程序返回时

```
ret 4n
```

n代表参数个数，4代表int四个字节（其他类似）

然后在定义子程序的函数名之前加上__stdcall

```
int __stdcall (int a,int b)
```

fastcall

传递第一个参数使用ecx,第二个用edx，其他与stdcall类似，在子程序名字前加 __fastcall

参数传递三种方法

- 通过寄存器传递
- 通过约定存储单元传递
- 通过堆栈传递

函数定义

```
printf PROTO C :dword, :vararg
```

存储

内存芯片存储单元数量

行数 \times 列数 \times 单元格数据位数（位宽） \times L-Bank的数量

带宽

内存的数据传输速度

带宽 = 位宽 \times 总线频率 / 8 单位通常是 MB/s

内存颗粒

内存中的芯片

SDRAM DDR DDR2 DDR3 DDR4

常见flash存储器

SSD、SD卡、U盘、SM卡

非flash

HDD、DDR4 RAM

CHS编址

柱面-磁头-扇区（C-H-S）

最大容量 = 磁道数 \times 磁头数 \times 扇区数 \times 每个扇区的字节数

一个扇区512个字节

只有扇区从1开始编号，注意减一

LBA编址

只对扇区编号 L

最大容量 = 2^L

CHS和LBA转换

$$L = ((C \times nH + H) \times nS) + S - 1$$

$$H = (L / nS) \% nH$$

$$C = (L / nS) / nH$$

$$S = L \% nS + 1$$

总线

分类

按功能分为

- 数据总线
- 地址总线
- 控制总线

PCI总线

一种局部总线标准，逐渐被PCI-E替代

PCI-E用两根线的电压差来表示0和1，提高传输效率

USB总线

通用串行总线

USB收发器

- 低速设备一侧，D-上拉
- 高速设备一侧，D+上拉

异步串行通信

一个信息帧只有一个字符

一个信息帧包括一个起始位0，一个终止位1，一个奇偶校验位，若干个数据位

信息帧地址左低右高

波特率

每秒传输的符号数

波特率 = 比特率 单位 b/s

调制和解调

- 调制：从数字信号到模拟信号
 - 调制方法：调幅、调频、调相
- 解调：从模拟信号到数字信号

控制器的**分频** = **输入频率 / 输出频率**

除数锁存器

$f_{\text{工作时钟}} = f_{\text{基准时钟}} / \text{除数锁存器} = \text{波特率} \times 16$

除数锁存器 = 115200 / 波特率

除数锁存器结果表示分频

WLAN组成

工作站、无限介质、无线接入点、主干式分布系统

中断

外部的中断叫中断，内部的中断叫异常

- 外部中断（异步）：可屏蔽和不可屏蔽
- 内部异常（同步）
CPU在执行指令期间检测到不正常的或非法的操作所引起的
 - 故障
 - 陷阱
 - 中止

易错

操作系统程序 特权级 0、1、2

用户程序 特权级 3

段选择符 16位

段描述符 8字节

页表描述符、页描述符4字节

指令和伪指令的区别：

每一条指令都要生成机器代码；伪指令只提供汇编程序信息，不生成目标码

标准调用方式和C的调用方式 子程序的返回语句怎么去写

- 标准调用方式子程序返回语句：RET N（N=参数个数*4）
- C的调用方式子程序返回语句：RET

实模式和保护模式通过什么标志位去切换

通过修改控制寄存器CR0的控制位PE切换实模式（1）和保护模式（0）

奇偶校验

- 奇校验：加上校验位有奇数个1
- 偶校验：加上校验位有偶数个1

代码保护：代码调用一致代码段

在图 2-42 中，代码段 E 是一致代码段（C=1），可以由特权级相同或更低的程序来调用或跳转。特权级较高的代码段 C 不能调用代码段 E，而特权级相同的代码段 B 和特权级更低的代码段 A 可以转移到代码段 E 上，转移后特权级 CPL 不变。




图 2-42 C=1 的代码段

接口哪些是差分的

USB, SATA

怎么屏蔽中断？

中断可以分为可屏蔽中断和不可屏蔽中断。Intel 系列 CPU 的 INTR（Interrupt Request）和 NMI（Non-maskable Interrupt）引脚接受外部中断请求信号。其中 INTR 接受可屏蔽中断请求，NMI 接受不可屏蔽中断请求。不可屏蔽中断是上升沿触发的，一旦 NMI 的输入被激活，也就是当引脚上出现一个从低电平到高电平的跳变，就产生中断，中断类型号（Type Code）固定为 2，由内部译码电路提供。CPU 一接收到不可屏蔽中断请求就马上响应，进入中断处理子程序。在实际应用中，NMI 一般由硬件检测电路提供，比如提示系统电压过低等，这时 CPU 就必须马上采取保护现场的操作。INTR 为可屏蔽中断，电平触发。由于这种特性，它必须保持高电平直到中断申请被 CPU 识别为止。标志寄存器 EFLAGS 中的 IF 标志决定是否响应 INTR 的中断请求。IF 为 0 时，CPU 不响应 INTR 信号，只有 IF 为 1 时 INTR 才会被响应，因此将 INTR 称为可屏蔽中断请求。CPU 只有一个 INTR 引脚，外部中断源有很多，因此一般需要中断控制器对外部中断源进行管理，选择优先级最高的中断请求发送到 CPU 的 INTR 引脚，常见的中断控制器有 8259 芯片，高级可编程中断控制器 APIC（Advanced Programmable Interrupt Controller）等。

页描述符、页表描述符中均有页面保护位

所有位逻辑操作会把 CF 和 OF 清零

8253 芯片

每个通道内部设有一个 16 位计数器，可进行二进制或十进制（BCD 码）计数。
采用二进制计数时，写入的初值范围为 0000H~0FFFFH，最大计数值是 0000H，代表 65536。
采用 BCD 码计数时，写入的初值范围为 0000~9999，最大计数值是 0000，代表 10000。

k 级级联的 8259 最多有几个中断源

$$8 * k - (k-1) = 7k + 1$$

实模式和保护模式下的中断向量种类数一样

保护模式下中断描述符表的长度为2KB，因为一个描述符8个字节，共256种中断

【单选/简单/1 分】8259 中断控制器，在级联情况下，当 CPU 响应从片中断请求时（）。↓

↓

选择一项：↓

- A. 主片 8259 通过 CAS 输出被响应的从片编号，并且所有从片都能收到↓
- B. 主片 8259 通过 CAS 输出被响应的从片编号，并且只有发出中断请求的从片都能收到↓
- C. 主片 8259 通过 D0~D7 输出被响应的从片编号，并且所有从片都能收到↓
- D. 主片 8259 通过 D0~D7 输出被响应的从片编号，并且只有发出中断请求的从片都能收到↵

↵

ADD指令 看作有符号数时，只有 正+正=负，负+负=正 的时候才有 OF = 1

INVOKE 是伪指令，需要由汇编程序展开成几条指令

DIV 被除数位数是除数的两倍(EDX : EAX)，结果如果超出EAX范围，就会溢出

= 可以对同一符号重复定义

EQU 不可以对同一符号重复定义

【多选/中等/2 分】已知某系统中有两片 8259 级联使用，主片使用特殊全嵌套，从片使用普通全嵌套，则下列说法正确的是（）。↓

↓

选择一项或多项：↓

- A. 从片允许同级中断信号打断同级中断服务↓
- B. 当主片级联从片的同一 IR 引脚有多次中断信号达到时，主片无法区分不同信号优先级高低↓
- C. 主片允许同级中断信号打断同级中断服务↓
- D. 当从片的不同 IR 引脚有多次中断信号达到时，从片无法区分不同信号优先级高低↵

INT中断是内部中断，内部中断不可屏蔽

外部中断可以屏蔽

【单选/中等/1 分】当 8259 的 ICW4 内容是 13H 时, () 阶段会把 ISR 寄存器中对应的位清零。↓

选择一项: ↓

- A. 第二个 INTA 信号到来时↓
- B. 写出 OCW2 之后↓
- C. 第一个 INTA 信号到来时↓
- D. 发出 EOI 命令后←

【单选/简单/1 分】当 8259 工作在 () 方式时, 需要 ICW3 命令字。↓

↓

选择一项: ↓

- A. 选通↓
- B. 查询↓
- C. 单片↓
- D. 级联←

←

【单选/中等/1 分】若某外设的中断类型号是 06EH, 则应连接 8259 的引脚编号及 ICW2 的值为 ()。↓

↓

选择一项: ↓

- a. IR6,0DH↓
- b. IR7,6EH↓
- c. IR7,67H↓
- d. IR6,68H (连接 8259 的引脚编号由类型号低三位决定) ←

←

ADD在程序运行时执行, “+” 在编译过程中执行

B 【单选/中等/1 分】 16 位执行环境下，当 $CX=0$ 时，开始执行 Loop 循环，循环体共执行（ ）次。↓

loop 是 $CX-1$ 判断其是否为 0↓

选择一项：↓

A. 65536↓

B. 0↓

C. 1↓

D. 65535↵

【多选/中等/2 分】 已知某系统中有两片 8259 级联使用，其中从片 INT 引脚连接到主片的 IR2 引脚上，则（ ）。↓

↓


选择一项或多项：↓

A. 从片的 ICW3 编码是 02H↓

B. 得到 CPU 响应时，主片通过级联线向从片发出 010B 编码↓

C. 主片和从片都需要 ICW3↓

D. 主片的 ICW3 编码是 04H↵



B



B

为了屏蔽不需要的数据，SDRAM 中还采用了数据掩码（Data I/O Mask，DQM）技术。通过 DQM，内存可以控制突发传输中是否屏蔽某一个存储单元的读写动作。传统的 DQM 由北桥控制，每个信号针对一个字节。SDRAM 官方规定，在读取时，DQM 发出两个时钟周期后生效；而在写入时，DQM 立即生效，因此，如果不需要读出某一个存储单元，那么输出该单元的前 2 个时钟周期将 DQM 设为高电平，图 6-10 中屏蔽了 Q2 的读出。如果不需要写入某一个存储单元，那么，在 DQ 输出该单元的时钟周期时，将 DQM 设为高电平，图 6-11 中屏蔽了 Q2 的写入。

注意字符串操作时，用byte ptr [edi/esi]来获取字符 定义字符串时用单引号

div/mul 不能加立即数，需要寄存器或者内存单元

SRAM：读写速度快，生产成本低，多用于容量较小的高速缓冲存储器，不需要定时刷新

DRAM：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器，存储的是电容，需要定时刷新

问答题

1.解释什么是 32 位中内存的平坦模式，它与 16 位程序中的内存模式存在哪些区别？（主要从程序内存分配方面回答）

- 16位程序，由不同的段组合而成，且每个段的地址重定位有64K的限制。
- 而平坦内存模式下，程序只有一个段，同时包含了代码和数据。程序无需进行地址重定位，内存访问范围达到4G宽度。在整个4G范围内，默认都是NEAR的。其优点是，汇编程序更容易编写，且代码执行速度更快。
- 在32位程序中，所有的段寄存器依然存在，但是都被设置成了同一个值，这表明，段寄存器和地址重定位已经无须使用了。

2.简述机器语言，汇编语言，高级语言的区别

- 机器语言：计算机能直接识别的语言，用二进制代码的机器语言表示，每条机器代码由CPU执行
- 汇编语言：介于机器语言和高级语言之间，使用指令、助记符、符号地址等符号来编写程序，指令语句和机器代码一一对应
- 高级语言：一种类似于自然语言和数学语言的语言

3.汇编语言的难移植性

- 汇编语言是直接操作硬件的，不同CPU的硬件结构不同，每种CPU都有自己的机器语言，所以汇编语言不能移植。