

Aulas 10 a 13

Análise da Influência de Timing Constraints no Desempenho

Autores

Gabriel A. F. Souza, Gustavo D. Colletta, Leonardo B. Zoccal, Odilon O. Dutra

Unifei

Histórico de Revisões

1 de dezembro de 2025	1.0	Primeira versão do documento.
-----------------------	-----	-------------------------------

Tópicos

- Introdução
- Como Timing Constraints Afetam o Projeto
- Exemplo de Microarquitetura
- Atividades Hands-on

Introdução

Objetivos

- Compreender o impacto de diferentes timing constraints no processo de síntese.
- Avaliar como requisitos de tempo influenciam área, desempenho e potência.
- Aprender a utilizar o fluxo de síntese da ferramenta Cadence Genus para explorar múltiplos PPAs.
- Desenvolver capacidade analítica para interpretar trade-offs de projeto.

O que significa PPA?

PPA é um acrônimo para Power, Performance and Area, que representam as três principais métricas de qualidade em um projeto de hardware:

- Power (Potência): Consumo energético do circuito, incluindo potência dinâmica e estática.
- Performance (Desempenho): Normalmente associada à frequência máxima alcançável ou ao tempo de execução de um processo.
- Area (Área): Quantidade de recursos físicos utilizados no silício (número de células, tamanho da lógica, etc.).

Essas três métricas têm relação direta e formam um trade-off clássico: melhorar desempenho geralmente aumenta potência e área, enquanto otimizar potência pode degradar desempenho.

O que são Timing Constraints?

São diretivas que definem requisitos temporais que o circuito deve cumprir.

Exemplos comuns:

- Clock period (período do clock)
- Input delay e output delay
- Exceções como multicycle e false paths

Por que influenciam o PPA?

Quanto menor o clock, maior o esforço de otimização da síntese.

O Genus pode:

- Usar células maiores para reduzir atrasos → aumento de área e potência.
- Inserir buffers e otimizar caminhos críticos.
- Aplicar retiming, logic restructuring e ungrouping.

Fluxo de Síntese com Cadence Genus

- ❶ Preparação do ambiente
- ❷ Leitura do RTL
- ❸ Leitura dos timing constraints (SDC)
- ❹ Mapeamento, otimização e síntese
- ❺ Análise de área, potência e timing
- ❻ Exportação dos relatórios

Como Timing Constraints Afetam o Projeto

Cenário 1: Clock mais relaxado

↑ Período de clock

→ Lógica tem mais folga

→ Mapeamento para células menores

Resultado esperado:

- Menos área
- Menos potência
- Slack alto, timing confortável

Cenário 2: Clock mais agressivo

↓ Período de clock

→ Maior pressão sobre lógica

→ Células maiores / mais paralelismo

Resultado esperado:

- Mais área
- Mais potência
- Menor slack, timing crítico

Cenário 3: Constraint Equilibrado

Período de clock intermediário

→ Nível moderado de esforço de otimização


→ Balanceamento entre uso de células menores e algumas otimizações críticas

Resultado esperado:

- Área moderada
- Potência intermediária
- Slack razoável, sem pressão excessiva no caminho crítico

Exemplo de Microarquitetura

Diagrama



Instruction Set (ISA)

opcode[2]	opcode[1]	opcode[0]	Operation
0	0	0	Add
0	0	1	Sub
0	1	0	MuL
0	1	1	Div
1	0	0	NOP
1	0	1	Load
1	1	0	Store
1	1	1	NOP




Figura 1: Especificações da Microarquitetura

Constraints

Parâmetro	Valor
Clock period	30 ns
Clock setup uncertainty	10%
Clock transition	10%
Clock source latency	5%
Clock network latency	3%
Input delay	40%
Output delay	50%
Output load	0.04 pF
Input min transition	1%
Input max transition	10%

Atividades Hands-on

Atividade

- Gerar e comparar três PPAs de síntese sob diferentes timing constraints para a microarquitetura simplificada fornecida.

Passos da Atividade

- Elaborar o arquivo SDC com as constraints e aplicar três valores distintos de período de clock:
 - Baseline: 30 ns
 - PPA1: 20 ns
 - PPA2: 10 ns
- Executar a síntese para cada caso.
- Coletar relatórios:
 - report_area
 - report_power
 - report_timing

Passos da Atividade

- Montar uma análise comparativa contendo:
 - Identificação do Caminho Crítico em cada cenário.
 - Gráfico desempenho vs potência.
 - Gráfico com a evolução do desempenho a cada uma das três etapas de síntese para os 3 PPAs (sem e com DFT).
 - Discussão do impacto nos PPAs observados.

Entrega

- Relatório técnico contendo análise comparativa e conclusão sobre os trade-offs.