

Static Timing Analysis (STA), parte 4

Autores

Gabriel A. F. Souza, Gustavo D. Colletta, Leonardo B. Zoccal, Odilon O. Dutra

Unifei

Histórico de Revisões

December 3, 2025	1.0	Primeira versão do documento.
------------------	-----	-------------------------------

Tópicos

- Constraints SDC - Continuação
- Analisando relatórios de temporização
- Atividades

Constraints SDC - Continuação

Clocks assíncronos

clocks assíncronos são sinais de clock que normalmente são gerados a partir de diferentes fontes de clock.

clocks assíncronos têm as seguintes propriedades:

- ❶ Nenhum período base comum.
 - Como eles não possuem um período base comum, as ferramentas de STA assumem que o deslocamento de fase entre clocks assíncronos é zero.
- ❷ A transferência de dados entre clocks assíncronos é pouco confiável.
 - Na maioria dos projetos, quando não há transferência de dados entre clocks assíncronos, caminhos falsos funcionais são definidos entre esses clocks.
 - Se houver transferência de dados entre eles, então devem existir verificações para garantir a integridade dos dados.

O que são sinais de clock virtuais?

- 1 Use virtual clocks quando você estiver projetando um caminho combinacional que é relativo a um clock externo ao seu design ou quando não existe uma fonte real de clock dentro do seu design.
- 2 Asuma que o bloco a ser sintetizado e temporizado é o blockB.
 - Você pode definir um clock virtual com o comando `create_clock`, mas não o associa a nenhuma porta.
 - O sinal de clock, `vclk`, representa um clock virtual.
 - O input delay e o output delay são definidos relativos ao clock virtual.




Figure 1: Clock virtual.

O que são exceções de caminho?

- ❶ Quando você precisa pedir à ferramenta de STA para criar exceções às verificações normais de temporização, você faz isso por meio de path exceptions (exceções de caminho).
- ❷ Estas são as exceções de caminho mais comuns usadas nas ferramentas de temporização:
 - Caminhos de múltiplos ciclos (Multicycle paths)
 - Caminhos falsos (False paths)
 - Desabilitar arcos de temporização (Disabling timing arcs)
 - Análise de casos (Case analysis)
 - Limites de atraso de caminho (Path delay limits)

Exemplo de um arquivo SDC

```
create_clock -period 7 -waveform {0 3.5} [get_ports {clk_fpci66m}]
create_clock -period 14 -waveform {3.1 10.1} [get_ports {clk_ref25m}]
create_generated_clock -name GCLK1 \
[get_pins {pci_if_top1/pci_datapath1/master_addr_cnt1/pci64_xfer_reg}] \
-source [get_ports {clk_ref25m}] -edges {1 2 3}
set_clock_transition 4 [get_clocks clk_pci]
set_case_analysis 0 [get_ports TE1]
set_multicycle_path -from [get_cells subblk/data*] -to [get_cells subblk/c_reg*] -hold 1
set_multicycle_path -through [get_nets pci_am_block/mul*] -setup 2
set_false_path -from [get_cells pci_am_block/r_gpc_reg] -to [get_cells pci_am_block/gpx_reg]
set_clock_latency 4 [get_clocks {clk_ref25m}]
set_clock_latency -source 1 [get_clocks GCLK1]
set_input_delay 2.5 -clock "clk_ref25m" [get_ports {ipmitxbfr_rdata[0]}]
set_output_delay 3 -clock "clk_pci" [get_ports {decalfipmi_fllen_z}]
set_max_fanout 2 [get_ports {ipmitxbfr_rdata[4]}]
set_driving_cell -lib_cell BUF8X8_TAXO -library xlite_core [get_ports {ipmitxbfr_rdata[3]}]
set_wire_load_model -name "pci_block_wl" -library "xlite_core"
```

O que são caminhos multi-ciclo (multicycle paths)?

- 1 Por padrão, as ferramentas de temporização estática assumem que todos os caminhos de temporização atenderão aos requisitos de tempo em um único ciclo.
- 2 Aqueles caminhos que exigem mais de um período de clock para serem executados são chamados de caminhos de múltiplos ciclos (multicycle paths).




Figure 2: O multiplicador leva 2 ciclos para finalizar.

Configurando caminhos multi-ciclo

- 1 O comando `set_multicycle_path` especifica que os caminhos de temporização designados no design atual atendem às verificações de setup e hold em vários ciclos de clock.
- 2 O comando a seguir instrui a ferramenta a verificar violações de setup três ciclos após a borda do clock de lançamento. Todos os caminhos entre `ff1` e `ff2` são caminhos de 3 ciclos.

```
#set_multicycle_path [-setup / -hold] <value> [-start / -end] \  
#[-from <list>][-through <list>] [-to <list>]  
set_multicycle_path -setup 3 -from {ff1} -to {ff2}
```




Figure 3: Exemplo de caminho multi-ciclo.

Configurando o atraso máximo para um caminho

- 1 O comando `set_max_delay` especifica o atraso máximo para os caminhos.
- 2 A ferramenta de síntese otimiza o caminho para atender ao requisito definido pelo comando `max delay`.
- 3 A ferramenta de STA utiliza o `max delay` em seus cálculos no modo ideal, mas não no modo propagado.

```
#set_max_delay [-rise] [-fall] [-from from_list] \  
#[-to to_list] [-through through_list] delay_value  
set_max_delay 15.0 -from {ffa ffb} -to {ffe}  
set_max_delay 8.5 -to [get_clocks CK2]
```





Figure 4: Exemplo de atraso máximo.

Configurando um atraso mínimo

- 1 O comando `set_min_delay` especifica um atraso mínimo para os caminhos de temporização.
- 2 Ele é usado em dois casos: (i) para definir um atraso mínimo desejado para portas de saída em um design combinacional, e (ii) para sobrescrever a temporização padrão de um ciclo único para caminhos, quando o comando `set_multicycle_path` é insuficiente.

```
#set_min_delay  
set_min_delay 4 -from {ffa ffb} -to {ffe}
```

Este comando força todos os caminhos de ffa ou ffb até ffe a terem um atraso mínimo de caminho de 4 ns para fins de análise de temporização.




Figure 5: Exemplo de atraso mínimo.

Configurar casos para a análise

- ❶ Para definir uma constante ou valores transitórios.
- ❷ Os valores constantes ou transitórios especificados não alteram o netlist.
- ❸ O valor definido pelo comando `set_case_analysis` tem prioridade sobre o valor lógico presente no netlist.

```
#set_case_analysis
```

```
set_case_analysis 0 TEST_PORT
```

Esse comando informa a ferramenta para ignorar todos timing paths quando TEST_PORT é 1.




Figure 6: Exemplo caso de análise.

O que são caminhos falsos (false paths)?

- 1 Um caminho falso (false path) é um caminho que nunca pode ser temporizado corretamente no circuito real.
- 2 Esses caminhos falsos são aqueles que são logicamente inviáveis ou para os quais a verificação de temporização não é viável.
- 3 É importante, na análise estática de temporização, evitar analisar caminhos falsos para economizar tempo de otimização.




Figure 7: Exemplo de false path.

Você precisa informar à ferramenta de síntese que o caminho LONGO nesta ilustração deve ser configurado como um caminho falso se ele nunca for realizado em seu design. Por exemplo, caminhos provenientes de uma porta de reset assíncrona geralmente são configurados como caminhos falsos.

Configurando false paths

O comando `set_false_path` marca o ponto de início e o ponto de fim como caminhos falsos.

```
#set_false_path [-setup] [-hold] [-rise] [-fall] \  
#[-from from_list] [-to to_list] [-through through_list]  
set_false_path -from U8/Z -to ff8/RST
```






Figure 8: Exemplo de false path.

Desabilitando timing arcs

```
#set_disable_timing
set_disable_timing -from latch1/G -to latch1/QN
```

1. Usado para desabilitar timing arcs de uma instância, ou de uma interconexão.
2. Este comando difere do comando `set_false_path` da seguinte forma:
 - O comando `set_disable_timing` desabilita um arco de temporização, de modo que nem os tempos de chegada nem as constantes se propagam através dele.
 - O comando `set_false_path` desabilita apenas as informações de tempo de chegada. As constantes não são afetadas por este comando.



Analizando relatórios de temporização

O que são modos de análise temporal?

A seguir estão os modos de análise de temporização mais comumente usados:

- ① Modo de Análise Única (Single Analysis Mode)**
 - Um único delay corner: Comumente usado por ferramentas de síntese nas execuções iniciais.
- ② Modo de Análise de Melhor Caso/Pior Caso (Best Case/Worst Case Analysis Mode – BC/WC Mode)**
 - Dois delay corners extremos: Comumente usado para análise de viabilidade do projeto.
- ③ Modo de Análise de Variação no Chip (On-Chip Variation Analysis Mode – Min/Max Analysis Mode)**
 - Dois delay corners: Usado para timing signoff.

Modo de análise única (Single Analysis Mode)

No modo de análise única, a mesma biblioteca é usada para ambos os caminhos de clock. Este é o tipo mais simples de análise, pois não considera nenhuma variação on-chip ou off-chip.

- Uma única condição de operação é usada para escalar os valores de atraso.
- As latências de setup e hold do clock em modo único serão idênticas, a menos que a árvore de clock tenha lógica reconvergente.




Figure 9: Single Analysis Mode.

Modo de Análise de Melhor Caso/Pior Caso

Usar as bibliotecas BC e WC juntas é uma forma de modelar a variação off-chip dos atrasos devido a variações externas de temperatura e tensão.

- Analisa a variação off-chip.
- As condições de operação são dois extremos.




Figure 10: Best Case / Worst Case Analysis Mode.

Modo de Análise de Variação no Chip

- 1 Mudanças nos parâmetros físicos, como variações na espessura das camadas, causam variações de atraso no chip para a mesma célula colocada em diferentes posições. O OCV modela esse tipo de variação.
- 2 Nesse modo de análise OCV, o software calcula o atraso de um caminho com base nas condições máximas de operação, enquanto calcula o atraso de outro caminho com base nas condições mínimas de operação para as verificações de setup e hold.




Figure 11: On-chip Variation Analysis Mode.

O que é statistical OCV (SOV)?

SOCV é uma técnica de modelagem de variação que calcula o impacto das variações locais de processo no atraso e no slew de cada instância do projeto em um determinado global variation corner. O SOCV propaga o sigma dos tempos de chegada (arrival times) e dos tempos requeridos (required times) através do grafo de temporização e então calcula as características estatísticas do slack em todos os timing pins.




Figure 12: Statistic On-chip Variation.

O que é statistical OCV (SOV)?

O SOCV resolve algumas limitações da análise OCV:

- Ineficiência em operação com tensão ultrabaixa (V de operação próximo ao $V_{\text{threshold}}$).
- Dependência do timing das células em relação ao slew e às cargas.
- A análise SOCV requer bibliotecas de variação no formato Liberty Variation Format (LVF).
- O LVF inclui variações absolutas, em nível de arco, dos atrasos das células, das transições de saída e das verificações de timing, como funções do slew de entrada e da carga.




Figure 13: Statistic On-chip Variation.

O formato liberty variation (LVF)

```
cell (cell_name) {
  ocv_derate_distance_group: ocv_derate_group_name;
  ...
  pin | bus | bundle (name) {
    direction: input | output;

    timing() {
      ...
      ocv_sigma_cell_rise(delay_lu_template_name){
        sigma_type: early | late | early_and_late;
        index_1 ("float, ..., float");
        index_2 ("float, ..., float");
        values ( "float, ..., float", \
          ..., \
            "float, ..., float");
      }

      ocv_sigma_cell_fall(delay_lu_template_name){
        sigma_type: early | late | early_and_late;
        index_1 ("float, ..., float");
        index_2 ("float, ..., float");
        values ( "float, ..., float", \
          ..., \
            "float, ..., float");
      }
    }
    /* end of timing */
    ...
  } /* end of pin */
  ...
}
```




Figure 14: Statistic On-chip Variation.

- ❶ Variação do atraso após cada célula do caminho.
- ❷ O número de células no caminho afeta a variação total do atraso.

Como interpretar relatórios de temporização

- ❶ Procure informações essenciais no seu relatório de temporização que possam ajudá-lo a depurar problemas de timing.
- ❷ Um relatório de temporização típico é dividido em três seções essenciais:
 - Slack (folga)
 - Required Time (tempo requerido)
 - Arrival Time (tempo de chegada)

Slack

A seção de slack lista o tipo de verificação, os pontos inicial e final do caminho, e o slack do caminho. Após identificar o tipo de verificação, concentre-se primeiro nos caminhos com slack negativo, ou seja, caminhos que estão apresentando violação.

Como interpretar relatórios de temporização

- ❶ Procure informações essenciais no seu relatório de temporização que possam ajudá-lo a depurar problemas de timing.
- ❷ Um relatório de temporização típico é dividido em três seções essenciais:
 - Slack (folga)
 - Required Time (tempo requerido)
 - Arrival Time (tempo de chegada)

Required time

A seção de required time (tempo requerido) lista o ponto final e registra o tempo de chegada do clock, incluindo incertezas e latências do clock, bem como quaisquer exceções de caminho. Certifique-se de que o cálculo do tempo requerido corresponda às expectativas definidas em suas restrições.

Como interpretar relatórios de temporização

- ❶ Procure informações essenciais no seu relatório de temporização que possam ajudá-lo a depurar problemas de timing.
- ❷ Um relatório de temporização típico é dividido em três seções essenciais:
 - Slack (folga)
 - Required Time (tempo requerido)
 - Arrival Time (tempo de chegada)

Arrival Time

A seção de arrival time (tempo de chegada) inclui o ponto inicial e os atrasos ao longo do caminho de chegada, como atrasos das células e atrasos das conexões (nets), entre outros. Procure por atrasos inesperadamente grandes ao longo do caminho.

Exemplo de relatório de setup (Innovus)

Path 1: MET Setup Check with Pin u55/CK

Endpoint: u55/D (^) checked with leading edge of 'CLK_W_4'

Beginpoint: u99/Q (v) triggered by leading edge of 'CLK_W_4'

Path Groups: {CLK_W_4}

Other End Arrival Time 0.150

- Setup 0.176

+ Phase Shift 10.000

= Required Time 9.974

- Arrival Time 0.827

= Slack Time 9.148

Clock Rise Edge 0.000

+ Clock Network Latency (Prop) 0.150

= Beginpoint Arrival Time 0.150

Load	Slew	Delay	Arrival	Cell	Arc	Pin
------	------	-------	---------	------	-----	-----

0.013	0.116	-	0.150	-	CK ^	u99/CK
0.027	0.086	0.195	0.345	DFF	CK ^ -> Q v	u99/Q ->
1.006	1.140	0.482	0.827	INV	A v -> Y ^	u4/Y
1.006	1.140	0.000	0.827	DFF	D ^	u55/D

Type of check

Required time

Slack

Arrival time

Figure 15: Relatório do Innovus.

Exemplo de relatório de setup (Innovus)

- 1 O relatório de exemplo mostrado aqui é um relatório gerado pelo Innovus Implementation System. O relatório mostra que o caminho atendeu ao timing. A verificação de setup foi aprovada. Ele também mostra o ponto final e o ponto inicial. O ponto inicial também é conhecido como begin point. Tanto o ponto inicial quanto o ponto final são acionados pela borda de subida do CLK-W-4.
- 2 A ferramenta possui alguma agrupamento de caminhos incorporado. O relatório mostra um agrupamento de caminho chamado CLK-W-4. Em seguida, vemos o other end arrival time (tempo de chegada na outra extremidade), que é quando o clock de captura chega ao flop. Quaisquer atrasos de buffers de clock da rede estão incluídos nesse tempo de chegada na outra extremidade. O cálculo do tempo requerido (required time) mostra o phase shift (deslocamento de fase) e o setup. O deslocamento de fase é de um período de clock, pois é o mesmo clock. O cálculo do tempo requerido mostra o tempo de chegada na outra extremidade menos o setup, mais o deslocamento de fase.

Exemplo de relatório de setup (Innovus)

- 3 Em seguida, passamos para o cálculo do tempo de chegada (arrival time). Esse cálculo é feito através de uma tabela na parte inferior do relatório. Ele adiciona os atrasos em todas as células do caminho. Esse valor, no final da tabela, é levado de volta para o cálculo do slack ao inserir o valor do tempo de chegada. Se houver um launch clock, como neste exemplo no begin point, você lista as informações do clock de lançamento. Como observado, o launch clock é um clock propagado. Existem buffers no design com atraso de 0,15. Esse atraso é adicionado como o tempo de chegada no ponto inicial, que é onde o launch clock começa.
- 4 Se você observar atentamente, pode ver o caminho de temporização, com os atrasos começando da borda de subida do launch clock, passando pelo rising clock-to-falling Q, depois pelo inversor, até o ponto do pino D do flop, que é o ponto final. O pino D do flop mostra que é uma borda de subida. O relatório soma os atrasos de todos os arcos de temporização das células no caminho de temporização. O cálculo do atraso em cada arco de temporização inclui a carga, a inclinação (slew) e a unateness da célula.
- 5 O relatório utiliza todas essas informações e chega à conclusão de que o timing foi atendido.

Atividades

Atividade 1

O circuito possui 4 caminhos:

- ❶ A - C - C1 - C2 - out
- ❷ A - C - out (através do mux2)
- ❸ B - B1 - B2 - C - C1 - C2 - out
- ❹ B - B1 - B2 - C - out (através do mux2)

Identifique os caminhos falsos (false paths).




Figure 16: Circuito para a atividade 1.

Atividade 2

Para o circuito da figura, assuma que você não deseja usar o clkA na análise STA. Qual comando deverá ser usado?




Figure 17: Circuito para a atividade 2.

Atividade 3

Analise o relatório de temporização gerado pela ferramenta Innovus e responda as seguintes perguntas:

- 1 Qual o tipo de verificação mostrada?
- 2 O caminho passou no teste ? (ocorreram violações?)
- 3 Pesquise o significado de cycle adjustment reportado.

Path 1: VIOLATED Hold Check with Pin seg1/u3/CK
Endpoint: seg1/u3/D (v) checked with leading edge of 'CLK_W_1'
Beginpoint: IN1 (v) triggered by leading edge of '@'
Path Groups: {CLK_W_1}

Other End Arrival Time	0.682	← Other end arrival time
+ Hold	-0.034	
+ Phase Shift	0.000	
- Cycle Adjustment	-20.000	
= Required Time	20.648	← Required time
Arrival Time	0.117	
Slack Time	-20.531	← Slack
Clock Rise Edge	0.000	
+ Input Delay	0.000	
+ Drive Adjustment	-0.014	
= Beginpoint Arrival Time	-0.014	

Load	Slew	Delay Time	Arrival	Cell	Arc	Pin
0.013	0.029	-	-0.014	-	IN1 v	IN1
0.013	0.057	0.054	0.040	CLKBUF	A v -> Y v	seg1/u1/Y
0.003	0.050	0.077	0.117	CLKBUF	A v -> Y v	seg1/u2/Y
0.003	0.050	0.000	0.117	DFF	D v	seg1/u3/D

Applied exceptions: **Arrival time**

From	Early	Late
IN1	-	cycles 2

Figure 18: Relatório do Innovus.