

Aluno: Gustavo Santiago Sousa

LAB-08: (15/08)

Análise após a síntese:

1)

Os delays de I/O foram obtidos somando o atraso do bloco externo com o atraso de interconexão:

$\text{In_data.in_valid, out_data} = t_{\text{Cmax}} + \text{interconexão}(1,20) + 0,3 = 1,50\text{ns}$

$\text{rom_data} = t_{\text{Cmax}} + \text{interconexão}(1,40) + 0,2 = 1,60\text{ns}$

$\text{out_data, out_valid, in_ready} = t_{\text{SU}} + \text{interconexão}(1,00) + 0,3 = 1,30\text{ns}$

$\text{rom_addr} = t_{\text{SU}} + \text{interconexão}(0,8) + 0,2 = 1\text{ns}$

2) Com 10ns o circuito atende ao setup e seu pior caminho é dado por `rom_data[1] -> csa_tree_ADD_TC_OP_groupi... -> mac_i_result_reg[34]/D`

3) O pior caminho é `in2reg`, (já que parte de uma entrada) e devido aos atrasos dessa entrada serem altos. O caminho crítico começa de `(rom_data[1])` e termina no registrador interno `mac_i_result_reg[34]`.

4) A interface que deixa menor orçamento para a lógica interna é `rom_data`, pois tem o maior delay de entrada (1.60 ns) (o'que contribui no caminho crítico).

5) A arquitetura utiliza uma única MAC. Não foram instanciadas réplicas da mesma. Como a FSM usa um contador para a MAC terminar a correlação e vai pegando as entradas da rom e do buffer a medida que o clock avança ele não faz 8 operações em paralelo.

6) Com $N=8$ e $F = 100\text{MHz}$, o sistema funcionou com uma latência de 11 ciclos de clock.

1. borda de aceitação da amostra;
2. ciclo seguinte em `STATE_ROM_WAIT`, para iniciar a MAC e alinhar a ROM
3. 8 ciclos em `STATE_MAC_RUN`, um produto acumulado por ciclo;
4. 1 ciclo em `STATE_CAPTURE`, para capturar `mac_result`;
5. No ciclo seguinte a FSM entra em `STATE_HOLD` e `out_valid = 1`.

7)

Tent	T	F(ns)	WNS(ns) in2reg	WNS(ns) reg2reg	WNS(ns)r eg2out
1	10	100MHz	954.4	1338.7	7865.0
2	4	250MHz	-5045.6	-4661.3	1865.0
3	6	166.667MHz	-3045.6	-2661.3	3865.0

4	8	125MHz	-1045.6	661.3	5865.0
5	9	111.111MHz	-45.6	338.7	6865.0
6	9.2	108.696MHz	154.4	538.6	7065
7	9.1	109.890MHz	54.4	438.7	6965
8	9.05	110.497MHz	4.4	388.7	6915

A freq. máxima foi de 110.497MHz

8) A limitação acabou sendo o in2reg, e sim é o mesmo caminho, isso ocorre por causa do delay da entrada de rom_data.