

Este relatório analisa as simulações realizadas para os circuitos **x3_curto** e **mac_param**. Para cada circuito foram considerados três níveis de simulação:

1. Simulação RTL.
2. Simulação gate-level (GLS) sem anotação SDF.
3. Simulação gate-level (GLS) com anotação SDF.


X3_curto:



Tentativa	Período de clock	Frequência	Timing Violation	X inesperado	Resultado Funcional
1-RTL	10ns	100 MHz	Não	Só nos valores antes do reset	Funcionou
2-GLS	10ns	100 MHz	Não	Sim, em A0 a ferramenta acusou um undefined	Não Funcionou para todas as entradas
3-GSL+SDF	10ns	100MHz	Não, mas com indicação de violação na síntese para 0,42	Sim, em A0 a ferramenta acusou um undefined	Não funcionou para todas as entradas mas os atrasos

					foram "ok" para freq de 100MHz.
--	--	--	--	--	--

Mac_Param:



Tentativa	Período de clock	Frequência	Timing Violation	X inesperado	Resultado Funcional
1-RTL	10ns	100 MHz	Não	Só nos valores antes do reset	Funcionou
2-GLS	10ns	100 MHz	Não	Só nos valores antes do reset	Funcionou

3-GSL+SDF	10ns	100MHz	Não, mas com indicação de violação na síntese para 0,42	Só nos valores antes do reset	Funciona nos 100MHz mas pode falhar para freq. altas
-----------	------	--------	---	-------------------------------	--

1. Qual diferença funcional ou temporal foi observada entre a simulação RTL e a GLS sem SDF?

O circuito quebrou para algumas entradas mas não foram observadas diferenças temporal.

2. Qual diferença foi observada entre a GLS sem SDF e a GLS com SDF?

A GLS com SDF inclui os atrasos das células. Com isso, as transições deixam de ser ideais e passam a ocorrer depois dos atrasos especificados.

3. Quais evidências demonstram que o arquivo SDF foi efetivamente anotado?

Os dois testbenches geraram arquivos de logs do sdf, o sdf.log além de na waveform vemos a diferença de transição do resultado ocorrendo pouco depois da transição do clock.

4. Qual atraso foi medido na waveform do circuito x3? Indique os sinais e os instantes utilizados na medição.

Em torno de 45 ns. O valor de result deveria ser atualizado para 1B, mas isso só ocorrer um pouco depois da borda de subida do clock

5. Na MAC, quais sinais foram mais úteis para identificar que o circuito deixou de operar corretamente?

Pior que a MAC ainda funciona corretamente para 100MHz mas result1 apresentou um comportamento meio estranho seu sinal ficando amarelo em alguns trechos da waveform quando executado com GLS+SDF. Acredito, por ser a saída acumulada do circuito.

6. A região de frequência em que a MAC começou a falhar foi fácil de identificar? Quais estímulos ajudaram a evidenciar a falha?

Foi porque o log da síntese acusou a violação de time para a constraint de tempo que usamos no lab5 quando colocado para sintetizar junto com SDF. Identificar quais sinais ajudaram a evidenciar a falha é complicado porque a MAC pode funcionar para alguns padrões e falhar para outros mesmo no mesmo período de clock, quando este padrão passa por um caminho crítico.

7. Por que uma GLS pode executar corretamente em determinada frequencia para alguns vetores e falhar para outros?

Porque nem todas as combinações de entradas exercitam os mesmos caminhos lógicos. Uma violação temporal só aparece quando o sinal passa pelo caminho crítico.

8. Quais limitações existem em concluir que um circuito "funciona em uma frequência" apenas porque uma sequência de GLS não apresentou erro?

Porque pode haver caminhos críticos onde, aqueles valores estimulados não passaram. Desta forma não evidenciando a falha.