

Aluno: Gustavo Santiago Sousa

LAB-09: (21/08)

Este relatório apresenta uma análise comparativa dos resultados de síntese do módulo top para três restrições de clock: 10 ns, 20 ns e 30 ns.



Resumo comparativo


clock	Freq	WNS	TNS	Área	Power
10ns	100MHz	-6787.6ps	-223595.0ps	48352.3	0.547280 mW
20ns	50.00 MHz	3194.9 ps	0	48266.460	0.272443 mW
30ns	33.33 MHz	13194.9 ps	0	48262.698	0.181970 mW

Caminho Critico


clock	Status	Caminho Critico
10ns	violado	fsm_state_reg[0]/CK -> cpu_rdys
20ns	Atendido	fsm_state_reg[1]/CK -> cpu_rdys
30ns	Atendido	sm_state_reg[1]/CK -> cpu_rdys

Desempenho vs Potência





Comparação dos PPAs



Em 10 ns, o circuito opera no ponto mais agressivo e apresenta slack negativo de -6787.6 ps. Em 20 ns, o slack passa para 3194.9 ps, eliminando as violações. Em 30 ns, a margem sobe para 13194.9 ps, indicando uma restrição bem mais relaxada. Enquanto que a diminuiu de 0.547280 mW em 10 ns para 0.272443 mW em 20 ns e 0.181970 mW em 30 ns. A área total varia pouco entre os três cenários: 48352.302 em 10 ns, 48266.460 em 20 ns e 48262.698 em 30 ns. A diferença entre o maior e o menor valor é de aproximadamente 0,19%, indicando que diminuir o clock não mudou muito a estrutura final do circuito. A redução da frequência diminui a potência quase proporcionalmente, enquanto a área permanece estável.

De modo geral 10 ns entrega a maior frequência nominal, mas não é viável temporalmente. Os cenários de 20 ns e 30 ns atendem ao timing, com queda de potência e quase nenhum impacto de área. Assim, 20 ns aparece como o ponto mais equilibrado entre desempenho e consumo.