

아날로그-디지털 변환기 (ADC)

Analog to Digital Converter — 한글 번역본 (원문 pp. 230–245)

주요 특징 (Features)

- 10비트 분해능(Resolution)
- 0.5 LSB 적분 비선형성(Integral Non-linearity)
- ± 2 LSB 절대 정확도(Absolute Accuracy)
- 13 ~ 260 μ s 변환 시간(Conversion Time)
- 최대 76.9 kSPS (최대 분해능에서는 최대 15 kSPS)
- 8개의 멀티플렉싱된 단일 종단(Single Ended) 입력 채널
- 7개의 차동(Differential) 입력 채널
- 10배 및 200배 선택형 이득(Gain)을 갖는 2개의 차동 입력 채널
- ADC 결과 판독을 위한 선택형 좌측 정렬(Left Adjustment)
- 0 ~ VCC ADC 입력 전압 범위
- 선택 가능한 2.56 V ADC 기준 전압(Reference Voltage)
- 프리 러닝(Free Running) 또는 단일 변환(Single Conversion) 모드
- ADC 변환 완료 시 인터럽트 발생
- 슬립 모드(Sleep Mode) 노이즈 캔슬러

ATmega128은 10비트 축차 비교형(Successive Approximation) ADC를 탑재하고 있다. 이 ADC는 8채널 아날로그 멀티플렉서에 연결되어 있으며, 이를 통해 포트 F(Port F)의 핀으로부터 구성되는 8개의 단일 종단 전압 입력을 사용할 수 있다. 단일 종단 전압 입력은 0 V(GND)를 기준으로 한다.

또한 이 소자는 16가지 차동 전압 입력 조합을 지원한다. 이 중 두 개의 차동 입력(ADC1·ADC0 및 ADC3·ADC2)에는 프로그래밍 가능한 이득 단(Gain Stage)이 갖추어져 있으며, A/D 변환 전에 차동 입력 전압에 대해 0 dB(1배), 20 dB(10배), 46 dB(200배)의 증폭 단계를 제공한다. 7개의 차동 아날로그 입력 채널은 공통 음극 단자(ADC1)를 공유하며, 그 밖의 임의의 ADC 입력을 양극 입력 단자로 선택할 수 있다. 1배 또는 10배 이득을 사용할 경우 8비트 분해능을, 200배 이득을 사용할 경우 7비트 분해능을 기대할 수 있다.

ADC는 샘플-앤-홀드(Sample and Hold) 회로를 포함하고 있어 변환이 진행되는 동안 ADC로 들어가는 입력 전압이 일정한 수준으로 유지되도록 보장한다. ADC의 블록 다이어그램은 그림 108에 나타나 있다.

ADC는 별도의 아날로그 공급 전압 핀인 AVCC를 갖는다. AVCC는 VCC와 ± 0.3 V를 초과하여 차이가 나서는 안 된다. 이 핀의 연결 방법에 대해서는 236페이지의 “ADC 노이즈 캔슬러(ADC Noise Canceller)” 단락을 참조하라.

공칭 2.56 V 또는 AVCC의 내부 기준 전압이 칩 내부(On-chip)에 제공된다. 이 기준 전압은 더 나은 노이즈 성능을 위해 AREF 핀에서 커패시터로 외부 디커플링할 수 있다.

※ 그림 108(ADC 블록 다이어그램)은 원문의 회로도이므로, 원본 데이터시트의 해당 그림을 참조하기 바란다. 주요 구성 요소는 ADC 멀티플렉서 선택 레지스터(ADMUX), ADC 제어 상태 레지스터(ADCSRA), ADC 데이터 레지스터(ADCH/ADCL), 프리스케일러(Prescaler), 이득 증폭기(Gain Amplifier), 10 비트 DAC, 비교기(Comparator), 샘플 앤 홀드 회로이다.

동작 (Operation)

ADC는 측차 비교 방식을 통해 아날로그 입력 전압을 10비트 디지털 값으로 변환한다. 최소값은 GND를 나타내고, 최대값은 AREF 핀의 전압에서 1 LSB를 뺀 값을 나타낸다. 선택적으로 AVCC 또는 내부 2.56 V 기준 전압을 ADMUX 레지스터의 REFSn 비트에 기록하여 AREF 핀에 연결할 수 있다. 따라서 내부 기준 전압은 노이즈 내성을 개선하기 위해 AREF 핀의 외부 커패시터로 디커플링할 수 있다.

아날로그 입력 채널과 차동 이득은 ADMUX의 MUX 비트에 기록하여 선택한다. 임의의 ADC 입력 핀은 물론 GND와 고정된 밴드갭 기준 전압(Bandgap Voltage Reference)도 ADC의 단일 종단 입력으로 선택할 수 있다. 또한 일부 ADC 입력 핀을 차동 이득 증폭기의 양극·음극 입력으로 선택할 수 있다.

차동 채널이 선택되면 차동 이득 단이 선택된 입력 채널 쌍 사이의 전압 차를 선택된 이득 계수만큼 증폭한다. 이렇게 증폭된 값이 ADC의 아날로그 입력이 된다. 단일 종단 채널을 사용할 경우 이득 증폭기는 완전히 우회(Bypass)된다.

ADC는 ADCSRA의 ADC 활성화 비트(ADEN)를 설정함으로써 활성화된다. 기준 전압 및 입력 채널 선택은 ADEN이 설정되기 전까지는 유효해지지 않는다. ADEN이 클리어되면 ADC는 전력을 소비하지 않으므로, 절전 슬립 모드로 진입하기 전에 ADC를 끄는 것이 권장된다.

ADC는 10비트 결과를 생성하며, 이는 ADC 데이터 레지스터인 ADCH와 ADCL에 표시된다. 기본적으로 결과는 우측 정렬(Right Adjusted)로 표시되지만, ADMUX의 ADLAR 비트를 설정하면 선택적으로 좌측 정렬(Left Adjusted)로 표시할 수 있다.

결과가 좌측 정렬되어 있고 8비트 이하의 정밀도만 필요하다면 ADCH만 읽는 것으로 충분하다. 그렇지 않은 경우, 데이터 레지스터의 내용이 동일한 변환에 속하도록 보장하기 위해 반드시 ADCL을 먼저 읽고 그다음에 ADCH를 읽어야 한다. ADCL이 한 번 읽히면 데이터 레지스터에 대한 ADC의 접근이 차단된다. 즉, ADCL을 읽은 후 ADCH를 읽기 전에 변환이 완료되면, 어느 레지스터도 갱신되지 않으며 해당 변환 결과는 손실된다. ADCH를 읽으면 ADCH 및 ADCL 레지스터에 대한 ADC의 접근이 다시 활성화된다.

ADC는 변환이 완료될 때 트리거될 수 있는 자체 인터럽트를 갖는다. ADCH와 ADCL 판독 사이에서 데이터 레지스터에 대한 ADC 접근이 금지된 상태라도, 결과가 손실되더라도 인터럽트는 트리거된다.

변환 시작 (Starting a Conversion)

단일 변환은 ADC 변환 시작 비트(ADSC)에 논리 1을 기록함으로써 시작된다. 이 비트는 변환이 진행되는 동안 계속 High 상태를 유지하며, 변환이 완료되면 하드웨어에 의해 클리어된다. 변환이 진행되는 중에 다른 데이터 채널이 선택되면, ADC는 채널 변경을 수행하기 전에 현재 진행 중인 변환을 먼저 완료한다.

프리 러닝 모드에서는 ADC가 지속적으로 샘플링하며 ADC 데이터 레지스터를 갱신한다. 프리 러닝 모드는 ADCSRA의 ADFR 비트를 1로 기록하여 선택한다. 첫 번째 변환은 반드시 ADCSRA의 ADSC 비트에 논리 1을 기록하여 시작해야 한다. 이 모드에서 ADC는 ADC 인터럽트 플래그(ADIF)의 클리어 여부와 관계없이 연속적인 변환을 수행한다.

프리스케일링 및 변환 타이밍 (Prescaling and Conversion Timing)

기본적으로 측차 비교 회로는 최대 분해능을 얻기 위해 50 kHz에서 200 kHz 사이의 입력 클록 주파수를 필요로 한다. 10비트보다 낮은 분해능이 필요한 경우, ADC로 들어가는 입력 클록 주파수를 200 kHz보다 높게 하여 더 높은 샘플링 속도를 얻을 수 있다.

ADC 모듈은 프리스케일러를 포함하고 있으며, 이는 100 kHz 이상의 임의의 CPU 주파수로부터 허용 가능한 ADC 클록 주파수를 생성한다. 프리스케일링은 ADCSRA의 ADPS 비트로 설정한다. 프리스케일러는 ADCSRA의 ADEN 비트를 설정하여 ADC가 켜지는 순간부터 카운트를 시작한다. 프리스케일러는 ADEN 비트가 설정되어 있는 한 계속 동작하며, ADEN이 Low일 때는 계속 리셋된 상태로 유지된다.

ADCSRA의 ADSC 비트를 설정하여 단일 종단 변환을 개시하면, 변환은 그다음에 오는 ADC 클록 주기의 상승 에지에서 시작된다. 차동 변환 타이밍에 관한 자세한 내용은 235페이지의 “차동 이득 채널(Differential Gain Channels)”을 참조하라.

일반적인 변환에는 13 ADC 클록 주기가 소요된다. ADC가 켜진 후(ADCSRA의 ADEN이 설정된 후)의 첫 번째 변환은 아날로그 회로를 초기화하기 위해 25 ADC 클록 주기가 소요된다. 실제 샘플-앤-홀드는 일반 변환 시작 후 1.5 ADC 클록 주기 시점에, 첫 변환 시작 후에는 13.5 ADC 클록 주기 시점에 이루어진다. 변환이 완료되면 결과가 ADC 데이터 레지스터에 기록되고 ADIF가 설정된다. 단일 변환 모드에서는 이와 동시에 ADSC가 클리어된다. 이후 소프트웨어가 ADSC를 다시 설정하면, 첫 번째 상승 ADC 클록 에지에서 새로운 변환이 개시된다.

프리 러닝 모드에서는 ADSC가 High를 유지하는 동안, 변환이 완료된 직후에 곧바로 새로운 변환이 시작된다. 변환 시간의 요약은 표 95를 참조하라.

※ 그림 109~112(ADC 프리스케일러 및 타이밍 다이어그램)는 원문의 회로도·파형도이므로 원본 데이터시트를 참조하기 바란다.

표 95. ADC 변환 시간 (ADC Conversion Time)

조건 (Condition)	샘플-앤-홀드 (변환 시작으로부터의 주기)	변환 시간 (주기)
첫 변환 (First conversion)	13.5	25
일반 변환, 단일 종단 (Single ended)	1.5	13
일반 변환, 차동 (Differential)	1.5 / 2.5	13 / 14

차동 이득 채널 (Differential Gain Channels)

차동 이득 채널을 사용할 때는 변환의 특정 측면들을 고려해야 한다.

차동 변환은 ADC 클록의 절반에 해당하는 내부 클록 CK_ADC2에 동기화된다. 이 동기화는 샘플-앤-홀드가 CK_ADC2의 특정 에지에서 일어나도록 ADC 인터페이스에 의해 자동으로 수행된다. 사용자가 개시한 변환(즉, 모든 단일 변환 및 프리 러닝의 첫 변환)이 CK_ADC2가 Low일 때 시작되면, 단일 종단 변환과 동일한 시간(다음 프리스케일 클록 주기로부터 13 ADC 클록 주기)이 소요된다. 사용자가 개시한 변환이 CK_ADC2가 High일 때 시작되면, 동기화 메커니즘으로 인해 14 ADC 클록 주기가 소요된다. 프리 러닝 모드에서는 이전 변환이 완료된 직후에 새로운 변환이 개시되며, 이때 CK_ADC2가 High이므로 자동으로 시작되는 모든(즉, 첫 변환을 제외한 모든) 프리 러닝 변환은 14 ADC 클록 주기가 소요된다.

이득 단은 모든 이득 설정에서 4 kHz의 대역폭에 맞추어 최적화되어 있다. 이보다 높은 주파수는 비선형 증폭을 받을 수 있다. 입력 신호가 이득 단의 대역폭보다 높은 주파수 성분을 포함하고 있다면 외부 저역 통과 필터(Low-

pass Filter)를 사용해야 한다. 참고로 ADC 클록 주파수는 이득 단의 대역폭 제한과는 독립적이다. 예를 들어 ADC 클록 주기가 6 μ s일 수 있으며, 이 경우 해당 채널의 대역폭과 관계없이 12 kSPS로 채널을 샘플링할 수 있다.

채널 또는 기준 전압 선택 변경 (Changing Channel or Reference Selection)

ADMUX 레지스터의 MUXn 및 REFS1:0 비트는 CPU가 임의로 접근할 수 있는 임시 레지스터를 통해 단일 버퍼링(Single Buffered)된다. 이는 채널 및 기준 전압 선택이 변환 중의 안전한 시점에서만 이루어지도록 보장한다. 채널 및 기준 전압 선택은 변환이 시작되기 전까지 지속적으로 갱신된다. 일단 변환이 시작되면, ADC에 충분한 샘플링 시간을 보장하기 위해 채널 및 기준 전압 선택이 잠긴다. 지속적인 갱신은 변환이 완료되기 (ADCSRA의 ADIF가 설정되기) 직전의 마지막 ADC 클록 주기에서 재개된다. 변환은 ADSC가 기록된 후 그다음에 오는 상승 ADC 클록 에지에서 시작된다는 점에 유의하라. 따라서 ADSC가 기록된 후 1 ADC 클록 주기가 지나기 전까지는 ADMUX에 새로운 채널 또는 기준 전압 선택 값을 기록하지 않는 것이 권장된다.

차동 채널을 변경할 때는 특별한 주의가 필요하다. 차동 채널이 한 번 선택되면 이득 단이 새로운 값으로 안정화되는 데 최대 125 μ s가 걸릴 수 있다. 따라서 새로운 차동 채널을 선택한 후 처음 125 μ s 이내에는 변환을 시작해서는 안 된다. 또는 이 기간 내에 얻어진 변환 결과는 폐기해야 한다. ADC 기준 전압을 변경한(ADMUX의 REFS1:0 비트를 변경한) 후의 첫 차동 변환에 대해서도 동일한 안정화 시간을 준수해야 한다.

JTAG 인터페이스가 활성화되면 PORTF7:4에 있는 ADC 채널의 기능은 무시(Override)된다. 83페이지의 표 42 “포트 F 핀의 대체 기능(Port F Pins Alternate Functions)”을 참조하라.

ADC 입력 채널 (ADC Input Channels)

채널 선택을 변경할 때, 사용자는 올바른 채널이 선택되도록 다음 지침을 준수해야 한다.

단일 변환 모드에서는 항상 변환을 시작하기 전에 채널을 선택하라. 채널 선택은 ADSC에 1을 기록한 후 1 ADC 클록 주기가 지나면 변경할 수 있다. 그러나 가장 간단한 방법은 채널 선택을 변경하기 전에 변환이 완료되기를 기다리는 것이다.

프리 러닝 모드에서는 항상 첫 번째 변환을 시작하기 전에 채널을 선택하라. 채널 선택은 ADSC에 1을 기록한 후 1 ADC 클록 주기가 지나면 변경할 수 있다. 그러나 가장 간단한 방법은 첫 변환이 완료되기를 기다린 다음 채널 선택을 변경하는 것이다. 다음 변환이 이미 자동으로 시작되었으므로, 다음 결과는 이전 채널 선택을 반영한다. 그 이후의 변환들은 새로운 채널 선택을 반영한다.

차동 이득 채널로 전환할 때는 자동 오프셋 상쇄 회로에 필요한 안정화 시간으로 인해 첫 번째 변환 결과의 정확도가 낮을 수 있다. 사용자는 가급적 첫 번째 변환 결과를 무시하는 것이 좋다.

ADC 기준 전압 (ADC Voltage Reference)

ADC의 기준 전압(V_{REF})은 ADC의 변환 범위를 나타낸다. V_{REF} 를 초과하는 단일 종단 채널은 0x3FF에 가까운 코드를 생성한다. V_{REF} 는 **AVCC, 내부 2.56 V 기준, 또는 외부 AREF 핀 중에서 선택할 수 있다.**

AVCC는 수동 스위치를 통해 ADC에 연결된다. 내부 2.56 V 기준은 내부 밴드갭 기준(V_{BG})으로부터 내부 증폭기를 거쳐 생성된다. 어느 경우든 외부 AREF 핀은 ADC에 직접 연결되며, AREF 핀과 접지 사이에 커패시터를 연결함으로써 기준 전압을 노이즈에 더 강하게 만들 수 있다. V_{REF} 는 또한 고임피던스 전압계로 AREF 핀에서 측정할 수 있다. V_{REF} 는 고임피던스 소스이므로, 시스템에서는 오직 용량성 부하(Capacitive Load)만 연결해야 한다는 점에 유의하라.

사용자가 AREF 핀에 고정 전압원을 연결한 경우에는, 그 전압원이 외부 전압에 단락되므로 응용에서 다른 기준 전압 옵션을 사용할 수 없다. AREF 핀에 외부 전압이 인가되지 않은 경우에는 기준 전압 선택으로 AVCC와 2.56 V 사이를 전환할 수 있다. 기준 전압원을 전환한 후의 첫 ADC 변환 결과는 부정확할 수 있으므로, 이 결과를 폐기하는 것이 권장된다.

차동 채널을 사용하는 경우, 선택된 기준 전압은 326페이지의 표 136에 표시된 값보다 AVCC에 더 가까워서는 안 된다.

ADC 노이즈 캔슬러 (ADC Noise Canceler)

ADC는 슬립 모드 중에 변환을 수행하여 CPU 코어 및 기타 I/O 주변장치로부터 유도되는 노이즈를 줄일 수 있는 노이즈 캔슬러 기능을 갖추고 있다. 이 노이즈 캔슬러는 ADC 노이즈 감소 모드(ADC Noise Reduction) 및 아이들 모드(Idler)와 함께 사용할 수 있다. 이 기능을 활용하려면 다음 절차를 따라야 한다.

1. ADC가 활성화되어 있고 변환 작업으로 바쁘지 않은 상태인지 확인한다. 단일 변환 모드가 선택되어 있어야 하며, ADC 변환 완료 인터럽트가 활성화되어 있어야 한다.
2. ADC 노이즈 감소 모드(또는 아이들 모드)로 진입한다. CPU가 정지되면 ADC가 변환을 시작한다.
3. ADC 변환이 완료되기 전에 다른 인터럽트가 발생하지 않으면, ADC 인터럽트가 CPU를 깨우고 ADC 변환 완료 인터럽트 루틴을 실행한다. ADC 변환이 완료되기 전에 다른 인터럽트가 CPU를 깨우면, 그 인터럽트가 실행되고 ADC 변환이 완료될 때 ADC 변환 완료 인터럽트 요청이 생성된다. CPU는 새로운 슬립 명령이 실행될 때까지 액티브 모드(Active Mode)를 유지한다.

아이들 모드 및 ADC 노이즈 감소 모드 이외의 다른 슬립 모드로 진입할 때는 ADC가 자동으로 꺼지지 않는다는 점에 유의하라. 과도한 전력 소비를 피하기 위해 이러한 슬립 모드로 진입하기 전에 ADEN에 0을 기록하는 것이 권장된다. 만약 이러한 슬립 모드에서 ADC가 활성화되어 있고 사용자가 차동 변환을 수행하려는 경우에는, 유효한 결과를 얻기 위해 슬립에서 깨어난 후 ADC를 꺾다가 다시 켜서 확장 변환(Extended Conversion)을 유도하는 것이 권장된다.

아날로그 입력 회로 (Analog Input Circuitry)

단일 종단 채널을 위한 아날로그 입력 회로는 그림 113에 나타나 있다. ADCn에 인가된 아날로그 소스는, 해당 채널이 ADC 입력으로 선택되었는지 여부와 관계없이 그 핀의 핀 커패시턴스 및 입력 누설(Input Leakage)의 영향을 받는다. 채널이 선택되면 소스는 직렬 저항(입력 경로의 합성 저항)을 통해 S/H 커패시터를 구동해야 한다.

ADC는 대략 10 k Ω 이하의 출력 임피던스를 갖는 아날로그 신호에 맞추어 최적화되어 있다. 이러한 소스를 사용하면 샘플링 시간은 무시할 수 있을 정도로 작다. 더 높은 임피던스를 갖는 소스를 사용하면, 샘플링 시간은 소스가 S/H 커패시터를 충전하는 데 걸리는 시간에 좌우되며 이는 크게 달라질 수 있다. S/H 커패시터로의 필요한 전하 이동을 최소화할 수 있으므로, 사용자는 천천히 변하는 신호를 갖는 저임피던스 소스만 사용하는 것이 권장된다.

차동 이득 채널을 사용하는 경우 입력 회로는 다소 다르게 보이며, 수백 k Ω 이하의 소스 임피던스가 권장된다.

두 종류의 채널 모두에 대해, 예측 불가능한 신호 컨볼루션(Convolution)으로 인한 왜곡을 피하기 위해 나이퀴스트 주파수($f_{\text{ADC}} / 2$)보다 높은 신호 성분이 존재해서는 안 된다. 신호를 ADC의 입력으로 인가하기 전에 저역 통과 필터로 고주파 성분을 제거하는 것이 권장된다.

아날로그 노이즈 상쇄 기법 (Analog Noise Canceling Techniques)

소자 내부 및 외부의 디지털 회로는 아날로그 측정의 정확도에 영향을 줄 수 있는 EMI를 발생시킨다. 변환 정확도가 중요한 경우, 다음 기법들을 적용하여 노이즈 수준을 낮출 수 있다.

1. 아날로그 신호 경로를 가능한 한 짧게 유지한다. 아날로그 배선이 접지면(Ground Plane) 위를 지나도록 하고, 고속 스위칭 디지털 배선으로부터 충분히 멀리 떨어뜨린다.
2. 소자의 AVCC 핀은 그림 114와 같이 LC 네트워크를 통해 디지털 VCC 공급 전압에 연결해야 한다.
3. ADC 노이즈 캔슬러 기능을 사용하여 CPU로부터 유도되는 노이즈를 줄인다.
4. ADC 포트 핀을 디지털 출력으로 사용하는 경우, 변환이 진행되는 동안에는 이 핀들이 스위칭하지 않도록 하는 것이 필수적이다.

※ 그림 114(ADC 전원 연결)에서는 AREF 핀에 100 nF 커패시터, AVCC 핀에 10 μ H 인덕터를 사용하는 LC 필터 연결을 보여준다. 자세한 회로 배치는 원본 데이터시트의 그림을 참조하라.

오프셋 보상 기법 (Offset Compensation Schemes)

이득 단에는 차동 측정의 오프셋을 최대한 상쇄(Null)하는 내장 오프셋 상쇄 회로가 있다. 아날로그 경로에 남아 있는 오프셋은 두 차동 입력 모두에 동일한 채널을 선택함으로써 직접 측정할 수 있다. 이렇게 얻은 잔류 오프셋은 소프트웨어에서 측정 결과로부터 뺄 수 있다. 이러한 소프트웨어 기반 오프셋 보정을 사용하면 임의의 채널에서 오프셋을 1 LSB 미만으로 줄일 수 있다.

ADC 정확도 정의 (ADC Accuracy Definitions)

n비트 단일 종단 ADC는 GND와 V_{REF} 사이의 전압을 2ⁿ 단계(LSB)로 선형적으로 변환한다. 가장 낮은 코드는 0으로 읽히고, 가장 높은 코드는 2ⁿ-1로 읽힌다. 이상적인 동작으로부터의 편차는 여러 파라미터로 설명된다.

- 오프셋(Offset): 이상적인 천이(0.5 LSB 지점)와 비교했을 때 첫 번째 천이(0x000 → 0x001)의 편차. 이상값: 0 LSB.
- 이득 오차(Gain Error): 오프셋을 보정한 후, 이상적인 천이(최댓값보다 1.5 LSB 아래 지점)와 비교했을 때 마지막 천이(0x3FE → 0x3FF)의 편차. 이상값: 0 LSB.
- 적분 비선형성(INL, Integral Non-linearity): 오프셋과 이득 오차를 보정한 후, 임의의 코드에 대해 실제 천이가 이상적 천이로부터 벗어나는 최대 편차. 이상값: 0 LSB.
- 차동 비선형성(DNL, Differential Non-linearity): 실제 코드 폭(인접한 두 천이 사이의 간격)이 이상적 코드 폭(1 LSB)으로부터 벗어나는 최대 편차. 이상값: 0 LSB.
- 양자화 오차(Quantization Error): 입력 전압을 유한한 개수의 코드로 양자화함에 따라, 일정 범위(1 LSB 폭)의 입력 전압이 동일한 값으로 부호화된다. 항상 ± 0.5 LSB.
- 절대 정확도(Absolute Accuracy): 임의의 코드에 대해 실제(보정되지 않은) 천이가 이상적 천이로부터 벗어나는 최대 편차. 이는 오프셋, 이득 오차, 차동 오차, 비선형성, 양자화 오차가 복합적으로 작용한 결과이다. 이상값: ± 0.5 LSB.

※ 그림 115~118은 각각 오프셋 오차, 이득 오차, 적분 비선형성(INL), 차동 비선형성(DNL)을 나타내는 그래프이다. 원본 데이터시트의 해당 그림을 참조하라.

ADC 변환 결과 (ADC Conversion Result)

변환이 완료된 후(ADIF가 High가 된 후), 변환 결과는 ADC 결과 레지스터(ADCL, ADCH)에서 확인할 수 있다.

단일 종단 변환의 경우, 결과는 다음과 같다.

$$ADC = (V_{IN} \times 1024) / V_{REF}$$

여기서 V_{IN} 은 선택된 입력 핀의 전압, V_{REF} 는 선택된 기준 전압이다(242페이지 표 97 및 243페이지 표 98 참조). 0x000은 접지를 나타내고, 0x3FF는 선택된 기준 전압에서 1 LSB를 뺀 값을 나타낸다.

차동 채널을 사용하는 경우, 결과는 다음과 같다.

$$ADC = ((V_{POS} - V_{NEG}) \times GAIN \times 512) / V_{REF}$$

여기서 V_{POS} 는 양극 입력 핀의 전압, V_{NEG} 는 음극 입력 핀의 전압, GAIN은 선택된 이득 계수, V_{REF} 는 선택된 기준 전압이다. 결과는 0x200(-512d)에서 0x1FF(+511d)까지 2의 보수(Two's Complement) 형태로 표시된다. 결과의 극성을 빠르게 확인하려면 결과의 MSB(ADCH의 ADC9)만 읽으면 충분하다. 이 비트가 1이면 결과는 음수이고, 0이면 양수이다. 차동 입력 범위의 디코딩은 그림 119에 나타나 있다.

표 96은 차동 입력 채널 쌍(ADCn - ADCm)이 이득 GAIN과 기준 전압 V_{REF} 로 선택되었을 때 생성되는 출력 코드를 보여준다.

※ 그림 119(차동 측정 범위)는 $-V_{REF}/GAIN$ 에서 $+V_{REF}/GAIN$ 까지의 차동 입력 전압에 대해 0x200에서 0x1FF까지의 출력 코드를 나타내는 그래프이다.

표 96. 입력 전압과 출력 코드의 상관관계

V_ADCn (입력 전압)	판독 코드	대응 10진값
$V_{ADCM} + V_{REF}/GAIN$	0x1FF	511
$V_{ADCM} + 511/512 \cdot V_{REF}/GAIN$	0x1FF	511
$V_{ADCM} + 511/512 \cdot V_{REF}/GAIN$	0x1FE	510
...	...	...
$V_{ADCM} + 1/512 \cdot V_{REF}/GAIN$	0x001	1
V_{ADCM}	0x000	0
$V_{ADCM} - 1/512 \cdot V_{REF}/GAIN$	0x3FF	-1
...	...	...
$V_{ADCM} - 511/512 \cdot V_{REF}/GAIN$	0x201	-511
$V_{ADCM} - V_{REF}/GAIN$	0x200	-512

예시 (Example):

ADMUX = 0xED (ADC3 - ADC2, 10배 이득, 2.56 V 기준, 좌측 정렬 결과)

ADC3의 전압은 300 mV, ADC2의 전압은 500 mV이다.

$$ADCR = 512 \times 10 \times (300 - 500) / 2560 = -400 = 0x270$$

따라서 ADCL은 0x00을, ADCH는 0x9C를 읽는다. ADLAR에 0을 기록하여 결과를 우측 정렬하면 ADCL = 0x70, ADCH = 0x02이 된다.

ADC 멀티플렉서 선택 레지스터 - ADMUX

ADMUX 비트 구성

Bit 7	6	5	4	3	2	1	0
REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0

Bit 7:6 – REFS1:0: 기준 전압 선택 비트 (Reference Selection Bits)

이 비트들은 표 97과 같이 ADC의 기준 전압을 선택한다. 변환 중에 이 비트들이 변경되면, 그 변경은 현재 변환이 완료될(ADCSRA의 ADIF가 설정될) 때까지 유효해지지 않는다. AREF 핀에 외부 기준 전압이 인가되고 있는 경우에는 내부 기준 전압 옵션을 사용할 수 없다.

표 97. ADC 기준 전압 선택

REFS1	REFS0	기준 전압 선택 (Voltage Reference Selection)
0	0	AREF, 내부 Vref 꺼짐
0	1	AVCC (AREF 핀에 외부 커패시터 연결)
1	0	예약됨 (Reserved)
1	1	내부 2.56 V 기준 전압 (AREF 핀에 외부 커패시터 연결)

Bit 5 – ADLAR: ADC 좌측 정렬 결과 (ADC Left Adjust Result)

ADLAR 비트는 ADC 데이터 레지스터에 표시되는 ADC 변환 결과의 표현 방식에 영향을 준다. 결과를 좌측 정렬하려면 ADLAR에 1을 기록한다. 그렇지 않으면 결과는 우측 정렬된다. ADLAR 비트를 변경하면, 진행 중인 변환과 관계없이 즉시 ADC 데이터 레지스터에 영향을 준다. 이 비트에 대한 완전한 설명은 245페이지의 “ADC 데이터 레지스터 – ADCL 및 ADCH”를 참조하라.

Bit 4:0 – MUX4:0: 아날로그 채널 및 이득 선택 비트 (Analog Channel and Gain Selection Bits)

이 비트들의 값은 어떤 아날로그 입력 조합이 ADC에 연결되는지를 선택한다. 또한 이 비트들은 차동 채널의 이득을 선택한다. 자세한 내용은 표 98을 참조하라. 변환 중에 이 비트들이 변경되면, 그 변경은 현재 변환이 완료될(ADCSRA의 ADIF가 설정될) 때까지 유효해지지 않는다.

표 98. 입력 채널 및 이득 선택 (Input Channel and Gain Selections)

MUX4..0	단일 종단 입력	차동 양극 입력	차동 음극 입력	이득
00000	ADC0			
00001	ADC1			
00010	ADC2			
00011	ADC3	N/A		
00100	ADC4			
00101	ADC5			
00110	ADC6			
00111	ADC7			
01000 (주1)		ADC0	ADC0	10배
01001		ADC1	ADC0	10배

MUX4..0	단일 종단 입력	차동 양극 입력	차동 음극 입력	이득
01010 (주1)		ADC0	ADC0	200배
01011		ADC1	ADC0	200배
01100		ADC2	ADC2	10배
01101		ADC3	ADC2	10배
01110		ADC2	ADC2	200배
01111		ADC3	ADC2	200배
10000		ADC0	ADC1	1배
10001		ADC1	ADC1	1배
10010	N/A	ADC2	ADC1	1배
10011		ADC3	ADC1	1배
10100		ADC4	ADC1	1배
10101		ADC5	ADC1	1배
10110		ADC6	ADC1	1배
10111		ADC7	ADC1	1배
11000		ADC0	ADC2	1배
11001		ADC1	ADC2	1배
11010		ADC2	ADC2	1배
11011		ADC3	ADC2	1배
11100		ADC4	ADC2	1배
11101		ADC5	ADC2	1배
11110	1.23 V (V_BG)	N/A		
11111	0 V (GND)			

※ 주1: 오프셋 교정(Offset Calibration)에 사용할 수 있다.

ADC 제어 및 상태 레지스터 A – ADCSRA

ADCSRA 비트 구성

Bit 7	6	5	4	3	2	1	0
ADEN	ADSC	ADFR	ADIF	ADIE	ADPS2	ADPS1	ADPS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0

Bit 7 – ADEN: ADC 활성화 (ADC Enable)

이 비트에 1을 기록하면 ADC가 활성화된다. 0을 기록하면 ADC가 꺼진다. 변환이 진행되는 중에 ADC를 끄면 해당 변환은 중단된다.

Bit 6 – ADSC: ADC 변환 시작 (ADC Start Conversion)

단일 변환 모드에서는 각 변환을 시작하기 위해 이 비트에 1을 기록한다. 프리 러닝 모드에서는 첫 번째 변환을 시작하기 위해 이 비트에 1을 기록한다. ADC가 활성화된 후 ADSC가 기록된 뒤의 첫 변환, 또는 ADC 활성화와

동시에 ADSC가 기록되는 경우의 첫 변환은 일반적인 13주기가 아니라 25 ADC 클록 주기가 소요된다. 이 첫 변환은 ADC의 초기화를 수행한다.

ADSC는 변환이 진행되는 동안 1로 읽힌다. 변환이 완료되면 0으로 돌아간다. 이 비트에 0을 기록하는 것은 아무런 효과가 없다.

Bit 5 – ADFR: ADC 프리 러닝 선택 (ADC Free Running Select)

이 비트에 1을 기록하면 ADC가 프리 러닝 모드로 동작한다. 이 모드에서 ADC는 데이터 레지스터를 지속적으로 샘플링하고 갱신한다. 이 비트에 0을 기록하면 프리 러닝 모드가 종료된다.

Bit 4 – ADIF: ADC 인터럽트 플래그 (ADC Interrupt Flag)

이 비트는 ADC 변환이 완료되고 데이터 레지스터가 갱신될 때 설정된다. ADIE 비트와 SREG의 I 비트가 설정되어 있으면 ADC 변환 완료 인터럽트가 실행된다. ADIF는 해당 인터럽트 처리 벡터가 실행될 때 하드웨어에 의해 클리어된다. 또는 이 플래그에 논리 1을 기록하여 ADIF를 클리어할 수도 있다. ADCSRA에 대해 읽기-수정-쓰기(Read-Modify-Write)를 수행하면 대기 중인 인터럽트가 비활성화될 수 있으므로 주의하라. 이는 SBI 및 CBI 명령을 사용하는 경우에도 마찬가지이다.

Bit 3 – ADIE: ADC 인터럽트 활성화 (ADC Interrupt Enable)

이 비트에 1을 기록하고 SREG의 I 비트가 설정되어 있으면 ADC 변환 완료 인터럽트가 활성화된다.

Bit 2:0 – ADPS2:0: ADC 프리스케일러 선택 비트 (ADC Prescaler Select Bits)

이 비트들은 XTAL 주파수와 ADC로 들어가는 입력 클록 사이의 분주비(Division Factor)를 결정한다.

표 99. ADC 프리스케일러 선택

ADPS2	ADPS1	ADPS0	분주비 (Division Factor)
0	0	0	2
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

ADC 데이터 레지스터 – ADCL 및 ADCH

ADLAR = 0 (우측 정렬)

Bit	15	14	13	12	11	10	9	8
ADCH	–	–	–	–	–	–	ADC9	ADC8
ADCL	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0
	7	6	5	4	3	2	1	0

ADLAR = 1 (좌측 정렬)

Bit	15	14	13	12	11	10	9	8
ADCH	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2
ADCL	ADC1	ADC0	–	–	–	–	–	–
	7	6	5	4	3	2	1	0

ADC 변환이 완료되면 그 결과는 이 두 레지스터에서 확인할 수 있다. 차동 채널을 사용하는 경우 결과는 2의 보수 형태로 표시된다.

ADCL이 읽히면 ADCH가 읽힐 때까지 ADC 데이터 레지스터는 갱신되지 않는다. 따라서 결과가 좌측 정렬되어 있고 8비트 이하의 정밀도만 필요하다면 ADCH만 읽는 것으로 충분하다. 그렇지 않은 경우에는 반드시 ADCL을 먼저 읽고 그다음에 ADCH를 읽어야 한다.

ADMUX의 ADLAR 비트와 MUXn 비트는 레지스터에서 결과를 읽는 방식에 영향을 준다. ADLAR가 설정되면 결과는 좌측 정렬된다. ADLAR가 클리어되면(기본값) 결과는 우측 정렬된다.

ADC9:0 – ADC 변환 결과 (ADC Conversion Result)

이 비트들은 변환 결과를 나타내며, 자세한 내용은 241페이지의 “ADC 변환 결과(ADC Conversion Result)”에 설명되어 있다.