

Concepção Estruturada de Circuitos Integrados

Sarah Andrade Toscano de Carvalho - Matrícula: 20170022975

João Pessoa, 2019.



Universidade Federal da Paraíba Centro de Informática

Concepção Estrutural do ADDAC

Relatório da parte 1 do primeiro projeto da disciplina de Concepção Estrutural de Circuitos Integrados, ministrada pelo professor Antônio Carlos Cavalcante, no Centro de Informática da Universidade Federal da Paraíba.


João Pessoa, 2019.

Sumário

1.1 Introdução	4
1.2 Implementação	5
1.2.1 Golden Model	5
1.2.1.1 Inversor.h	6
1.2.1.2 Mux.h	6
1.2.1.3 Somador.h	7
1.2.1.4 Carry Out.h	7
1.2.1.5 Acumulador.h	8
1.2.2 Simulação ModelSim - Arquivos .tv	9
1.2.2.1 Inversor.tv	9
1.2.2.2 Mux.tv	9
1.2.2.3 Somador.tv	10
1.2.2.4 Acumulador.tv	10
1.2.2.4 ADDAC.tv	11
1.2.3 Definição dos Blocos em System Verilog	12
1.2.3.1 Inv.sv	12
1.2.3.2 Mux.sv	12
1.2.3.3 Somador.sv	13
1.2.3.4 Acc.sv	13
1.2.3.4 ADDAC.sv	14
1.2.4 TestBench em System Verilog	14

1.1 Introdução

O Sistema lógico do ADDAC realiza 4 funções: cópia, soma, subtração e inversão, através da acumulação de 4 bits. Para isso são utilizados conexões entre 2 multiplexadores, 1 inversor, 1 somador completo e 1 acumulador, como ilustra a Figura. Neste relatório, pretende-se descrever a modelagem da primeira parte do projeto referente a concepção estrutural do ADDAC, que consiste em apenas um inversor.



SelO	Sell	Resposta
0	0	Copia A para ACC
0	1	Soma A com ACC e grava em ACC
1	0	Copia !A para ACC
1	1	Subtrai A de ACC e grava em ACC

Figura 1 - Estrutura lógica do ADDAC.

1.2 Implementação

O método utilizado para implementar a concepção estrutural do addac consiste em 7 passos:

- 1 Elaboração do modelo de ouro (em inglês, *Golden Model*) em qualquer linguagem de programação;
 - 2 Descrição do modelo em System Verilog;
 - 3 Estruturação do Test Bench;
 - 4 Geração do arquivo RTL, através da compilação do arquivo .sv
 - 5 Solicitação de simulação do RTL Level;
 - 6 Solicitação de simulação do Gate Level;
 - 7 Alteração na temporização.

Neste relatório será modelado inicialmente um modelo de todos os blocos descritos na Figura 1 com sinais de entrada de 1 bit.

1.2.1 Golden Model

Para validar o funcionamento do circuito modelado, neste caso, todos os blocos lógicos que compõem o addac é gerado seu modelo de referência comportamental, através de um programa que testa todas as suas possíveis entradas e obtém um sinal de saída, para cada uma delas. Desse modo foi elaborado alguns programas em extensão .h na linguagem C que ilustram o comportamento individual desses componentes. Nas Figura 2-6 são ilustradas respectivamente as estruturas do inversor, multilplexador, somador e acc (aculmulador) de 1 bit, respectivamente.

1.2.1.1 Inversor.h

```
#ifndef INV_H_INCLUDED

#define INV_H_INCLUDED

#include <stdbool.h>

int inversor(int a){

FILE *arquivo;

int aux=!a;

arquivo = fopen("inv.tv", "a");

//fprintf(arquivo, "//Inversor\n//Entrada_Saida\n");

fprintf(arquivo, "%d_%d\n", a, aux);

return aux;

fclose(arquivo);
}
```

Figura 2 - Modelo de Referência do Inversor - inv.h.

1.2.1.2 Mux.h

```
#ifndef MUX_H_INCLUDED
#define MUX H INCLUDED
int mux(int a, int b, int Sel){
 FILE *arquivo;
 arquivo = fopen("mux.tv", "a");
 fprintf(arquivo, "%d_%d_%d_", Sel,a,b);
if(!Sel){
       fprintf(arquivo, "%d\n", a);
return a;
 }
 else{
       fprintf(arquivo, "%d\n", b);
return b;
}
fclose(arquivo);
#endif // MUX H INCLUDED
```

Figura 3 - Modelo de Referência do Mux - mux.h.

1.2.1.3 Somador.h

```
#ifndef SOMADOR_COMPLETO_H_INCLUDED
#define SOMADOR_COMPLETO_H_INCLUDED
#include "carry_out_function.h"
#include <string.h>
#define BIT 2
int somador_completo(int a, int b, int carry_in)
 FILE *arquivo;
 arquivo = fopen("somador.tv", "a");
 fprintf(arquivo, "%d_%d_%d_", a,b,carry_in);
 int soma = a+b+carry_in;
 char soma_bin[BIT];
 int carry_out = carry_out_function(soma);
  itoa(soma, soma_bin, 2);//transforma a soma p binario
 if((a=0 \ b=0))
   fprintf(arquivo, "0_%d\n", carry_in);
 else if (carry_in=0 \delta ((a=0 \delta b=1)|(a=1 \delta b=0)))
   fprintf(arquivo, "0_1\n");
 else{
   fprintf(arquivo, "%c_%c\n", soma_bin[BIT - 2], soma_bin[BIT - 1]);
  }
 fclose(arquivo);
 soma = 0;
 return a+b+carry_in;//corrigir p main
#endif // SOMADOR_COMPLETO_H_INCLUDED
```

Figura 4 - Modelo de Referência do somador - somador completo.h.

1.2.1.4 Carry Out.h

```
#ifndef CARRY_OUT_FUNCTION_H_INCLUDED
#define CARRY_OUT_FUNCTION_H_INCLUDED

int carry_out_function(int soma){
    if(soma>1){
        return 1;
        return 0;
    }

#endif // CARRY_OUT_FUNCTION_H_INCLUDED
```

Figura 5 - Estrutura Auxiliar do Modelo de Referência do carry out - carry out.h.

1.2.1.5 Acumulador.h

```
#ifndef ACC H INCLUDED
#define ACC H INCLUDED
int acc(int clk_a, int clk, int s, int acumulado){
   FILE *arquivo;
   arquivo = fopen("acc.tv", "a");
fprintf(arquivo, "%d_%d_%d_", clk_a, clk, s);
   if(clk a=1 & clk=0){//borda de descida
 fprintf(arquivo, "a%d\n", s);
acumulado = s; //atualiza
return s;
   }
else{
       fprintf(arquivo, "%d\n", acumulado);
return acumulado; //valor anterior
| | }
fclose(arquivo);
}
#endif // ACC_H_INCLUDED
```

Figura 6 - Modelo de Referência do acumulador - acc.h.

No escopo desses programas .h há o processo de escrita de um arquivo salvo na extensão ".tv" que futuramente irá ser utilizada como o arquivo de verificação para o comportamento do circuito implementado em verilog.

Para obter todas as possibilidades de saída para cada bloco na função principal deste programa (main.c) foi realizada a variação dos parâmetros de todas as funções implementadas em .h. Nas Figuras 7-10 são ilustrados os vetores de testes escritos nos arquivos .tv.

1.2.2 Simulação ModelSim - Arquivos .tv

1.2.2.1 Inversor.tv

O modelo de referência do arquivo inversor.tv foi escrito da seguinte forma: dado o bit de entrada, é adicionado um underscore para separá-lo do bit de saída, e em seguida o bit é invertido de acordo com a função descrita no arquivo inv.h.




Figura 7 - Arquivo.tv do Inversor - inv.tv.

1.2.2.2 Mux.tv

O modelo de referência do arquivo mux.tv foi escrito com o bit equivalente a chave de seleção seguido das duas variáveis de entrada do mux e finalmente a variável de saída do bloco lógico. Dessa forma, sempre que o primeiro bit for equivalente a 0 a saída (o último bit) tem que ser igual ao bit equivalente a entrada A, ou seja, o segundo bit. Assim, a saída é igual ao segundo bit. Porém, se a chave de seleção estiver em 1 a saída é igual ao B.




Figura 8 - Arquivo.tv do mux - mux.tv.

1.2.2.3 Somador.tv

O modelo de referência do arquivo somador.tv foi escrito da seguinte forma: dado o bit referente a chave de seleção, em seguida são adicionadas as entradas A, B e o Carry in seguidas de underscore e por fim, é ilustrado o bit de estouro ou carry out e a saída equivalente ao resultado da operação realizada pelo somador. Para o último caso de análise, em que todas as entradas estão em nível lógico alto, ambas variáveis da saída também são 1.




Figura 9 - Arquivo.tv do Somador - somador.tv

1.2.2.4 Acumulador.tv

O acumulador tem por função receber o sinal de entrada e só atualizar sua saída quando o clock estiver na borda de descida. Para este golden model foram utilizadas duas variáveis auxiliares que permitem controlar a borda do clock. A borda de descida é atingida quando o clock anterior está em 1 e o clk (atual) está em 0. Desse modo, apenas quando o acumulador recebe o clk_a como 0 e clk como 1 ele possui a sua saída igual a entrada. Na Figura 10, os parâmetros indicados estão na sequência descrita no comentário. A variável ACC se refere ao valor que está na entrada do acumulador porém a saída do bloco lógico só será igual a ele nas linhas 6 e 7, visto que o clock está na borda de descida.

```
↑ Home 🗶

◆ mux.tv 

★
                                                        🕸 acc.tv 🗶
             inv.tv 🗶
                          somador.tv X
    88 (+) | 🚾 🔠 | 🝱 🕍
     //Clk_a Clk Acc Saida
 1
 2
     0_0_0_0
 3
     0_0_1_0
 4
     0_1_0_0
 5
     0_1_1_0
 6
     1_0_0_0
     1 0 1 1
 7
     1_1_0_0
8
 9
     1_1_1_0
10
11
     //borda de descida 1_0
```

Figura 10 - Arquivo.tv do acumulador- acc.tv.

1.2.2.4 ADDAC.tv

O modelo de referência foi elaborado da seguinte forma: Sel_0, Sel_1, entrada, CLK, acumulado e saida.

```
1
    0_0_0_0_0
    0_0_1_0_1_1
2
3
    0_0_0_1_0_1
4
    0_0_1_1_1_1
5
    0_1_0_0_1_1
6
    0_1_1_0_0_0
7
    0_1_0_1_0_0
8
    0_1_1_1_1_0
9
    1_0_0_0_1_1
    1_0_1_0_0_0
0
1
    1_0_0_1_1_0
2
    1_0_1_1_0_0
3
    1_1_0_0_0_0
    1_1_1_0_1_1
4
5
    1_1_0_1_1_1
6
    1_1_1_1_0_1
```

Figura 10 - Arquivo.tv do addac- addac.tv.

1.2.3 Definição dos Blocos em System Verilog

Após elaborar a síntese dos blocos lógicos na linguagem C, será definido os seus respectivos módulos de modo comportamental através de programas descritos em system verilog. Deste modo, eles terão o mesmo propósito e algoritmo lógico de funcionamento do aplicado no desenvolvimento do modelo de referência.

1.2.3.1 Inv.sv

1.2.3.2 Mux.sv

```
↑ Home 🗶
           inv.sv X
                      mux.sv 🗶
   module mux (a,b,select,y);
2
       input logic a,b,select;
       output logic y;
3
4
5
       alwaysa(★) begin
   case (select)
6
   白
7
             1'b0: y ≤ a;
             1'b1: y \le b;
8
          endcase
9
       end
10
    endmodule
11
```

1.2.3.3 Somador.sv

1.2.3.4 Acc.sv

```
↑ Home 🗶 🌼 inv.sv 🗶 💠 mux.sv 🗶
                                somador.sv X

dff_en_r.sv* 


★
    module dff_en_r (clk, enable, reset, acumulado, d, q);
       input logic clk, enable, reset, d;
 2
 3
       output logic q;
 4
       always_ff @(negedge clk, posedge reset) begin
 5
 6
          if(reset)
             q=1'b0;
 7
 8
          else
 9
             q=d;
10
       end
11
       always_ff @(posedge clk) begin
12
          q=acumulado;
13
14
       end
    endmodule
15
16
```

1.2.3.4 ADDAC.sv

```
↑ Home 🗶
           inv.sv X w mux.sv X somador.sv X
                                              addac.sv 🗶
    module addac(a,sel_0, sel_1, clk, cout, s);
1
2
     input logic a, sel_0, sel_1, clk;
3
     output logic cout, s;
4
5
     logic mux_0_out, mux_1_out, somador_out;
6
7
     mux mux_0_bloco(a, inversor(a), sel_0, mux_0_out);
8
9
     somador_out somador_bloco(a, s, sel_0, cout, somador_out);
10
     mux mux_1_bloco(mux_0_out, somador_out, sel_1, mux_1_out);
11
     s = dff_en_r acc_bloco(clk, 1'b1, 1'b0, mux_1_out,s);
12
13
14
     endmodule
```

1.2.4 TestBench em System Verilog

A lógica de execução de um testbench está ilustrada na Figura abaixo:



Dados os estímulos de entrada do circuito, será elaborado uma instanciação dos módulos definidos em 1.2.3 denominado DUV (design under verification). Desse modo, as entradas são inseridas nesse circuito, porém o sinal de resposta gerado por este sistema é comparado com o sinal obtido no modelo de referência, elaborado na linguagem C em 1.2.2.

Caso esses dados apresentem alguma inconsistência, o módulo do testbench emitirá uma mensagem de sinalização apontando a variável errada e seu bit de erro. Desse modo, conseguimos localizá-lo e consertá-lo.

Abaixo, é ilustrado um arquivo de testbench elaborado para um inversor de um bit, os demais circuitos apresentam a mesma lógica de implementação.

```
timescale 1ns/100ps
module inv_tb ();
  logic a;
  logic clk, reset;
  logic y, y_esperado;
   logic [2:0]vector[1:0];
   int count, erro, aux_erro;
   inv DUV(a, y);
   initial begin
      $display("Iniciando Testbench");
      $display(" | A | S |");
      $display("----");
      $readmemb("../Simulation/ModelSim/inv.tv",vector);
      count=0; erro=0;
      reset=1'b1; #7; reset=1'b0;
   end
  always begin
    clk=1; #6;
    clk=0; #10;
  end
  always @(posedge clk) begin
    if(~reset) begin
      {a,y_esperado} = vector[count]; //atualiza os valores na borda de subida
    end
  end
     ---
```

```
always@(negedge clk) begin
     if(~reset) begin
        aux_erro=erro;
        assert (y == y_esperado); //verifica se o resultado bateu com o esperado
     end else begin
        //Caso o assert dÃfª erro... SÃf£o printadas as mensagens de Erro
        $display("Linha [%d] -- SaÃfÂda Esperada: %b -- SaÃfÂda: %b",count+1, y_esperado, y);
        erro = erro + 1; //Incrementa contador de erros a cada bit errado encontrado
     end
        if(aux_erro == erro)
        $display("| %b | %b | 0K", a, y);
        else
         $display("| %b | %b | ERRO", a, y);
        count = count+1;
        if(count = $size(vector)) begin //FinalizaÃf§Ãf£o dos casos de testes
           $display("Testes Efetuados = %0d", count);
           $display("Erros Encontrados = %0d", erro);
           #10
           $stop;
        end
     end
endmodule
```