
# CH4 习题课

课程基于

《计算机组成与设计:硬件/软件接口》5e Patterson & Hennesy 著

- 4.1 对单周期指令AND Rd, Rs, Rt:
  - (1) 控制单元生成哪些信号?
  - (2) 使用哪些功能单元?
  - (3) 哪些功能单元会产生不被使用的输出?哪些功能单元不产生输出?

控制信号名称	功能	值
RegDst	启用rd	
ALUSrc	imm输入ALU	
MemtoReg	存储器写回	
RegWrite	写寄存器堆	
MemRead	读存储器	
MemWrite	写存储器	
Branch	分支	
ALUOp1	ALU操作码	
ALUOp0	ALU1末 F1時	



#### 4.4 单周期数据通路各逻辑模块的延时为:

IM	Add	Mux	ALU	Regs	DM	SE	SL2
200	70	20	90	90	250	15	10

- (1) 只考虑取指周期,时钟周期为多少?
- (2) 只考虑无条件相对跳转指令, 时钟周期是多少?
- (3) 只考虑有条件相对跳转指令, 时钟周期是多少?

#### 对于SL2单元:

- (4) 哪些指令需要使用该单元?
- (5) 对哪些指令而言,该单元处于关键路径?
- (6) 只考虑beq和add指令,时钟周期如何随该单元的延迟而变化?

4.9 无旁路时T=250ps;有ALU-ALU旁路时T=290ps;有全旁路时T=300ps。对指令序列:

```
or r1, r2, r3
or r2, r1, r4
or r1, r1, r2
```

- (1) 指出指令序列中的数据冒险
- (2) 无旁路时,指令产生哪些冒险?添加nop指令消除这些冒险
- (3) 有全旁路时,指令产生哪些冒险?添加nop指令消除这些冒险
- (4) 加入全旁路的加速比是多少?
- (5) 仅有ALU-ALU旁路时,指令产生哪些冒险?添加nop指令消除这些冒险
- (6) 加入ALU-ALU旁路的加速比是多少?

B站翼云图灵

4.13.1 在一个五级流水线数据通路, 执行以下指令序列:

```
add r5, r2, r1
lw r3, 4(r5)
lw r2, 0(r2)
or r3, r5, r3
sw r3, 0(r5)
```

在没有旁路和冒险检测单元时,如何插入阻塞周期,使指令正确执行?

B站 翼云图灵

#### 川大期末真题

- 15. 下列指令执行过程中, RegWrite 信号都为 1 的指令有 ( )
  - A. lw 和 slt←
  - B. sw 和 1w ←
  - C. addi 和 jal←
  - D. add 和 beq←
- 4. 八位四选一多路选择器控制线位数是( ) ←


  - A. 1 B. 2 C. 3
- D. 8 ←
- 2. 下列不属于组合逻辑部件的是( ) ←
  - A. 比较器
- B. 寄存器
- C. 多路选择器
- D. 加法器↩

#### 以下四组题目均对应右方的数据通路图:

- 1) 处理器执行 beg \$t2, \$t1,-4 指令,如果当前指令地址为 0x1000, [\$t1]=0x80000008, [\$t2]=0x8000000D, 写出 ALU 输出结果(10 进制) 和指令执行完成后 PC 的值(16 进制)(5 分) ←
- 2) 请写出处理器执行上述指令时,控制器产生的控制信号值(10分) ←

RegDst←	ALUSrc<	MemtoRe	RegWrit	MemRead<	MemWrit	Branch	ALUOp1<	ALU0p0<	Jump←
+	<b>←</b>	+	+	<b>+</b>	<b>←</b>	<b>←</b>	<b>←</b>	÷	· ·

1、下图是单周期处理器的数据通路图:↩



B站翼云图灵

#### 川大期末真题

- 1) 处理器执行 sw \$t1,32(\$t2)指令(指令地址为 1000(10)), t2 中保存的数值为 2000(10), 写出 ALU 输出结果,写出右上角加法器的输出结果(10 进制)(5 分)  $\leftrightarrow$
- 2) 2) 请写出处理器执行上述指令时,控制器产生的控制信号值(10分) ←

RegDst←	ALUSrc	MemtoRe	RegWrit	MemRead←	MemWrit	Branch	ALUOp1<	ALU0p0←	Jump←	
+	+	+	+	+	+	+	+	+	•	

- 1)与多周期数据通路中只有一个存储器相比,单周期数据通路中存储器分为了独立的指令存储器和数据存储器,请分析其原因。(5分)↔
- 2)请写出处理器执行以下指令时,控制器产生的控制信号值(10分)← add \$s1,\$s2,\$s3←

RegDst←	ALUSrc<	MemtoRe	RegWrit	MemRead<	MemWrit	Branch	ALUOp1<	ALU0p0←	Jump∻
÷	<b>+</b>	+	<b>←</b>	+	+	+	+	+	÷

1)请写出处理器执行以下指令时,控制器产生的控制信号(10分)←sw \$s1,8(\$s2) ←

RegDst	ALUSrc	MemtoRe	RegWrit	MemRead←	MemWrit	Branch	ALUOp1<	ALU0p0<	Jump<
+	+	+	+	+	+	+	+	+	+

2)该数据通路仅能实现一些基本指令,若要使之能够执行 jal 指令,需要怎样修改数据通路?控制信号又该如何修改? (5分)↔

# B站翼云图灵


# 华理期末真题

判断:结构冒险可以通过增加支持硬件解决()

控制冒险的解决方案可以选择不同的预测方法()

#### 考虑如下指令序列:

lw \$1, 40(\$6) add \$5, \$5, \$5



- (1) 指令执行时, 两级流水线之间的寄存器 (流水线寄存器) 中的内容各是什么?
- (2) 哪些寄存器是需要读的? 实际执行过程中读了哪些寄存器?
- (3) 上述指令在EX级和MEM级分别做了什么?

B站 翼云图灵