

製程整合

國立清華大學 林英豪





何謂製程整合？



製程整合是半導體製造中負責協調與整合各個單一製程步驟的核心工作，其目標是在不同製程之間建立最佳流程，使元件能夠依設計規格順利製作並達到預期的電性表現、良率與可靠度。

製程整合工程師需要從整體元件結構與製程流程的角度出發，分析各製程之間的相互影響，並透過參數調整與流程優化，在性能、製造可行性與量產穩定度之間取得最佳平衡。



晶片製造流程

The Chip Fabrication Process



These processes are repeated many times to gradually build billions of transistors on a single chip.

前後段製程差異


前段製程主要用來製作電晶體等元件結構，而後段製程則負責連接電路並完成封裝與測試。

	前段製程	後段製程
主要目的	製作電晶體	連接與封裝晶片
位置	晶圓內部結構	晶圓表面與封裝
代表製程	光刻、蝕刻、 離子佈植	金屬互連、封裝、 測試
影響層面	晶片性能	導通、散熱、 可靠度


前段製程

- 半導體前段製程（FEOL）主要聚焦於在矽晶圓上製作出離散且完整的電晶體元件（如 FinFET、GAA）
- 製程止於金屬互連層（ M_0/M_1 ）沉積之前。
- 核心步驟包含曝光顯影、離子佈植、熱處理（退火）、蝕刻、薄膜沉積及 CMP 平坦化。


STI 淺溝槽隔離




井區形成




Dummy Gate 閘極製作




LDD/SDE 與 Spacer




PMOS SiGe SEG
NMOS S/D SED




ILD0 Deposition
CMP



Metal Gate 製作並取代






金屬矽化物形成
並製作出接觸栓塞的溝槽



後段製程

- 半導體後段製程（BEOL）主要包含封裝與測試，重點在於將前段製作出的晶圓切割成單顆晶片，並加以封裝保護與最終測試。
- 常見的先進封裝技術包含 CoWoS、InFO、SoIC 與 HBM 3D 堆疊，透過晶片堆疊與高密度互連提升效能與整合度。



接續的金屬互連製程

CoWoS 封裝


CoWoS 是一種 2.5D 先進封裝技術，利用矽中介層與 TSV 將邏輯晶片與 HBM 記憶體整合，以提供高頻寬與高密度互連。

Top dies (運算晶片與記憶體)

最上方是邏輯晶片 (SoC) 與 HBM 記憶體。這些晶片負責實際的運算與資料儲存，例如 AI GPU 與高頻寬記憶體。

Micro-bump (微凸塊)

晶片透過這些 bump 與下方 interposer 連接。可以提供高密度電性連接、縮短訊號傳輸距離、提高 I/O 數量



CoWoS 封裝


CoWoS 是一種 2.5D 先進封裝技術，利用矽中介層與 TSV 將邏輯晶片與 HBM 記憶體整合，以提供高頻寬與高密度互連。

RDL Interposer (矽中介層)

它的作用像是高速電路轉接板：將 SoC 與 HBM 連接，並提供高密度導線（RDL）讓資料能以超高頻寬傳輸，這也是 2.5D 封裝的核心。

C4 bump Interposer

再透過 C4 bump（較大的凸塊）連接到下方基板，其作用為電性連接、機械固定、電流傳輸。



CoWoS 封裝


CoWoS 是一種 2.5D 先進封裝技術，利用矽中介層與 TSV 將邏輯晶片與 HBM 記憶體整合，以提供高頻寬與高密度互連。

PCB Substrate (封裝基板)

其主要用於將晶片訊號傳到主機板、提供電源與訊號路徑、幫助散熱。

BGA (Ball Grid Array)

最底部的 BGA solder balls 會把整個封裝接到 PCB 主機板。



INFO 封裝

InFO是一種扇外型晶圓級封裝（FOWLP）技術，透過重新佈線層（RDL, Redistribution Layer）將晶片的 I/O 向外擴展，使封裝能提供更高密度的電性連接，同時減少封裝厚度與訊號延遲。

InFO 的優點


更薄的封裝厚度、更短的訊號路徑、
更低功耗、更高 I/O 密度、不需要封裝基板

特別適合

手機處理器、行動裝置 SoC、高效能運算晶片

例如

許多 Apple 的 A-series 處理器（如 A10、A11 等）就採用 InFO-PoP 封裝技術。



在 InFO-PoP（Package on Package）架構中：

上方堆疊 DRAM 記憶體、下方為 Logic 晶片，這種設計常見於手機 SoC。

3DIC 封裝

3D IC 的核心概念是將多顆晶片在垂直方向進行堆疊，而非僅在平面上排列，並透過 TSV 或混合鍵合等技術建立晶片間的高密度互連，以提高頻寬、降低功耗並提升系統整合度。

主要結構包含


多層晶片堆疊將邏輯晶片、記憶體或其他功能晶片垂直堆疊。

TSV (矽穿孔)


在晶片中製作垂直導通孔，使訊號能在晶片之間傳輸。

晶片鍵合 (Bonding)


利用 Hybrid bonding 或 micro-bump 將晶片連接。




(a) 3D-IC



(b) 3D-SIC



(c) 3D-WLP



(d) 3D-P

3DIC 封裝


3D IC 的核心概念是將多顆晶片在垂直方向進行堆疊，而非僅在平面上排列，並透過 TSV 或混合鍵合等技術建立晶片間的高密度互連，以提高頻寬、降低功耗並提升系統整合度。

3D IC 的優點


更高的整合密度、更短的訊號距離、更低功耗、更高資料傳輸頻寬、更小封裝面積

3D IC 應用


HBM記憶體堆疊、AI / HPC 晶片、高效能運算系統
例如 TSMC 的 SoIC 就屬於 3D IC 技術。




(a) 3D-IC



(b) 3D-SIC



(c) 3D-WLP



(d) 3D-P

製程整合目標

前段製程整合負責建立晶片內部電晶體與電路結構，而後段製程整合則負責將晶片封裝並實現高效能互連與系統整合。

終極目標

提升良率、降低成本、開發新產品

	前段製程整合工程師	後段製程整合工程師
主要目標	建立電晶體與電路結構	將晶片封裝並與外部系統連接
核心任務	整合光刻、蝕刻、沉積、離子佈植等製程	整合封裝、堆疊、互連與測試流程
製程控制	控制線寬、閘極長度、摻雜濃度等關鍵參數	控制互連密度、焊點可靠度與封裝散熱
整合重點	確保不同製程模組間的相容性與電性表現	確保晶片互連、訊號傳輸與熱管理
常見技術	FinFET / GAA、薄膜沉積、CMP、金屬互連	CoWoS、InFO、3D IC、HBM 堆疊
影響層面	晶片效能、功耗與電性	系統效能、頻寬、可靠度與散熱



TSMC PIE 的職務



在 TSMC 擔任製程整合工程師，除了需要負責前述各製程模組之間的跨部門整合與協調，確保整體製程流程能夠順利運作之外，同時也肩負維持與提升產品品質的重要責任。

工程師不僅需要在公司內部與不同製程單位密切合作，整合各項製程條件與參數，也必須與客戶進行技術層面的溝通與產品需求協調，以確保產品在設計與製造之間能達到最佳化的整合與良率表現。

此外，製程整合工程師的一項核心任務是「預防問題的發生」，透過對製程數據的監控、異常趨勢的分析，以及對潛在風險的提前評估，在問題真正影響產品之前即採取對應措施，從而維持製程的穩定度並確保量產品質。



結論



製程整合工程師必須具備以下幾項特質與能力：

- 跨領域的製程與元件知識
- 良好的溝通與表達能力
- 跨部門協調與整合能力
- 量測與數據分析能力
- 邏輯分析與問題解決能力
- 問題預防與風險管理能力



Thank YOU !

國立清華大學 林英豪

