


➤ Threshold Roll-Off in Short Channel MOSFETs

這頁在說明短通道 MOSFET 的 threshold roll-off (閾值電壓下降) 現象，可以分成三個部分來理解：左圖(實驗結果)、右圖(物理結構)、下面公式(數學模型)。



$$\Delta V_{TH} = -\frac{qN_B W_D r_j}{C_{ox} L_{ch}} \left(\sqrt{1 + \frac{2W_D}{r_j}} - 1 \right)$$

左圖：Threshold voltage vs. Gate length

當 gate length L_{gate} 變短時，threshold voltage V_{TH} 會下降。

1. NMOS (上半部)

當 L_{gate} 很長 ($> 0.3 \mu m$)： V_T 幾乎維持固定 ($\sim 0.42 V$)

當 L_{gate} 變短： V_T 明顯下降 (roll-off)

高 $V_{DS} = 1.8 V$ ，roll-off 更嚴重，這就是 DIBL (Drain-Induced Barrier Lowering)。

2. PMOS (下半部)

現象完全類似，但電壓是負的。

短通道時， $|V_T|$ 變小 (變不那麼負)，同樣的，高 $V_{DS} \rightarrow$ 更嚴重的 roll-off。

短通道效應 (SCE)

因為 channel 太短，source / drain 開始影響 channel：

Channel control 被削弱、S/D 開始影響 channel (不只是 gate 控制)

DIBL (Drain-Induced Barrier Lowering)

DIBL 效應理論上在所有通道長度的元件中都存在，但在「長通道」元件中它的影響極其微小，微小到可以忽略不計。


在短通道下，drain 電壓把 barrier 壓低，讓 V_T 隨 V_{DS} 改變。

兩者差異

SCE (短通道效應) 主要表現為 V_{TH} 隨通道長度 (L) 縮減而下降的 Roll-Off 現象；而 DIBL 則描述在固定通道長度下，臨界電壓隨汲極偏壓 (V_{DS}) 增加而進一步惡化的趨勢。

右圖：物理結構與原因

這張圖在解釋「為什麼會 roll-off」



1. 傳統長通道 Gate

完全控制 channel，電場主要是「垂直方向 1D」

2. 短通道（這張圖）

Source / Drain depletion region 變大，電場變成「2D」。

可以看到 Drain 的電場往 channel 中間延伸、Source 的電場也進來，結果原本 gate 要提供的「反轉電荷」被 source/drain 分擔了，所以 Gate 不需要那麼高電壓 (V_T 下降)。

[概念釐清]

在長通道元件中，電靜力分佈主要是一維（垂直方向），因此閘極可以完全控制通道。

在短通道元件中，由於源極與汲極的影響，電場變成二維分佈，削弱了閘極對通道的控制能力，並導致臨界電壓 V_{TH} 下降。

下面公式：Threshold roll-off model

$$\Delta V_{TH} = -\frac{qN_B W_D r_j}{C_{ox} L_{ch}} \left(\sqrt{1 + \frac{2W_D}{r_j}} - 1 \right)$$

其中

$$\frac{1}{L_{ch}}$$

代表 channel 越短 → roll-off 越嚴重。

W_D ：depletion width 越大 → drain/source 影響越強。

r_j ：junction depth，junction 越深 → 電場更容易侵入 channel。

C_{ox} ：oxide capacitance 越大（薄 oxide）→ gate 控制更強 → roll-off 較小。

負號表示：

$$\Delta V_{TH} < 0$$

也就是 threshold 下降。

完整邏輯鏈

結構變小（短通道）→ depletion regions extend and interact → Gate 控制能力下降 → Threshold voltage 降低（roll-off）→ 高 V_{DS} 時更嚴重（DIBL）。


短通道 MOSFET 中，threshold voltage 不再只由 gate 決定，而是被 source / drain 的電場「拉低」，導致 V_{TH} 隨 channel 長度縮短而下降。

➤ Drain-Induced Barrier Lowering (DIBL)

這一頁是在用 energy band diagram 直接解釋 DIBL 的物理本質。

在 MOSFET 中，載子流動路徑是 Source → Channel → Drain。

元件	載子	載子流動
NMOS	電子	Source → Drain
PMOS	電洞	Source → Drain



$$DIBL = \frac{\Delta V_{TH}}{\Delta V_{DS}}$$

這個定義很簡單： V_{DS} 為增加的 drain 電壓， ΔV_{TH} 則為 threshold 降低多少。

左圖（較長通道的情況）

源極（Source）與汲極（Drain）之間的距離較遠。當汲極電壓 V_D 增加時（能帶向下彎曲），對源極端的能障（Barrier）影響有限。注意看源極端的圓圈處，能障的高度保持相對穩定。

右圖（短通道的情況，DIBL 效應顯著）


由於通道變短，汲極的空乏區與源極的空乏區非常接近。

汲極電壓的影響：當汲極加上高電壓時，其電場會直接滲透到源極端。

能障降低：圖中右側圓圈處明顯可以看到，汲極電壓導致源極端的能障（Energy Barrier）被「拉低」了。

能障降低意味著載子（電子）更容易從源極跨越到通道，導致元件在較低的閘極電壓下就能導通，這就是臨界電壓 V_{TH} 下降的原因。

- 極誘發障壁降低（DIBL）影響元件的電流-電壓特性曲線



左圖：長通道元件 (Long Channel)

在次臨界區域（曲線斜率上升的部分），當汲極電壓從 0.1 V 增加到 1 V 時，曲線幾乎重疊。這代表臨界電壓 (V_T) 保持穩定，不受汲極電壓變化的影響。

右圖：短通道元件 (Short Channel)

隨著 V_D 增加，整條特性曲線明顯向左偏移。這種偏移導致了臨界電壓的下降，圖中以 ΔV_T 標示出這個變化量。

這就是典型的 DIBL 現象：高汲極電壓降低了源極端的能障，使元件提前導通。

漏電流 (Leakage Current) 的增加

次臨界漏電，由於曲線左移，在相同的閘極電壓下（尤其是 $V_G = 0$ 時），短通道元件的電流顯著高於長通道元件。


$$I_D \approx \frac{9\epsilon_s\mu_nAV_D^2}{8L^3}$$

L^3 的反比關係：當通道縮小 (L 變小) 時，漏電問題會呈幾何級數惡化。

V_D^2 的正比關係：高壓會劇烈增加短通道元件的功耗。

➤ Body Effect Caused by Substrate Bias (NMOS)

Body effect (基體效應) 描述的是當 MOSFET 的 source 與 substrate (body) 之間存在電壓差 V_{SB} 時，臨界電壓 V_{TH} 會隨之改變的現象



左圖 ($V_B = 0$)

基板接地。此時源極與基板之間沒有電位差 ($V_{SB} = 0$)，空乏區寬度正常。

右圖 ($V_B < 0$)

基板施加負偏壓。這會增加源極與基板之間的逆向偏壓。

空乏區擴大：可以看到右圖閘極下方的負電荷（空乏層）變得更多、更深。

由於基板預先「幫忙」消耗了更多的載子並產生了電場，閘極需要施加更高的電壓才能吸引足夠的反轉層電子來導通元件。這導致了臨界電壓 V_{TH} 的上升。

臨界電壓公式

公式條件： body bias ($V_{SB} \neq 0$) 且沒有考慮 short-channel effects

$$V_{TH} = V_{TH0} + \gamma(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$$

1. 體效應係數 (Body Effect Coefficient, γ)

$$\gamma = \frac{\sqrt{2qN_B\epsilon_{Si}}}{C_{ox}}$$

這反映了元件對基板偏壓的敏感度。基板摻雜濃度 N_B 越高，或氧化層電容 C_{ox} 越小，體效應就越明顯。

2. V_{TH0} 為 $V_{SB} = 0$ 時的原始臨界電壓

$$V_{TH0} = V_{FB} + 2\phi_F + \frac{\sqrt{2\epsilon_{Si}qN_B(2\phi_F)}}{C_{ox}}$$

完整表達式（合併）

$$V_{TH} = V_{FB} + 2\phi_F + \frac{\sqrt{2\epsilon_{Si}qN_B(2\phi_F + V_{SB})}}{C_{ox}}$$

$$V_{SB} \uparrow (V_B \text{ 施加負偏壓}) \rightarrow V_{TH} \uparrow$$

[Example]

5. The substrate doping and body effect coefficient of an n-channel MOSFET are $N_A = 10^{16} \text{ cm}^{-3}$ and $\gamma = 0.12 \text{ V}^{1/2}$. The threshold voltage is found to be $V_{th} = 0.5\text{V}$ when biased at $V_{SB} = 2.5\text{V}$. What is the threshold voltage at $V_{SB} = 0\text{V}$? (10%)

Sol

使用體效應核心公式：

$$V_{TH} = V_{TH0} + \gamma(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$$

計算 $2\phi_F$

$$\phi_F = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right) = 0.0259 \ln\left(\frac{10^{16}}{10^{10}}\right) = 0.358 \text{ V}$$

$$2\phi_F = 0.716 \text{ V}$$


代入公式求解 V_{TH0}

$$0.5 = V_{TH0} + 0.12(\sqrt{0.716 + 2.5} - \sqrt{0.716})$$

$$V_{TH0} = 0.5 - 0.12(\sqrt{0.716 + 2.5} - \sqrt{0.716}) = 0.386 \text{ V}$$

➤ Effect Channel Length Reduced by Drain Voltage

這張投影片介紹了另一個與 DIBL 緊密相關的二級效應：通道長度調變 (Channel Length Modulation, CLM)，以及它如何影響電流量。



有效通道長度的縮減

當汲極電壓 V_{DS} 增加時，通道發生的變化：

L 或 L_{ch} ：這是設計上的原始通道長度。

ΔL ：隨著汲極電壓增加，汲極端的空乏區向通道內部擴張，導致實際能形成反轉層的長度變短。

L_{eff} （有效通道長度）：

$$L_{eff} = L_{ch} - \Delta L$$

因為通道變短了，電阻變小，電流反而會增加。

CLM 對飽和區電流的影響

$$I_D(V_{DS}) = \frac{1}{2} \mu_n C_{ox} \frac{W}{(L_{ch} - \Delta L)} (V_{GS} - V_{TH})^2 = \frac{I_{DS0}}{\left(1 - \frac{\Delta L}{L_{ch}}\right)}$$


1. 分母變小

因為通道長度從 L_{ch} 縮減為 $L_{ch} - \Delta L$ ，分母變小，使得整體的 I_{DS} 增加。

2. 比例關係

$$\frac{I_{DS0}}{\left(1 - \frac{\Delta L}{L_{ch}}\right)}$$

說明了當 ΔL 占總長度的比例越高時（通常發生在短通道元件），電流增加的幅度就越劇烈。



右側圖表展示了實際特性與理想預測的差異：

1. 虛線 (Predicted)


這是忽略通道長度調變時的理想情況，進入飽和區後電流應為常數 (I_{DSAT})。

2. 實線 (Actual characteristic)

實際上，在飽和區 (c 到 d 點)，電流隨 V_{DS} 增加而緩緩上升，斜率不再為零。

➤ Channel Length Modulation

進一步將「通道長度調變 (CLM)」效應量化，引入了通道長度調變因子 λ_D ，用以描述在飽和區時，汲極電壓如何具體影響電流。



$$\frac{1}{1 - \frac{\Delta L}{L_{ch}}} \approx 1 + \frac{\Delta L}{L_{ch}}$$

$$\frac{\Delta L}{L_{ch}} = \lambda_D (V_{DS} - V_{DSat})$$

$$I_{DS}(V_{DS}) = I_{DS0}(1 + \lambda_D(V_{DS} - V_{DSat}))$$

泰勒展開式近似：當 $\Delta L \ll L_{ch}$ 時，分母項可以近似為：

$$\frac{1}{\left(1 - \frac{\Delta L}{L_{ch}}\right)} \approx 1 + \frac{\Delta L}{L_{ch}}$$

定義 λ_D

$$\frac{\Delta L}{L_{ch}} = \lambda_D (V_{DS} - V_{DSAT})$$

這代表通道縮短的比例 $\left(\frac{\Delta L}{L_{ch}}\right)$ 與「超過飽和臨界點的電壓差」成正比。


λ_D 越大，代表該元件的通道長度調變效應越嚴重（通常 L 越短， λ_D 越大）。

飽和區電流公式

$$I_D(V_{DS}) = \frac{I_{DS0}}{\left(1 - \frac{\Delta L}{L_{ch}}\right)} = I_{DS0} \left(1 + \frac{\Delta L}{L_{ch}}\right) = I_{DS0}(1 + \lambda_D(V_{DS} - V_{DSAT}))$$

➤ Length Modulation Factor Derived by Early Voltage

接續說明如何透過 Early 電壓 V_A 來定義並衍生通道長度調變因子 (λ_D)



Early 電壓 V_A 的幾何定義

圖片展示了一個經典的圖形化分析方法：飽和區曲線延伸：當我們將 MOSFET 在飽和區 ($V_{DS} > V_{DSAT}$) 的 $I_D - V_{DS}$ 特性曲線向左（負電壓方向）進行線性延伸時，所有的曲線會交會於負 V_{DS} 軸上的同一個點。

V_A 的位置

這個交會點與原點的距離被定義為 Early Voltage (V_A)。

V_A 反映了元件抵抗通道長度調變效應的能力。 V_A 越大，代表曲線越趨於水平，元件的輸出阻抗越高，特性越理想。

[聲明]

V_A (Early Voltage) 的數值定義為正值 ($V_A > 0$)。雖然在 $I_D - V_{DS}$ 特性曲線圖中，延伸線的交會點位於橫軸的負半面（即座標為 $-V_A$ ），但在代入公式計算時，應使用其絕對值（正數），以確保通道長度調變因子 λ_D 為正值。

λ_D 與 V_A 的關係式

$$\lambda_D = \frac{-1}{(V_{DS} - V_{DSAT})} = \frac{1}{V_A}$$

通道長度調變因子 λ_D 實際上就是 Early 電壓 V_A 的倒數。

這說明了飽和區曲線的斜率（輸出電導 g_{ds} ）直接由 $1/V_A$ 決定。在電路小訊號模型中，輸出電阻 r_o 可以表示為 V_A/I_D 或 $1/\lambda_D I_D$ 。

[推導過程]

交會點座標：此點位於 $V_{DS} = -V_A$ 的位置。

起始點座標：曲線在飽和邊界點的座標為 (V_{DSAT}, I_{DS0}) 。

任意點座標：飽和區內任一點的座標為 (V_{DS}, I_{DS}) 。

利用斜率一致性，由於我們假設飽和區的電流隨 V_{DS} 是線性增加的，因此這條延伸線上的斜率必須處處相等：

斜率 1（從交會點到飽和邊界點）

$$Slope = \frac{I_{DS0} - 0}{V_{DSAT} - (-V_A)} = \frac{I_{DS0}}{V_{DSAT} + V_A}$$

斜率 2（從飽和邊界點到任意工作點）

$$Slope = \frac{I_{DS} - I_{DS0}}{V_{DS} - V_{DSAT}}$$

連結 λ_D 的定義

$$I_{DS} = I_{DS0}(1 + \lambda_D(V_{DS} - V_{DSAT}))$$

$$\frac{I_{DS} - I_{DS0}}{V_{DS} - V_{DSAT}} = I_{DS0} \cdot \lambda_D$$

這代表斜率等於 $I_{DS0} \cdot \lambda_D$

$$I_{DS0} \cdot \lambda_D = \frac{I_{DS0}}{V_{DSAT} + V_A}$$

$$\lambda_D = \frac{1}{V_{DSAT} + V_A}$$

在絕大多數的應用情境中， V_A （通常為數十伏特）遠大於 V_{DSAT} （通常小於 1V），因此可以簡化為：

$$\lambda_D = \frac{1}{V_A}$$

結語


這章節說明了汲極電壓不只會透過 DIBL 影響能障高度，還會透過 CLM 改變通道的幾何形狀。這解釋了為什麼在短通道元件中，飽和區的電流不會真的「飽和」，而是會隨著汲極電壓持續攀升。

雖然 CLM 讓電流「變得更多、更快」，但它也讓電晶體變得不穩定。在現代先進製程中，工程師通常會透過增加通道長度 L 或使用 FinFET 結構來抑制 CLM，因為穩定、可預測的電流往往比那一點點額外的速度紅利更重要。

High Field Characteristics of MOSFET

➤ Electron Scattered by Gate Dielectric Interface (介面散射 Surface Scattering)

當電晶體進入強反轉 (Strong Inversion) 時，電子被強大的閘極電場吸附在氧化層介面極近的區域，這會導致遷移率下降。



Longitudinal Field (ϵ_L , 縱向電場)：方向是沿著通道的 (**source** → **drain**)。

由汲極電壓 (V_{DS}) 產生，負責將電子從源極推向汲極。

Transverse Field (ϵ_T , 橫切電場)：方向是垂直界面 (**oxide** → **channel**)。

由閘極電壓 (V_{GS}) 產生，當 V_{GS} 越高，這個垂直電場就越強。


放大圓圈處

展示了電子在介面處的運動。由於 ϵ_T 很大，電子被「壓」在 Si/SiO_2 的接觸面上運動。

散射現象

介面並非原子級的完美平滑，電子在移動時會不斷撞擊介面（像在崎嶇的牆壁上摩擦），這種現象稱為表面粗糙度散射 (Surface Roughness Scattering)，會阻礙電子的流動。

能帶圖視角 (Energy Band Diagram)



能帶彎曲

強大的橫切電場 ε_T 導致導帶 (E_C) 在介面處劇烈向下彎曲，形成一個極窄的位能井 (Potential Well)。

量子束縛

電子被困在這個緊鄰氧化層的三角形位能井中。

[概念釐清]

電子被量子束縛，是因為強大的橫切電場把能帶彎曲得太快，受限於左側氧化層的高位能牆與右側電場誘導的劇烈能帶斜坡，共同形成了一個極窄的『三角形位能井』空間；當此空間比電子波長還要窄時，電子的運動便由連續能帶轉變為離散子帶，進而強迫電子在極靠近介面的位置運動，加劇了介面粗糙散射並顯著降低了載子遷移率。

電子路徑

箭頭標示了電子在井中移動時，頻繁地與氧化層障壁 (Barrier) 碰撞 (Electron scatters off these barriers)。碰撞次數越多，平均自由徑越短，遷移率就越低。

● 高閘極電壓的代價

當你增加 V_{GS} 來獲得更多反轉電荷時，產生的橫切電場 ε_T 也會變強。後果就是電子被壓得更靠近介面，受到的散射更嚴重。


項目	低 V_{GS}	高 V_{GS}
通道電荷量	少	多
電子移動速度 (μ)	快 (受到的干擾小)	慢 (受表面散射影響劇烈)

總體電流 I_{DS}	小	大（但增長趨於平緩）
物理限制	-	可能導致氧化層穿隧漏電或可靠性問題

在電路設計中，這被稱為遷移率劣化 (Mobility Degradation)。當 V_{GS} 極高時，增加電壓帶來的電荷增量會被遷移率的下降所部分抵消，這解釋了為什麼現代元件無法透過無限制提升電壓來獲取性能。這種「魚與熊掌不可兼得」的現象，就是為什麼製程工程師要拼命優化介面平整度 (Surface Roughness) 的原因！

➤ Transverse Field Decreases Channel Mobility

這張圖是將剛才理解的「三角形位能井」與「品質變差」量化成數學模型的關鍵。它展示了橫切電場 Transverse Field ϵ_T 如何導致遷移率劣化。



當 ϵ_T 電場越強，三角形就越尖銳，電子被壓得越緊，碰撞就越頻繁。

● 右圖：遷移率隨電壓下降的曲線

這張圖表量化了「品質變差」的過程。

橫軸為 ($V_{GS} - V_{TH} - V_{ch}$)

代表在通道特定位置上，閘極有效過驅動電壓扣除局部通道電位後的淨值，用以量化作用於該處的有效橫切電場 ϵ_T 強度，並作為衡量介面散射導致遷移率劣化的主要指標。

縱軸為低縱向電場 (ϵ_L) 下的遷移率 (μ_{lf} , Low-field mobility)

可以看到隨著電壓增加（即橫切電場增強），遷移率從理想值 μ_0 （約 490）一路下滑到 350 以下。

μ_0 的定義

本質上就是一個參考基準 (Reference)。在物理實驗中，我們需要一個「起點」，我們定義為當 $V_{GS} - V_{TH} - V_{ch} = 0$ 時的通道遷移率。

- 遷移率劣化模型（低縱向電場 ϵ_L 下的遷移率）

通用模型（適用於高/低橫切電場 ϵ_T ）

$$\mu_{lf} = \frac{\mu_0}{1 + \theta(V_{GS} - V_{TH} - V_{ch})}$$

θ (Mobility Degradation Coefficient)

這是一個關鍵參數，代表該元件對橫切電場 ϵ_T 的敏感度。 θ 越大，代表遷移率隨電壓「掉得越快」。

物理意義

當閘極電壓增加，導致橫切電場增強，分母隨之變大，使得實際遷移率 μ_{lf} 變小。這就是我們之前討論「人變多但路變爛」的數學表達式。

低橫切電場 ϵ_T 近似（線性形式）


當橫切電場 ϵ_T 不那麼強時，可以使用泰勒展開近似：

$$\mu_{lf} \approx \mu_0[1 - \theta(V_{GS} - V_{TH} - V_{ch})]$$

這說明在初期，遷移率是隨著電壓增加而線性下降的。

- $I_D - V_{DS}$ Measurement

這張圖展示了「考慮 θ 」與「不考慮 θ （理想狀態）」的電流差異：



虛線 ($\theta = 0$)

這是理想狀態，假設遷移率固定 (Constant μ)。你可以看到隨 V_{GS} 增加，電流增長的幅度非常明顯。


實線 ($\theta = 0.13 \text{ V}$)

這是考慮了橫切電場效應後的真實電流。差距隨電壓擴大：當 $V_{GS} - V_{TH}$ 越大時（例如從 1V 增加到 4V），虛線與實線之間的缺口越來越大。

如圖中實線與虛線的差距所示，遷移率劣化會讓 I_{DSAT} 的數值大幅低於理想模型的預期。當 V_{GS} 越高，這種「路變爛」導致的電流折損就越明顯。

➤ Longitudinal Field Decreases Channel Mobility

這張投影片將焦點從「路面品質（橫切電場）」轉移到了「推進力（縱向電場）」。它展示了縱向電場 (Longitudinal Field, ϵ_L) 如何導致遷移率劣化，進而引發速度飽和 (Velocity Saturation) 現象。



$$v_n = \frac{v_{n0}}{1 + \frac{v_{n0}}{v_{sat}}} = \frac{\mu_{n0} E_L}{1 + \frac{\mu_{n0} E_L}{v_{sat}}}$$

$$\mu_n = \frac{\mu_{n0}}{1 + \frac{\mu_{n0} E_L}{v_{sat}}}$$

當汲極電壓 V_{DS} 增加時，通道內的縱向電場 ϵ_L 會隨之增強，給予電子更強的

推力。電子速度 v_n 應該隨電場線性增加 ($v_n = \mu_n \varepsilon_L$)，但由於當電場太強時，電子會頻繁與晶格發生碰撞，導致速度達到上限 v_{sat} ，不再增加。

因此，速度不再隨電場線性成長，數學上就表現為遷移率 μ_n 的快速下滑。

速度修正公式

$$v_n = \frac{v_{n0}}{1 + \frac{v_{n0}}{v_{sat}}} = \frac{\mu_{n0} \varepsilon_L}{1 + \frac{\mu_{n0} \varepsilon_L}{v_{sat}}}$$

當 ε_L 極大時，分母中的 $\frac{\mu_{n0} \varepsilon_L}{v_{sat}}$ 項占主導，使 v_n 逼近 v_{sat} 。

有效遷移率公式

$$\mu_n = \frac{\mu_{n0}}{1 + \frac{\mu_{n0} \varepsilon_L}{v_{sat}}}$$


μ_{n0} ：代表低縱向電場下的遷移率（此數值通常已包含橫切電場造成的劣化）。

公式說明了縱向電場 ε_L 越高，有效遷移率 μ_n 就越小。

電場類型	符號	物理作用	負面影響
橫切電場	ε_T	將電子壓向介面摩擦	遷移率劣化（ θ 效應）
縱向電場	ε_L	將電子推向汲極衝刺	速度飽和（ v_{sat} 效應）

➤ Velocity Saturation Reduce Current Saturation Level

速度飽和（Velocity Saturation）如何實質影響 MOSFET 的飽和電流準位。



由於載子跑不動了，汲極電流 I_D 也會提早達到飽和，且其飽和的數值（Saturation Level）會遠低於理想簡單模型（Simple model）的預測。

虛線：不考慮速度飽和的理想 I_D 曲線，電流可以爬升到接近 3.0 mA 。

實線（NFET/PFET）：考慮速度飽和後的真實曲線，電流被大幅度「壓制」在 1.0 mA 以下。

電流修正（速度飽和）公式

$$I_{DS} = \frac{I_{DS0}}{1 + \frac{\mu_{n0}\varepsilon_L}{v_{sat}}} = \frac{I_{DS0}}{1 + \frac{\mu_{n0}V_{DS}}{v_{sat}L_{ch}}}$$

I_{DS0} ：不考慮速度飽和時的理想汲極電流。

$\varepsilon_L = \frac{V_{DS}}{L_{ch}}$ ：這是通道內的縱向電場平均強度。

當 V_{DS} 很大或通道長度 L_{ch} 很短（短通道元件）時，分母會迅速變大，導致實際電流 I_{DS} 顯著下降。這解釋了為什麼短通道效應中，電流飽和現象會比長通道元件更早發生。

極短通道下的簡化趨勢


當通道長度 L 極短，且電場極強導致完全速度飽和時，公式會趨近於線性關係（不再是 V_{GS} 的平方關係）：

$$I_{DSAT} \approx W_{eff} \cdot C_{ox} \cdot v_{sat} \cdot (V_{GS} - V_{TH})$$

At room temperature : $v_{sat}(Si) \approx 1 \times 10^7\text{ cm/s}$

➤ Output Current in FinFET and Planar MOSFETs


這頁圖表透過對比 FinFET 與平面 MOSFET 在不同界面態密度 (D_{it}) 下的 $I_D - V_G$ 曲線，量化說明了界面缺陷如何造成門檻電壓漂移與電流不穩定性，並展現了 FinFET 較優異的漏電流控制與抗干擾能力。



➤ Balanced Channel Mobility in N/P FinFETs

這章節討論的是如何透過應變矽（Strained Silicon）技術來平衡 N 型與 P 型 FinFET 的遷移率，解決先天上電子比電洞跑得快的問題。

For P-type FinFET



$$\mu_n = \frac{q\tau_n}{m_e} > \mu_p = \frac{q\tau_p}{m_h}$$

$$E(K) = E_c + \frac{\hbar^2 K^2}{2m_e^*} \quad E(K) = E_v - \frac{\hbar^2 K^2}{2m_h^*}$$

$$m_h^* = \hbar^2 \left(\frac{d^2 E}{dK^2} \right)^{-1}$$

$$K = \frac{2\pi}{\lambda} = \frac{2\pi}{a} \quad (a: \text{Si lattice constant})$$

核心問題：天生的不平等 ($\mu_n > \mu_p$)

$$\mu = \frac{q\tau}{m^*}$$

電子的有效質量 m_e^* 通常小於電洞的有效質量 m_h^* ，導致電子的遷移率 μ_n 天生就比電洞 μ_p 高得多。


電路設計挑戰：為了讓 CMOS 邏輯門的上升與下降時間對稱，傳統上必須把 P 型元件做得比 N 型大很多，這不利於縮小晶片體積。

解決方案：應變矽技術 (SiGe Stressor)

在源極與汲極嵌入了 P+ SiGe。由於 SiGe 的晶格常數比純矽大，它會對通道產生壓縮應力（Compressive Strain），這種應力會改變矽的能帶結構（E-K 圖的曲率），進而減小電洞的有效質量 m_h^* 。

● E-K and Carrier Mass Moved by External Stresses

進一步深入探討外部應力（External Stresses）如何實質改變半導體的 E - K 能帶結構與載子質量。



[聲明]

本圖僅為一維 $E - k$ 切面，主要用於說明應力造成的能帶位移與 valley splitting，不適合用來判斷 effective mass、載子傳輸方向或完整的三維 valley 結構。此外，圖中曲線解析度有限，無法準確比較谷底附近的曲率，故亦不適合作為判斷 effective mass 大小的依據。其主要用途應限於說明應力所造成的 valley splitting (能谷分裂) 與相對能量位移，而非用於完整的載子動力學分析。

核心現象：應力導致能帶分裂與位移

圖中可以看到，當施加不同壓力 ($\sigma = -2GPa$ 為壓縮， $\sigma = 2GPa$ 為拉伸) 時，原本重合或接近的 $\Delta 1$ 與 $\Delta 2'$ 能帶會發生明顯的能量位移。

$\Delta 1$ 和 $\Delta 2'$ 是不同方向的 conduction band valley，具有不同的有效質量與對應力的反應，因此會影響電子遷移率。

物理意義

應力破壞了晶格的對稱性，使得不同方向的導帶谷 (Valleys) 能量不再相等。這會導致電子重新分布到能量較低的能帶中。

E-K 曲線斜率與有效質量

$$m^* = \frac{\hbar^2}{\left(\frac{d^2E}{dk^2}\right)} \quad \left(\frac{d^2E}{dk^2}\right) \uparrow \rightarrow m^* \downarrow$$

最終結論

NMOS $\rightarrow$ 拉伸 (Tensile strain)、PMOS $\rightarrow$ 壓縮 (Compressive strain)