Xilinx Zynq FPGA, TI DSP, MCU 기반 의 회로 설계 및 임베디드 전문가 과정


주요 내용


- 1.Custom IP 만드는 방법(PWM, eCAP)
- 2.만든 커스텀 IP 불러오는 방법.
- 3.SDK 상에서의 eCAP 루프백 테스트

1.커스텀 IP 가 저장될 디렉토리를 생성한다.

howard@Howard:~\$ cd FPGA_Proj/ howard@Howard:~/FPGA_Proj\$ mkdir custom_IP howard@Howard:~/FPGA_Proj\$


2. Vivado 를 실행하여 프로젝트를 생성한다.






3.상단바의 Tools 를 눌러 Create and Package new IP 를 누른다.


4.Create a new AXI4 peripheral



5.Name 과 IP location 을 설정해주고, Overwrite existing 체크박스를 체크한다. 이 예제에서는 모터용 PWM IP 를 생성하고 뒷부분에서 eCAP IP 를 생성할 것이다.



6.Next 를 눌러 넘어가고, 아래 부분에서 Edit IP 를 선택한다.



7.Design Sources 를 보면, 탑모듈과 하위모듈 두 개가 생성되어 있음을 볼 수 있다. 하위모듈을 더블클릭하여 내부 코드를 연다.



8.파라미터 설정 부분이 아래와 같이 보이는 데,

```
2
      `timescale 1 ns / 1 ps
 3
 4 😑
         module PWM 50Hz vl 0 S00 AXI #
 5
 6
              // Users to add parameters here
 7
 8
             // User parameters ends
 9
             // Do not modify the parameters beyond this line
10
11
             // Width of S AXI data bus
12
              parameter integer C_S_AXI_DATA_WIDTH
                                                      = 32,
13
             // Width of S AXI address bus
14
              parameter integer C_S_AXI_ADDR_WIDTH
15
```

parameter integer PWM_PRESCALE = 2000000,

를 아래와 같이 추가한다. 이는 Zybo 보드의 동작 주파수가 100MHz 이고, 모터를 구동하는 데 필요한 주파수가 50Hz 이기 때문에, Prescaler = 100MHz/50Hz = 2000000 이라는 계산을 통해 나온 수치이다. 만약 Zybo 보드의 동작주파수를 변경하고 싶다면, 위의 수치 또한 변경되어야 할 것이다.

```
2
     `timescale 1 ns / 1 ps
 3
 4 🗀
         module PWM 50Hz v1 0 S00 AXI #
 5
 6
             // Users to add parameters here
 7
             parameter integer PWM PRESCALE = 2000000,
8 🗀
             // User parameters ends
             // Do not modify the parameters beyond this line
9
10
             // Width of S AXI data bus
11
12
             parameter integer C_S_AXI_DATA_WIDTH
                                                      = 32,
             // Width of S AXI address bus
13
14
             parameter integer C_S_AXI_ADDR_WIDTH
15
```

9. 17 번 라인에 유저 포트 추가 부분이 있는데,

```
17 년 // Users to add ports here
18 :
19 : // User ports ends

output wire pwm,

을 아래와 같이 추가한다.

17 : // Users to add ports here
18 : output wire pwm,
19 년 // User ports ends
```

10. 400 번 라인쪽을 보면, 실제 로직을 추가하는 부분이 있다.

```
| 400 □ // Add user logic here
| 401 :
| 402 □ // User logic ends
```

```
reg [31:0] counter;
always @(posedge S_AXI_ACLK)
begin
  if(counter == PWM_PRESCALE)
     counter <= 0;
  else
     counter <= counter + 1;
end
assign pwm = counter < slv_reg0 ? 1'b1 : 1'b0;</pre>
```

위 코드를 아래와 같이 추가한다.

```
// Add user logic here
401
          reg [31:0] counter;
402 🖯
          always @(posedge S_AXI_ACLK)
403 🖯
          begin
404 <u></u>
              if(counter == PWM PRESCALE)
405
                  counter <= 0;
406
              else
407
                  counter <= counter + 1;
408
          end
409
          assign pwm = counter < slv_reg0 ? 1'b1 : 1'b0;
410
          // User logic ends
```

11.탑모듈을 더블클릭하여 코드 파일을 연다.

12.아래와 같이 6 번 라인에 파라미터를 추가하는 부분이 있다.

```
4 😑
            module PWM_50Hz_v1_0 #
   5
   6 🖯
                // Users to add parameters here
   7
                // User parameters ends
   8
   9
                // Do not modify the parameters beyond this line
  10
  11
  12 🗀
                // Parameters of Axi Slave Bus Interface S00 AXI
                parameter integer C_S00_AXI_DATA_WIDTH = 32,
  13
  14
                parameter integer C S00 AXI ADDR WIDTH = 4
  15
parameter integer PWM_PRESCALE = 2000000,
위 코드를 아래와 같이 추가한다.
            module PWM_50Hz_v1_0 #
    5
            (
    6
                // Users to add parameters here
    7
                parameter integer PWM PRESCALE = 2000000,
    8 🖯
                // User parameters ends
   9
                // Do not modify the parameters beyond this line
   10
   11
   12 🗎
                // Parameters of Axi Slave Bus Interface S00 AXI
   13
                parameter integer C_S00_AXI_DATA_WIDTH = 32,
   14
                parameter integer C_S00_AXI_ADDR_WIDTH = 4
   15
13.17 번 라인에 포트 추가 부분을 아래와 같이 수정한다.
17 🗀
             // Users to add ports here
18
19
             // User ports ends
20
             // Do not modify the ports beyond this line
output wire pwm,
17
              // Users to add ports here
18
              output wire pwm,
             // User ports ends
19 🖯
20
              // Do not modify the ports beyond this line
14.47 번 라인부터는 하위 모듈의 파라미터와 포트를 상위 모듈에서 연결하는 부분이다.
          PWM 50Hz v1 0 S00 AXI # (
              .C_S_AXI_DATA_WIDTH(C_S00_AXI_DATA_WIDTH),
 48
              .C_S_AXI_ADDR_WIDTH(C_S00_AXI_ADDR_WIDTH)
먼저 위와 같은 파라미터 설정에서 PWM PRESCALE 값을 추가해준다.
.PWM PRESCALE(PWM PRESCALE)
          PWM 50Hz v1 0 S00 AXI # (
 47
 48
              .C_S_AXI_DATA_WIDTH(C_S00_AXI_DATA_WIDTH),
```

.C_S_AXI_ADDR_WIDTH(C_S00_AXI_ADDR_WIDTH),

.PWM PRESCALE(PWM PRESCALE)

콤마(,) 와 점(.)의 위치에 유의한다.

49


50

15.아래쪽 포트 부분도 살펴본다.


```
51 ) PWM_50Hz_vl_0_S00_AXI_inst (
52 .S_AXI_ACLK(s00_axi_aclk),
53 .S_AXI_ARESETN(s00_axi_aresetn),
54 .S_AXI_AWADDR(s00_axi_awaddr),
```

pwm 포트를 연결한다.


16.이로써 PWM 로직은 완성되었다. 왼쪽의 Flow Navigator 에서 Package IP 를 클릭한다.



17.Compatibility 탭으로 가서, + 버튼을 눌러 artix7 을 추가한다.




19.Customization Parameters 탭으로 가서, Merge changes from Customization Parameters Wizard 를 클릭한다.




20.Hidden Parameters 의 왼쪽에 화살표 모양을 눌러 확장하면, PWM_PRESCALE 이라는 위쪽에서 설정한 파라미터가 보일 것이다. 더블클릭한다.


Name	Description	Display Name	
V 🗅 Customization Parameters			
C_S00_AXI_DATA_WIDTH	Width of S_AXI data bus	C S00 AXI DATA WIDTH	
C_S00_AXI_ADDR_WIDTH	Width of S_AXI address bus	C S00 AXI ADDR WIDTH	
C_S00_AXI_BASEADDR		C S00 AXI BASEADDR	
C_S00_AXI_HIGHADDR		C S00 AXI HIGHADDR	1
→ □ Hidden Parameters			
PWM_PRESCALE		Pwm Prescale	

21.아래와 같이 설정한다.




22. Customization GUI 탭으로 가면, Pwm Prescale 이 Page0 바깥 쪽에 있음을 볼 수 있다. Pwm Prescale 을 드래그하여 오른쪽 그림과 같이 Page 0 밑으로 넣어준다.






23.Review and Package 탭으로 가서, IP has been modified 를 클릭한다.



24. Re-Package IP 를 클릭하여 IP 를 생성한다.

Re-Package IP

아래와 같은 메세지가 뜨면, 성공이고 Yes 를 눌러 종료한다.




25.이번엔 eCAP IP 를 생성할 것이다.

마찬가지로 상단의 Tools → Create and Package new IP 를 눌러 IP 를 생성한다.

선택 옵션은 PWM IP 만들 때와 동일하다.


Create AXI4 Peripheral Create a new AXI4 peripheral Create an AXI4 IP, driver, software test application, IP Integrator AXI4 VIP simulation and debug demonstration design.



Next Steps:

- Add IP to the repository
- Edit IP
- O Verify Peripheral IP using AXI4 VIP
- O Verify peripheral IP using JTAG interface

26.하위 모듈을 더블클릭하여, 소스 코드를 오픈한다.



27.eCAP 에서는 파라미터가 필요 없으므로, 바로 18 번 라인에 포트를 추가한다.

```
input wire pwm_in,

// Users to add ports here
input wire pwm_in,
// User ports ends
```

28. 84 번 라인에 아래와 같이 7 개의 레지스터들을 선언한다.

```
reg [31:0] period;
reg [31:0] duty;
reg [31:0] counter;
reg edge_state;
reg [31:0] cnt1;
reg [31:0] cnt2;
reg [31:0] cnt3;
```

```
84
         reg [31:0] period;
85
         reg [31:0] duty;
86
         reg [31:0] counter;
87
         reg edge state;
88
         reg [31:0] cnt1;
89
         reg [31:0] cnt2;
90
         reg [31:0] cnt3;
91
92
         // AXI4LITE signals
93
         reg [C S AXI ADDR WIDTH-1: 0] axi awaddr;
         reg axi_awready;
```

29.아래와 같이 381, 382 번 라인에 slv_reg0, slv_reg1 을 각 각 period 와 duty 로 바꾼다. 이는 SDK 혹은 device driver 에서 period 와 duty 값을 읽어오기 위함이다.

```
assign slv_reg_rden = axi_arready & S_AXI_ARVALID & ~axi_rvalid;
376
377
          always @(*)
378 🖯
          begin
                // Address decoding for reading registers
379
380 -
               case (axi araddr[ADDR LSB+OPT MEM ADDR BITS:ADDR LSB])
                 2'h0 : reg_data_out <= period;
381
382
                 2'hl : reg_data_out <= duty;
                 2'h2 : reg_data_out <= slv_reg2;
383
                 2'h3 : reg_data_out <= slv_reg3;
384
385
                 default : reg data out <= 0;
386
               endcase
387
          end
```

30.409 번 라인의 유저 작성 부분에 아래 코드를 작성한다.

```
// Add user logic here
     /*
     input wire pwm in;
reg [31:0] period;
reg [31:0] duty;
reg edge_state;
reg cnt1;
reg cnt2;
reg cnt3;
 */
always @(posedge S_AXI_ACLK)
begin
  counter <= counter + 32'd1;</pre>
  if(counter == 32'd100000000)
     counter <= 32'd0;
  if(pwm in == 1'b1)
  begin
     //edge detection : rising
     if(edge\_state == 1'b0)
     begin
        cnt3 <= counter;
       //prevent overflow
       if(cnt3 > cnt1)
          period <= cnt3 - cnt1;</pre>
       else
          period <= cnt3 + (32'd100000000 - cnt1);
       cnt1 <= cnt3;
       edge_state <= 1'b1;
     end
  end
   else if(pwm_in == 1'b0)
     //edge detection : polling
     if(edge_state == 1'b1)
     begin
```

```
cnt2 <= counter;
//prevent overflow
if(cnt2 > cnt1)
    duty <= cnt2 - cnt1;
else
    duty <= cnt2 + (32'd100000000 - cnt1);
edge_state <= 1'b0;
end
end

end
// User logic ends</pre>
```


31.탑 모듈로 가서, 17 번 라인에 포트를 추가한다.

```
17 : // Users to add ports here
18 : input wire pwm_in,
19 : // User ports ends
```

32.51 번 라인에 가서 포트를 연결해준다.


input wire pwm_in,

- 33.Flow Navigator 로 가서 Package IP 를 누른다.
- 34. Compatibility 에서 artix7 을 추가한다.







35.File Groups 에서 Merge changes from File Groups Wizard 를 클릭한다.




36.Customization Parameters 에서 Merge changes from Customization Parameters Wizard 를 클릭.



37.Review and Package 에서 IP has been modified 를 클릭하고, Re-Pakage IP 를 클릭한다.



38.아래와 같은 메세지가 뜬다면 성공, Yes 를 눌러 종료한다.



39.생성한 모듈 두개를 터미널에서 확인한 후, Vivado 를 종료한다.


```
howard@Howard:~/FPGA_Proj/custom_IP$ ls
custom_ip.cache custom_ip.sim custom_ip.xpr
custom_ip.hw custom_ip.srcs ECAP_1.0
custom_ip.ip_user_files custom_ip.tmp PWM_50Hz_1.0
```

40.이제 PWM IP 와 eCAP IP 를 통해 루프백 테스트를 해볼 것이다. 아래와 같이 새 프로젝트를 저장할 디렉토리를 만들고, 그 안에 hardware 디렉토리를 만든다.

```
howard@Howard:~/FPGA_Proj/custom_IP$ cd ..
howard@Howard:~/FPGA_Proj$ ls
custom_IP ip_repo motor_pwm pwm_ecap read_reg
howard@Howard:~/FPGA_Proj$ mkdir loop_back_ecap
howard@Howard:~/FPGA_Proj$ cd loop_back_ecap/
howard@Howard:~/FPGA_Proj/loop_back_ecap$ mkdir hardware
howard@Howard:~/FPGA_Proj/loop_back_ecap$ ls
hardware
```

41.Vivado 를 다시 실행한다. 새 프로젝트를 만든다.

경로는 아래와 같이, 위에서 생성한 loop_back_ecap/hardware 로 지정하고, Create project subdirectory 체크박스를 해제한다.




42. RTL Project 를 생성하고, 보드는 Zybo 를 선택한다.


<u>RTL Project</u>
 You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.
 <u>Do not specify sources at this time</u>

43.Create Block Design 을 눌러 블록 디자인을 생성한다. 이름은 상관없다.







44.Diagram 에서 ZYNQ7 Processing System 을 추가하여 Run Block Automation 을 누른다. 설정은 건드 리지 않고, OK 를 누른다.



45.ZYNQ7 IP 를 더블클릭하여 MIO Configuration 에서 I/O Peripherals 의 USB0 를 체크 해제한 후 OK 를 누른다.




46.Diagram 의 빈 공간에 오른쪽 클릭을 하여 IP Setting 를 선택한다.




47.IP 탭을 확장하여 Repository 탭으로 가서 + 버튼을 누른다.




48.디렉토리를 custom_IP 를 선택하여 Select 를 누르면,




아래와 같이 이전에 생성한 2 개의 IP 를 사용할 수 있게 된다.




49.Diagram 에서 PWM_50Hz 와 ECAP 을 추가한다.




50.Run Connection Automation 을 클릭하고, 모든 옵션을 체크한다.




- 51.ECAP 의 pwm_in 핀과 PWM_50Hz 의 pwm 핀을 오른쪽 클릭하여 Create Port 를 한다.
- 52.Validate Design 을 한다.






54.design 을 오른쪽 클릭하여 Generate Output Products 를 클릭한다.



Synthesis Options 를 Global 로 변경하여 Generate 를 누른다.




55.마찬가지로 design 을 오른쪽 클릭하여 Create HDL Wrapper 를 클릭한다.



56. Run Synthesis

- ▼ SYNTHESIS
 - Run Synthesis
 - > Open Synthesized Design


57.Run Implementation 을 바로 하지 않고, Open Synthesized Design 을 선택한다.




58.아래와 같이 I/O PORT 설정을 해준다.



Ctrl + s 로 저장을 누르면, xdc 파일을 생성하라고 뜨는데, 이름은 임의로 정한다.



59.constraints 로 가서 xdc 파일에 포트 설정이 잘 되어있나 확인한다.




60.Generate Bitstream


- ➤ PROGRAM AND DEBUG

 Generate Bitstream


 > Open Hardware Manager
- 61.File → Export → Export Hardware include bitstream 옵션 체크




이제 하드웨어 구성은 끝났고, SDK 나 petalinux 를 이용하여 소프트웨어를 구현하면 된다. 본 예제에서는 SDK 를 통해 소프트웨어를 구현할 것이다. 61.File → Launch SDK SDK 에서 New → Application Project Project name 을 작성하고, Next 를 클릭한다. Empty Application 을 선택하여 프로젝트를 생성한다.




62.생성된 프로젝트의 src 폴더를 오른쪽 클릭하여, New \rightarrow File 을 선택한다.



파일 이름을 main.c 로 작성하여 파일을 생성한다.



63.빈 main.c 파일이 나오는 데, 코드 작성 전에 vivado 의 address editor 로 가서 아래와 같이 IP 들의 주소를 확인한다.



필자의 경우 ECAP = 0x43C00000, PWM_50Hz = 0x43C10000

64.아래와 같이 코드를 작성한다.


```
system.hdf system.mss
                                 i main.c ⊠
   #include <stdio.h>
   #include "xil_printf.h"
   #include "xparameters.h"
   #include "xil io.h"
   #include "xbasic_types.h"
   Xuint32 ECAP_ADDR
Xuint32 PWM_ADDR
                       = 0x43C00000;
= 0x43C10000;
  ⊖int main(void)
   {
        int num = 100000, i;
        while(1)
            Xil_Out32(PWM_ADDR, num);
            if(num == 200000)
               num = 100000;
                num += 100;
            xil_printf("period = %d, duty = %d\r\n", *((Xuint32*)ECAP_ADDR + 0), *((Xuint32*)ECAP_ADDR + 1));
   for(i=0;i<300000;i++)
                ;
        return 0;
```

```
#include <stdio.h>
#include "xil_printf.h"
#include "xparameters.h"
#include "xil_io.h"
#include "xbasic_types.h"
Xuint32 ECAP_ADDR
                     = 0x43C000000;
Xuint32 PWM ADDR
                   = 0x43C10000;
int main(void)
{
    int num = 100000, i;
    while(1)
        Xil Out32(PWM ADDR, num);
        if(num == 200\overline{0}00)
             num = 100000;
        else
             num += 100;
        xil_printf("period = %d, duty = %d\r\n",*((Xuint32*)ECAP ADDR +
0),*((Xuint\overline{3}2*)ECAP ADDR + 1));
        for(i=0;i<300000;i++)
    }
    return 0;
}
```

65.상단의 Program FPGA 버튼을 클릭한다. 아래와 같이 생겼다.



66.프로젝트 폴더(필자의 경우 loop_back_ecap)을 우클릭 하여 Run as → Launch on Hardware(GDB)를 클릭한다.



67.아래와 같이 시리얼 프로그램을 실행한다.

```
howard@Howard:~/FPGA_Proj/loop_back_ecap$ sudo chmod 666 /dev/ttyUSB1
[sudo] password for howard:
howard@Howard:~/FPGA_Proj/loop_back_ecap$ putty
```

68.Zybo 보드의 V15(JC1)와 W15(JC2)를 연결해주면, pwm 의 주기와 듀티가 잘 측정되는 것을 볼 수 있다.