

# TI MCU, DSP 및 Xilinx FPGA 프로그래밍 전문가 과정

Innova Lee(이상훈)  
gcccompil3r@gmail.com


# **Altium Designer Basics II**

# Running Altium Designer

Altium Designer 를 구동시키도록 한다.

아래와 같은 로고가 나타나고 실행될 것이다.





## Projects

Workspace1.DsnWrk

작업영역

MULTI\_VIBRATOR.PrjPcb


프로젝트


☒ Files

☐ Structure

저번에 작업했던 내용들이 고스란히 보일 것이다.

- AD\_Example.PrjPcb
  - Source Documents
    - AD\_Example.SchDoc
    - AD\_Example.PcbDoc
  - Libraries
- MULTI\_VIBRATOR.PrjPcb
  - Source Documents
    - PAGE1.SchDoc
  - Libraries
  - Generated
- Orcad Libraries.PrjPcb
  - Libraries
  - Generated
- Free Documents
  - Source Documents
    - AD\_Example.TXT
  - Documentation





Save [PCB1.PcbDoc] As...



« altium\_pcb > Imported MULTI\_VIBRATOR.PrjPcb



Imported MULTI\_VIBRATOR.PrjPcb

구성 ▾

새 폴더

내 PC

3D 개체

다운로드

동영상

문서

바탕 화면

사진

음악

로컬 디스크 (C:)

네트워크

이름

\_Previews

History

PSpice Models

수정한 날짜

2018-08-24 오전 1...

2018-08-24 오후 4

2018-08-24 오전 1...

유형

파일 폴더

파일 폴더

파일 폴더


파일 이름(N): orcad\_altium\_test

파일 형식(T): PCB Binary Files (\*.PcbDoc)

폴더 숨기기

저장(S)

JL11\_VIBRATOR.PrjPcbWPAGE1.SchDoc - MULTI\_VIBRATOR.PrjPcb. Not signed in.

























	A
	<b>+</b> SCHEMATIC1 : PAGE1
Color	Default
Designator	
Graphic	R.Normal
ID	
Implementation	
Implementation Path	
Implementation Type	<none>
Location X-Coordinate	380
Location Y-Coordinate	280
Name	INS76
Part Reference	R1
PCB Footprint	AXIAL-0.3
Power Pins Visible	<input type="checkbox"/>
Primitive	DEFAULT
Reference	R1
Source Library	C:\CADENCE\SPB_16. ....
Source Package	R
Source Part	R.Normal
Value	R

	A
	<b>+</b> SCHEMATIC1 : PAGE1
Color	Default
Designator	
Graphic	LED.Normal
ID	
Implementation	
Implementation Path	
Implementation Type	<none>
Location X-Coordinate	380
Location Y-Coordinate	360
Name	INS110
Part Reference	D1
PCB Footprint	LED-0
Power Pins Visible	<input type="checkbox"/>
Primitive	DEFAULT
Reference	D1
Source Library	C:\CADENCE\SPB_16. ....
Source Package	LED
Source Part	LED.Normal
Value	LED

	A
	<b>+</b> SCHEMATIC1 : PAGE1
Color	Default
Designator	
Graphic	HEADER 2.Normal
ID	
Implementation	
Implementation Path	
Implementation Type	<none>
Location X-Coordinate	500
Location Y-Coordinate	310
Name	INS26
Part Reference	J1
PCB Footprint	MHDR1X2
Power Pins Visible	<input type="checkbox"/>
Primitive	DEFAULT
Reference	J1
Source Library	C:\CADENCE\SPB_16. ....
Source Package	HEADER 2
Source Part	HEADER 2.Normal
Value	HEADER 2

## 기술 변경 명령

변경

































활성	행동	영향 대상		영향 문서
	Add Components(3)			
<input checked="" type="checkbox"/>	Add	 D1	To	 orcad_altium_interconnect.PcbDoc
<input checked="" type="checkbox"/>	Add	 J1	To	 orcad_altium_interconnect.PcbDoc
<input checked="" type="checkbox"/>	Add	 R1	To	 orcad_altium_interconnect.PcbDoc
	Add Nets(3)			
<input checked="" type="checkbox"/>	Add	 GND	To	 orcad_altium_interconnect.PcbDoc
<input checked="" type="checkbox"/>	Add	 NetD1_2	To	 orcad_altium_interconnect.PcbDoc
<input checked="" type="checkbox"/>	Add	 VCC	To	 orcad_altium_interconnect.PcbDoc
	Add Component Classes(1)			
<input checked="" type="checkbox"/>	Add	 PAGE1	To	 orcad_altium_interconnect.PcbDoc
	Add Rooms(1)			
<input checked="" type="checkbox"/>	Add	 Room PAGE1 (Scope=InComponentClass('PAC To		 orcad_altium_interconnect.PcbDoc

변경 검증

변경 실행


변경 보고서 (R)...

☐ 오류만 표시

				상태	
영향 대상		영향 문서	검사	마침	
 D1	To	 orcad_altium_interconnect.PcbDoc			
 J1	To	 orcad_altium_interconnect.PcbDoc			
 R1	To	 orcad_altium_interconnect.PcbDoc			
 GND	To	 orcad_altium_interconnect.PcbDoc			
 NetD1_2	To	 orcad_altium_interconnect.PcbDoc			
 VCC	To	 orcad_altium_interconnect.PcbDoc			
 PAGE1	To	 orcad_altium_interconnect.PcbDoc			
 Room PAGE1 (Scope=InComponentClass('PAC To		 orcad_altium_interconnect.PcbDoc			

변경 보고서 (R)...

☐ 오류만 표시



## 설정 (S)

이름 (N)

## 스텝

스텝 X (X)



PCB 보기의 스텝 X 설정...

스텝 Y (Y)

PCB 보기의 스텝 Y 설정...

델타 X로 스텝 X 설정 ...

델타 Y로 스텝 Y 설정 ...

델타로 양 스텝 설정 ...

## 표시


미세


거침

증가

글로벌 보드 격자는 사용자 정의 영역에 대한 기본 격자입니다. 이 격자보다 낮은 우선 순위를 가지며 원점은 항상 보드 원점입니다.

확인





O 를 누르고 D 를 누른다.

## PCB 보기 환경설정 선택

이름	종류
Altium Standard 2D	2D simple
Altium Transparent 2D	2D simple
Altium 3D Black	3D
Altium 3D Blue	3D
Altium 3D Brown	3D
Altium 3D Color By Layer	3D
Altium 3D Dk Green	3D
Altium 3D Lt Green	3D

## 경로

C:\Users\apple\AppData\Roaming\Altium\Altium Designer  
{99048BDB-6637-467D-8426-53F7AAC6C039}\View  
Configurations\Altium Standard 2D.config\_2dsimple

[폴더 탐색 ...](#)

## 설명

Altium Standard 2D

## 동작

[새로운 보기 환경설정 생성 ...](#)

[이전 환경설정 불러오기](#)

## 기판 레이어 및 색상 표시 / 숨김 보기 옵션 투명도

<b>원호 (A)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>채움 (L)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>패드 (P)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>다각형 (G)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김
<b>치수 (M)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>문자 (S)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>선 (I)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>비아 (V)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김
<b>좌표 (Q)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>로트 (R)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>영역 (E)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김	<b>3차원 몸체 (B)</b> <input checked="" type="radio"/> 전체 <input type="radio"/> 외곽 <input type="radio"/> 숨김

☒ 임베디드 기판 배열 표시 (Y)

☒ Show Design Views

모두 전체 (F)

모두 외곽 (D)

모두 숨김 (H)


에서/으로 설정...

이전 전체 (I)

이전 외곽 (N)

이전 토글 (W)





유사 객체 찾기



**Kind**


Object Kind	Track	Same
-------------	-------	------

**Object Specific**


Layer	Top Layer	Same
Net	No Net	Any
Keepout	<input type="checkbox"/>	Any
Solder Mask Expan	0mm	Any
Solder Mask Expan	None	Any
Paste Mask Expans	0mm	Any
Paste Mask Expans	None	Any


**Graphical**


X1	0mm	Any
Y1	30mm	Any
X2	30mm	Any
Y2	30mm	Any
Width	0.2mm	Any
Locked	<input type="checkbox"/>	Any
Selected	<input checked="" type="checkbox"/>	Any





TI\_VIBRATOR.PrjPcb#worcad\_altium\_interconnect.PcbDoc \* - MULTI\_VIBRATOR.PrjPcb. Not signed in.









..II\_VIBRATOR.PrjPcbWorcad\_altium\_interconnect.PcbDoc \* - MULTI\_VIBRATOR.PrjPcb. Not signed in.

치 (P) 설계 (D) 톨 (T) 자동 배선 (A) 보고서 (R) Window 도움말 (H)

Update Schematics in MULTI\_VIBRATOR.PrjPcb

Import Changes From MULTI\_VIBRATOR.PrjPcb

규칙 (R)...

규칙 마법사 (W)...

기판 모양 (S)

네트 목록 (N)

xSignals

레이어 스택 관리자 (K)...

기판 레이어 및 색상 (L)...

레이어 설정 관리 (I)

룸 (M)

클래스 (C)...

부품 찾기 (B)...

라이브러리 추가/삭제 (L)...

PCB 라이브러리 만들기 (P)

통합 라이브러리 제작 (A)


기판 옵션 (O)...

[No Variations]

cad\_altium\_interconnect.PcbDoc \* (5)

D1





이름	순위	활성	형식	범주	조사 범위
Clearance	1	<input checked="" type="checkbox"/>	Clearance	Electrical	All - All
ShortCircuit	1	<input checked="" type="checkbox"/>	Short-Circuit	Electrical	All - All
UnpouredPolygon	1	<input checked="" type="checkbox"/>	Modified Polygon	Electrical	All
UnRoutedNet	1	<input checked="" type="checkbox"/>	Un-Routed Net	Electrical	All

새로운 규칙

규칙 삭제...

규칙 복사

보고서...

규칙 마법사 (B)...

우선권 (P)...

Create Default Rules

확인

- Design Rules
  - Electrical
    - Clearance
      - Clearance
    - Short-Circuit
    - Un-Routed Net
    - Un-Connected Pin
    - Modified Polygon
  - Routing
    - Width
      - Width
    - Routing Topology
    - Routing Priority
    - Routing Layers
    - Routing Corners
    - Routing Via Style
      - Routing Vias
    - Fanout Control
    - Differential Pairs Routing
  - SMT
  - Mask
  - Plane
  - Testpoint
  - Manufacturing
    - Minimum Annular Ring
    - Acute Angle
    - Hole Size
    - Layer Pairs

이름

Clearance

주석

### Where The First Object Matches

All

### Where The Second Object Matches

All

### Constraints

Different Nets Only



	Arc	Track	SMD Pad
Arc	0.254		

[illegible][illegible]

## Design Rules

### Electrical

#### Clearance

##### Clearance\*

#### Short-Circuit

#### Un-Routed Net

#### Un-Connected Pin

#### Modified Polygon

### Routing

#### Width

##### Width

#### Routing Topology

#### Routing Priority

#### Routing Layers

#### Routing Corners

#### Routing Via Style

##### Routing Vias

#### Fanout Control

#### Differential Pairs Routing

### SMT

#### Mask

#### Plane

#### Testpoint

### Manufacturing

#### Minimum Annular Ring

#### Acute Angle

#### Hole Size

이름

Width

주석


고유 인식 번호

TFCK

### Where The Object Matches

All


### Constraints





- ☒ 배선/원호의 최대/최소 두께가 지정된 경우
- ☐ 물리적으로 연결된 구리의 최대/최소 두께 (예: 호, 채움, 패드 및 비아)
- ☐ 구동 특성 임피던스 폭
- ☒ 레이어 스택의 레이어만

레이어 속성			레이어 스택 참조		절단
최소 폭	우선 크기	최대 폭	이름	색인	
0.254mm	0.254mm	0.254mm	Top Layer	32	Red
0.254mm	0.254mm	0.254mm	Bottom Layer	33	Blue

## Constraints



- ☒ 배선/원호의 최대/최소 두께 개별 검사
- ☐ 물리적으로 연결된 구리의 최대/최소 두께 검사 (호, 채움, 패드 및 비아)
- ☐ 구동 특성 임피던스 폭
- ☒ 레이어 스택의 레이어만

이어 속성			레이어 스택 참조		절대 레이어	
최소 폭	우선 크기	최대 폭	이름	색인		이름
0.254mm	0.381mm	0.762mm	Top Layer	32		TopLayer
0.254mm	0.381mm	0.762mm	Bottom Layer	33		BottomLayer

In Rules

Electrical

- Clearance
  - Clearance
- Short-Circuit
- Un-Routed Net
- Un-Connected Pin
- Modified Polygon

Routing

- Width
  - Width
- Routing Topology
- Routing Priority
- Routing Layers
  - RoutingLayers**
- Routing Corners
- Routing Via Style
  - RoutingVias
- Fanout Control
- Differential Pairs Routing

SMT

Manufacturing

이름

RoutingLayers

주석

Where The Object Matches

All

Constraints

레이어 활성

레이어

배선 허가

Top Layer



Bottom Layer



Electrical

Clearance

Clearance

Short-Circuit

Un-Routed Net

Un-Connected Pin

Modified Polygon

Routing

Width

Width

Routing Topology

Routing Priority

Routing Layers

Routing Layers

Routing Corners

Routing Via Style

Routing Vias\*

Fanout Control

Differential Pairs Routing

MT

Task

이름

RoutingVias

주석

이

### Where The Object Matches

All



### Constraints


Min/Max preferred

비아 지름

최소 22mil

최대 50mil

우선 26mil



비아 홀 크기

최소 16mil

최대 28mil

우선 18mil

## Design Rules

### Electrical

- [-] Clearance
  - [-] Clearance
- [+] Short-Circuit
- [+] Un-Routed Net
- [-] Un-Connected Pin
- [+] Modified Polygon

### Routing

- [-] Width
  - [-] Width
- [+] Routing Topology
- [+] Routing Priority
- [-] Routing Layers
  - [-] RoutingLayers
- [+] Routing Corners
- [-] Routing Via Style
  - [-] RoutingVias
- [+] Fanout Control
- [+] Differential Pairs Routing

### SMT

#### Mask

- [-] Solder Mask Expansion
  - [+] SolderMaskExpansion
- [+] Paste Mask Expansion

#### Plane

이름 SolderMaskExpansion

주석

고유 인식 번호 CXPBYQD

### Where The Object Matches

All

### Constraints



Expansion top: 4mil

Expansion bottom: 4mil

☐ Solder Mask From The Hole Edge



## Design Rules

### Electrical

### Routing

### SMT

### Mask

#### Solder Mask Expansion

SolderMaskExpansion

#### Paste Mask Expansion

### Plane

#### Power Plane Connect Style

#### Power Plane Clearance

#### Polygon Connect Style

PolygonConnect

### Testpoint

### Manufacturing

#### Minimum Annular Ring

#### Acute Angle

#### Hole Size

#### Layer Pairs

#### Hole To Hole Clearance

#### Minimum Solder Mask Sliver

MinimumSolderMaskSliver

#### Silk To Solder Mask Clearance

SilkToSolderMaskClearance

#### Silk To Silk Clearance

#### Net Antennae

#### Board Outline Clearance

### High Speed

이름 PolygonConnect

주석

고

## Where The First Object Matches

All

## Where The Second Object Matches

All

## Constraints

연결 모양

Relief Connect

날개

○ 2

● 4


90 Angle



공극 간격  
10mil

날개 폭

0.254mm



nap: 0.203mm

D1



A schematic diagram of a PCB layout on a dark grid. A diode symbol, labeled 'D1', is on the left. A red trace starts from the top of the diode, goes right, then down, then right again to a circular pad. This pad is connected to a vertical resistor symbol, labeled 'R1'. The resistor has two circular pads. The bottom pad of the resistor is connected to a red trace that goes down, then left, then down again to a junction box labeled 'J1'. The junction box contains two circular pads. A yellow trace connects the bottom circular pad of the diode to the left circular pad of the junction box. A green dashed line runs vertically along the left edge of the grid. A red 'X' is located at the bottom left corner of the grid.

R1


J1


netlist error: netlist view from top left: not signed in.

고서 (R) Window 도움말 (H)

ard 2L [No Variations]

atic Document (3) o 비아 배치 m\_interconnect.PcbDoc\* (5) Text Document






홀 크기 (H) 0.508mm

지름

1.016mm

Tolerance  
+ N/A  
- N/A위치 (L) X (X)mm  
Y (Y)mm

## Via Template

Template v102h51

Library &lt;Local&gt;

Unlink

## 지름

☒ 단순 (S)☐ 앞-중간-뒤 (D)☐ 전체 스택 (E)

## Properties

Drill Pair Top Layer - Bottom Layer

Net GND

Locked ☐

## 테스트 포인트 설정

앞 뒤

제조 자료 ☐ ☐조립 자료 ☐ ☐

## 솔더 마스크 확장

☒ 규칙 값으로 확장☐ 지정값으로 확장

Top : 0.102mm


Bottom : 0.102mm

☐ Solder Mask From The Hole Edge☐ 앞면 솔더 마스크 가림☐ 뒷면 솔더 마스크 가림

Drill Pairs

확인

취소



ATOR.PrjPcbWorcad\_altium\_interconnect.PcbDoc \* - MULTI\_VIBRATOR.PrjPcb. Not sign

설계 (D) 톨 (T) 자동 배선 (A) 보고서 (R) Window 도움말 (H)

설계 규칙 검사 (D)... [No V

오류 마크 초기화 (M) altium\_interconnec

위배 찾기 Shift+V

객체 찾기 Shift+X

Manage 3D Bodies for Components on Board...

격자 관리자

가이드 관리자

다각형 푸어 (G) ▶

플랜 분할 (S) ▶

부품 배치 (L) ▶

3차원 몸체 배치 (B) ▶

배선 제거 (U) ▶

배선 밀집도 맵 (Y)

설계 참조 다시 넣기 (N)...

Signal Integrity...

PCB 라이브러리에서 갱신 (L)...

FPGA 신호 관리자 (F)...



## Report Options

## Rules To Check

Electrical

Routing

SMT

Testpoint

Manufacturing

High Speed

Placement

Signal Integrity

## DRC 보고서 옵션

☒ 보고서 파일 생성 (F)☒ 위배 생성 (I)☒ 보조 넷 세부 사항 (N)☒ 카퍼 쇼트 검사☒ SMT 패드위 홀 보고서 (D)☒ 다중 레이어의 0 홀 보고서 (M)멈춤 (E)  개의 위배 찾을 때

## 플랜 분할 DRC 보고서 옵션

☒ 플랜 절단 보고☒ 다음보다 큰 고립 지역 보고☒ 다음보다 작은 단열 패드 고립 보고

가능한 카퍼

노트: 보고서 파일을 생성하려면 PCB 문서를 먼저 저장해야 합니다.


빠른 처리를 위하여 규칙 검사 항목은 필요한 항목만 활성화하세요. 노트: 옵션은 해당 규칙이 정의되었을 때 활성화 됩니다.

실시간 DRC는 사용자 작업의 설계 규칙 위배를 검사합니다. 설계 규칙 대화 상자에서 포함하는 설계 규칙은 특정 규칙 형식에 대한 시험을 할 수 있습니다.

설계 규칙 검사 실행 (R)...

확인

취소



배치 (P) 설계 (D) 틀 (I) 자동 배선 (A) 보고서 (R) Window 도움말 (H)

중심 원호 (A)

모서리 원호 (E)

임의각 원호 (N)

전체 원 (U)

채움 (F)

영역 채움 (R)

부품 몸체 (B)

선 (L)

텍스트 (S)

패드 (P)

비아 (V)

능동 배선 (I)

능동 차동 쌍 배선 (I)

능동 다중 배선 (M)

부품 (C)...

좌표 (O)

치수 (D)

작업 가이드 (W)

임베디드 기판 배열 (M)

Design View

드릴 표 (I)

Layer Stack Table

Object From File

다각형 푸어 (G)...

Altium Standard 2019

(3) Schematic Document (3) orcad\_altium\_interconnect

D1





그림 외곽 꼭지점

채움 모드

☒ 면 (카퍼 영역)☐ 빛금 (선/원호)☐ 없음 (테두리만)

다음 이하 조각 제거

1.613

(sq. mms) 영역내



원호 이격

원호에서 이격 거리

0.013mm

카퍼 좁은 구간 제거

다음보다 작을 때

0.127mm



속성

이름

Bottom Layer-No Net

☐ Auto Naming

레이어

Bottom Layer

최소 초본 길이

0.076mm

초본 잠금



잠금



실시간 위배 무시



네트 옵션

네트로 연결

GND


Pour Over Same Net Polygons Only


떨어진 카퍼 제거




확인

취소












\\ATOR.PrjPcb\Worcad\_altium\_interconnect.PcbDoc - MULTI\_VIBRA\\ATOR.PrjPcb. Not signed in.



## Report Options

## Rules To Check



## DRC 보고서 옵션

☒ 보고서 파일 생성 (E)☒ 위배 생성 (I)☒ 보조 넷 세부 사항 (N)☒ 카퍼 쇼트 검사☒ SMT 패드위 홀 보고서 (D)☒ 다중 레이어의 0 홀 보고서 (M)멈춤 (E)  개의 위배 찾을 때

## 플랜 분할 DRC 보고서 옵션

☒ 플랜 절단 보고☒ 다음보다 큰 고립 지역 보고☒ 다음보다 작은 단열 패드 고립 보고

가능한 카퍼

노트: 보고서 파일을 생성하려면 PCB 문서를 먼저 저장해야 합니다.

빠른 처리를 위하여 규칙 검사 항목은 필요한 항목만 활성화하세요. 노트: 옵션은 해당 규칙이 정의되었을 때 활성화 됩니다.

실시간 DRC는 사용자 작업의 설계 규칙 위배를 검사합니다. 설계 규칙 대화 상자에서 포함하는 설계 규칙은 특정 규칙 형식에 대한 시험을 할 수 있습니다.

설계 규칙 검사 실행 (R)...

확인

취소



## Verification Report

2018-08-24

ⲁⲗⲉⲛ 6:24:58

00:00:01

C:\altium pcb\Imported MULTI VIBRATOR.PrjPcb\orcad altium interconnect.PcbDoc

### Warning

### Rule V

## Messages

Class	Document	Source	Message	Time	Date	No.

15. <http://www.fishbase.org>

t (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All)

Connect Rule(Relief Connect )(Expansion=0.508mm) (Conductor Width=0.254mm) (Air Gap=0.254mm) (Entries=4) (All)

Constraint (Gap=0.254mm) (All),(All)

Count

**Total 0**

Count

0

0

0

0

0

0

0

0

1