Xilinx Zynq FPGA, TI DSP, MCU 기반의 프로그래밍 및 회로 설계 전문가 과정

학생 : 김시윤

04 진행상황 및 문제점 김시윤- FPGA Device Driver

#### Device Driver 란?

운영체제 내에서 응용프로그램 과 제어하고자 하는 장치를 연결해주는 프로그램.

리눅스 운영체제에서 디바이스(장치)도 파일로 인식한다. 즉 제어하고자 하는 장치 파일의 메모리주소로 접근하여 값을 읽고 쓰는 것이 디바이스 드라이버다.


Vivado에서 설계한 디바이스를 BitStream 하여 Export 하면 장치 정보가 담긴 bit 파일을 설정한 경로에 생성하게 된다. 이 생성된 장치를 페타리눅스 Config 시 읽어오고 Device-Tree 를 작성하여 파일을 생성하여 파일을 제어하면 장치가 제어된다.

### Device Driver 란?

```
#include <stdio.h>
#include <stdlib.h>
#include <unistd.h>
#include <sys/mman.h>
#include <fcntl.h>
#define PWM_MAP_SIZE 0x10000
#define PWM DATA OFFSET
                            0x00
#define PWM TRI OFFSET
                             0x04
int num=0;
int main(int argc, char *argv[])
  int fd,i;
  char *uiod:
  void *ptr;
  printf("PWM UIO Test₩n");
  fd = open("/dev/uio0", O RDWR);
  ptr = mmap(NULL, PWM MAP SIZE, PROT READ)
        PROT WRITE, MAP SHARED, fd, 0);
```

```
while(1)
     if(num == 2000000)
        num = 0;
                                  Write
     else
        num = num + 1000:
  *((unsigned *)(ptr + PWM_TRI_OFFSET))=0;
  *((unsigned *)(ptr + PWM_DATA_OFFSET))=num;
     for(i = 0; i < 30000; i++);
  printf("device driver TEST\n\r");
munmap(ptr, PWM MAP SIZE);
return 0:
```

## FPGA PWM



#### FPGA PWM

```
// Add user logic here
reg [31:0] counter = 0;
always @(posedge S AXI ACLK) begin
if(counter < PWM COUNTER MAX -1)
         counter <= counter +1;
else
         counter <= 0;
end
assign PWM0 = slv_req0 < counter ? 1'b0 : 1'b1;
// User logic ends
```


PWM\_COUNTER\_MAX = 2000000 이다.(주기설정)

S\_AXI\_ACLK(100MHz) 클릭이 들어올 때 마다 카 운터 레지스터의 값을 1씩 증가시킨다.


밑에 assign 문에서 slv\_reg0 보다 카운터가 크면 0이 출력 카운터가 작으면 1이 출력되는 로직.

여기서 slv\_reg0은 zybo 내부 레지스터로 우리는 이 레지스터 값을 읽고 쓴다.

PWM 모듈에서 이 레지스터는 듀티 가 된다.



# FPGA eCAP



#### FPGA eCAP

```
// Add user logic here
always @(posedge S_AXI_ACLK) begin
if(pwm_sig == 1 && past_pwm_sig ==0) begin
               rising edge flag = rising edge flag + 4'd1;
              if(rising edge flag == 4'd1) begin
                              cap1<=counter;
               end
               else if(rising edge flag == 4'd2) begin
                              cap3<=counter;
                              duty e \le cap2 - cap1;
                              duty <= duty e;
               if(cap3 > cap1) begin
                              period e <= cap3 - cap1;
               end
               else if(cap1 > cap3) begin
                              period e <= cap1 - cap3;
               end
```

```
2'h0 : reg_data_out <= period;
2'h1 : reg_data_out <= duty;
레지스터에 값을 넣어준다. 이제 이 레지스터를 읽으면
캡쳐한 듀티값과 주기값을 알 수 있다.
```

### 03 진행상황 문제점

#### FPGA eCAP

period = 1999825 duty = 999913

ECAP TEST period = 1999825 duty = 999913

```
ECAP TEST
period = 1999825
duty = 999913
ECAP TEST
period = 1999825
duty = 999913
ECAP_TEST
period = 1999825
duty = 999913
ECAP_TEST
period = 1999825
duty = 999913
ECAP TEST
period = 1999825
duty = 999913
ECAP TEST
period = 1999825
dutu = 999913
ECAP_TEST
```


MCU eTPWM 을 활성화 시킨다. Period 20ms **Duty 50%** 

FPGA V15 를 eCAP 입력핀으로 사용하였다. MCU pwm <-> ZYBO V15 MCU GND <-> ZYBO GND 핀은 위와 같이 물려준다.

그리고 Putty 를 실행하면 다음과 같은 동작을 한다.

Zyng 프로세서를 100MHz 로 설정하였으므로 주기 20ms(50Hz)를 카운트 하면 2000000 이 나와야하고 duty 50% 를 카운트 하면 1000000 이 나와야 하지만 MCU에서 나오는 period 는 약간의 오차가 있다.

## FPGA eCAP+PWM



### 03 진행상황 문제점

#### FPGA eCAP+PWM

```
pwm : 188800, period = 2000000, duty = 186201
pwm : 188900, period = 2000000, duty = 186201
pwm : 189000, period = 2000000, duty = 186201
pwm : 189100, period = 2000000, duty = 186201
pwm : 189200, period = 2000000, duty = 186201
pwm : 189300, period = 2000000, duty = 186201
pwm : 189400, period = 2000000, duty = 186201
pwm : 189500, period = 2000000, duty = 186201
pwm : 189600, period = 2000000, duty = 186201
pwm : 189700, period = 2000000, duty = 186201
pwm : 189800, period = 2000000, duty = 186201
pwm : 189900, period = 2000000, duty = 186201
pwm : 190000, period = 2000000, duty = 186201
pwm : 190100, period = 2000000, duty = 186201
pwm : 190200, period = 2000000, duty = 186201
pwm : 190300, period = 2000000, duty = 186201
pwm : 190400, period = 2000000, duty = 186201
pwm : 190500, period = 2000000, duty = 186201
pwm : 190600, period = 2000000, duty = 186201
pwm : 190700, period = 2000000, duty = 186201
pwm : 190800, period = 2000000, duty = 186201
pwm : 190900, period = 2000000, duty = 186201
pwm : 191000, period = 2000000, duty = 186201
pwm : 191100, period = 2000000, duty = 186201
pwm : 191200, period = 2000000, duty = 186201
pwm : 191300, period = 2000000, duty = 186201
pwm : 191400, period = 2000000, duty = 186201
pwm : 191500, period = 2000000, duty = 186201
pwm : 191600, period = 2000000, duty = 186201
pwm : 191700, period = 2000000, duty = 186201
pwm : 191800, period = 2000000, duty = 186201
pwm : 191900, period = 2000000, duty = 186201
```

위의 두개를 합쳐 디바이스 드라이버를 생성하여 실행시켜주면 이와 같이 동작한.

소스코드에 딜레이가 있기때문에 캡쳐는 pwm 의 이전 듀티를 캡쳐한다.

## 03 진행상황 문제점

문제점 및 개선사항.

PWM 디바이스 드라이버 작성 시 printf 가 없으면 동작하지 않는 현상. -아직 정확한 이유는 파악 못함.

eCAP 디바이스 드라이버 제작시 레지스터 주소 접근에 대한 어려움.

- void\* 타입일 때 는 +4, int \* 타입일 때는 +1
- Int \* 일때 +1 하면 4바이트가 증가하기 때문.

eCAP + PWM 디바이스 드라이버 제작시 uio0 과 uio1의 순서가 주소 높은게 0 주소 낮은게 1로 생기는 현상.

-디버깅을 통해 알애냄.

라사합니다. "