TI DSP, MCU, Xilinx Zynq FPGA 프로그래밍 전문가 과정

회로도, 시뮬레이션, PCB 디자인 – 라이브러리 사용


2018.09.01


강사 - Innova Lee(이상훈) gcccompil3r@gmail.com

학생 – 안상재 sangjae2015@naver.com

- 1. 회로도 작성
- 2. 시뮬레이션
- 3. PCB Design


- *한글화*






1. 회로도 작성


- *프로젝트 생성*






PCB Project 생성

Schematic 생성





PCB Project 안에 Schematic Document 가 생성된 모습



"test" 이름으로 저장

- 라이브러리를 사용한 회로도 작성






Designator : 부품명


Comment : PCB Design을 하기 위한 부품의 값

Value : 시뮬레이션을 하기 위한 부품의 값





- -> PCB Design을 할 때에는 value에 값을 넣지 말고, Comment에 값을 써준다.
- -> 시뮬레이션을 할 때에는 Comment에 값을 넣지 말고, Value 에 값을 써준다.

2. 시뮬레이션 하기





시뮬레이션을 하기 위해서는 Simulation Source를 사용해야 한다! Header 2를 Simulation Source의 전원 부품으로 변경해야 한다!







- 부품 번호 매기기 (Annotate Schematic)






모든 설계 참조 체크 후, 변경 확인 클릭






- 부품 값 기입

=Value 를 선택하고 Visible칸에 채크해준다.



- Net Label 기입



다른 건 몰라도 GND 라벨이 없으면 시뮬레이션 설정을 못함.


-> 에러 메시지가 뜸


* 주의할 점

-> Net Label 을 기입할 때 반드시 해당 wire에 맟춰서 클릭을 해야한다.




Use Transient Defaults 를 체크 해제하면 Time Setup을 수정할 수 있다.







- 시뮬레이션 결과





3. PCB Design




다시 Header 2로 부품을 바꾸어 준다.























- -> PCB 기판 마법사를 완료하면 화면의 좌측에 Projects 탭에 Free Documents 아래에 PcbDoc 문서가 생성된다.
- -> 회로도와 PCB를 연동을 시켜야 하기 때문에 두 파일이 같은 프로젝트 아래에 위치해야 한다.
- -> 저장을 해준다.


- 화면 분할

반드시 문서가 2개 이상이 열려있어야 분할이 가능함




- Update PCB

-> 회로도에서 PCB로 이동하는 과정




변경 검증 클릭 후 변경 실행 클릭




오류만 표시를 클릭 했을 때, 오류가 없으면 아무것도 나오지 않는다.


* 주의할 점

-> 회로도에서 PCB로 이동하는 과정은 Project Compile을 했을 경우 Error가 없는 상태에서 작업이 진행되어야 한다.






Message 창에 에러가 뜨지 않는다.



- 기판 옵션



Projects\test\test.PcbDoc - test.PrjPCB. Not 설계 (D) 툴 (T) 자동 배선 (A) 보고서 Update Schematics in test.PrjPCB Import Changes From test.PrjPCB 규칙 (R)... 규칙 마법사 (W)... 기판 모양 (S) 네트 목록 (<u>N</u>) <u>x</u>Signals 레이어 스택 관리자 (K)... 기판 레이어 및 색상 (L)... 레이어 설정 관리 ① 룸 (M) 클래스 (C)... 부품 찾기 (B)... 라이브러리 추가/삭제 (L)... PCB 라이브러리 만들기 (P) 통합 라이브러리 제작 (A)


기판 옵션 (<u>O</u>)...

PcbDoc 문서에 회로도에서 사용한 부품이 올라옴


* 단위

- Metric: mm

- Imperial : mil



전체적인 레이어 콘트롤







클릭 후 TAB 키 누르면 속성창 나옴

Land 크기 및 모양 설정

- PCB에 대한 기본 설정



- * PCB 환경 선택하기
- 커서 형식 : Large 90
- 이전 버전 열기 보고서 비활성
- 새로운 버전 열기 보고서 비활성
- => PCB 작업 시 필요함!





- * PCB 환경 선택하기
- 배선 중복 해결
- 장애물 무시
- 능동 배선 옵션
- 자동 배선 종료 V
- 능동배선 폭/비아 크기 소스
- 선폭모드 : Rule Preferred
- 비아 크기 모드 : Rule Preferred


=> PCB 작업 시 필요함!

- Layer 스택 관리자


단축키 : D + K








- Top Layer 클릭하고 Add Layer 클릭 => Signal Layer 1 생성
- Signal Layer1을 클릭하고 Add Layer 클릭 => Signal Layer 2 생성




- Signal Layer1 클릭하고 Add Internal Plane 클릭 => Internal Plane 1 생성
- Internal Plane 1 클릭하고 Add Internal Plane 클릭 => Internal Plane 2 생성


- Design Rules 설정


Projects\test\test.PcbDoc * - test.PrjPCB. Not






- 12V Net와 GND Net를 설정






12V Net 규칙 표기



GND Net 규칙 표기

- Clearance Setting



Electrical AssemblyTestpoint **Under Comp** sembly Testpoint Style Testpoir All ⊕ Souting **AssemblyTestPointUsage sembly Testpoint Usage Testpoir All Testpoint - O ± -- ■ SMT FabricationTestpoint brication Testpoint Style Under Comp Testpoir All *FabricationTestPointUsage F brication Testpoint Usage Testpoir All Testpoint - O + Blane ⊟... ***** Testpoint Fabrication Testpoint Usage Assembly Testpoint Style ... 🏏 Assembly Testpoint Assembly Testpoint Usage ----- Assembly Test Point Usage ±
-
▼ Manufacturing High Speed ± Signal Integrity 규칙 삭제... 규칙 복사 보고서... 새로운 규칙 적용 규칙 마법사 (R)... 우선권 (P)... Create Default Rules 확인 취소

? ×

속성


범주 조사 범위

₩ PCB 규칙 및 조건 편집기 [mm]

🖃 📴 Design Rules

홀과 wire사이의 이격거리


TestPoint는 사용하지 않기 때문에 에러 체크를 빼줌





Hole Size 설정

- 부품 변경

부품 중에 C1, C2 가 너무 크게 보임. PCB 상에서 바꿔서 회로에 적용시킴.









RAD-0.3 -> RAD-0.1

C2도 동일하게 진행




각각의 Net를 더블 클릭해서 색상을 바꿔줌 => 각각의 Net를 구별해서 라우팅 하기 위함!

- 부품 배치



- 자동 배선





est\test.PcbDoc - test.PrjPCB. Not signed in.

모두 (A)...

네트 (N)


÷ >: Ծ

자동 배선 (A) 보고서 (R) Window 도

Route 작업한 것을 일단 모두 지움

자동 배선


정지 ① 초기화





Route All


- PCB 오류검사

UIDA TITLAN











규칙 비활성화 또는 규칙 수정으로 오류 해결

·Projects\test\test\test.PcbDoc - test.PrjPCB. Not




설계 (D) 툴 (T) 자동 배선 (A) 보고서 Update Schematics in test.PrjPCB Import Changes From test.PrjPCB 규칙 (R)... 규칙 마법사 (W). 기판 모양 (S) 네트 목록 (N) <u>x</u>Signals 레이어 스택 관리자 (K)... 기판 레이어 및 색상 (L)... 레이어 설정 관리 ① 룸 (M) 클래스 (C)... □ 부품 찾기 (B)... 라이브러리 추가/삭제 (L)... PCB 라이브러리 만들기 (P) 통합 라이브러리 제작 (A) 기판 옵션 (O)..

- Output Job File



IPC-2581




이름 데이터 소스 출력 설명 ■ [Add New Netlist Output] E Generates pick and place files test.PcbDoc Generates pick and place files 🖃 급 Fabricati Report Board Stack [Add Negler | Box | B Composite Drill Guide ▶ Drill Drawings ∄ [Acd Ne Gerber Files [PCB Document] test.PcbDoc


자삽 데이터 생성

NC Drill Files (드릴 가공 데이터 생성)

데이터 소스 출력 설명 ☐ [Add New Netlist Output] ☐ [Add New Documentation Output] Generates pick and place files Generates pick and place files ☐ [Add New Assembly Output] Gerber Files test.PcbDoc Gerber Files Report Board Stack [Add New Report Output] Composite Drill Guide Drill Drawings ☐ [Add New Validation Output] Gerber Files Gerber X2 Files IPC-2581 NC Drill Files [PCB Document] test.PcbDoc Power-Plane Set


Gerber Files (각 레이어 필름 제작)






해당하는 Job File에서 마우스 우측 버튼의 환경설정으로 옵션을 선택

Bill Of Materials(부품 리스트 생성)




출력할 항목


- 거버 설정



Layers To Plot		^	Mechanical Layers(s) to Add to All Plots	
Extension	Layer Name 인쇄 반전		레이어 이름	인쇄
— GTO	Top Overlay		— Mechanical 1	
— GTP	Top Paste		— Mechanical 2	
— GTS	Top Solder		— Mechanical 3	
— GTL	Top Layer		— Mechanical 4	
− G1	Signal Layer 1		— Mechanical 5	
— GP1	Internal Plane 1		— Mechanical 6	
− GP2	Internal Plane 2		— Mechanical 7	
− G2	Signal Layer 2		— Mechanical 8	
− GBL	Bottom Layer		— Mechanical 9	
— GBS	Bottom Solder		— Mechanical 10	
— GBP	Bottom Paste		— Mechanical 11	
− GBO	Bottom Overlay		— Mechanical 12	
— GМ1	Mechanical 1		— Mechanical 13	
− GM2	Mechanical 2		— Mechanical 14	
— GМ3	Mechanical 3		— Mechanical 15	
− GM4	Mechanical 4		— Mechanical 16	
— GM5	Mechanical 5			
— GM6	Mechanical 6			
— GM7	Mechanical 7			




- NC 드릴 설정




- Bill of Materials 설정

회로도에서 Comment 에 입력한 이름




- Output Job File 출력하기


출력 파일이 실행되는 순서



- Output Job File 출력하기



- 데이터 출력





- Output Job File 확인하기

