

AD8302 型相位差测量系统的设计

郑 珍, 王 海, 周 渭, 张云华

(西安电子科技大学 信息处理研究所, 陕西 西安 710071)

摘 要 传统的相位差测量仪需要采用多片中小规模集成电路, 不仅电路复杂, 测量相位差的精度不高, 而且适用的频率范围窄, 因此在实际应用中存在着不足之处。本文介绍了用于 RF/IF 幅度和相位测量的芯片 AD8302、一种高速异步 FIFO 芯片 SN74ACT7808 和高速 A/D 芯片 TLC5540 的性能特性, 并利用 MCU 及上述芯片设计了一种新型的相位差测量系统, 给出了该测量系统的接口电路, 并阐述了它的实现原理。

关键词 相位差; AD8302; SN74ACT7808; TLC5540

中图分类号 TN43

1 引 言

在实际工作中, 经常会遇到需要检测两个信号之间的相位差, 这也是研究网络相频特性中不可缺少的重要方面。在某些领域, 精确地测量两个信号之间的相位差, 具有很重要的意义。例如在电工仪表、同步检测的数据处理以及电工实验中, 常常需要测量两列同频信号的相位差。当电力系统中电网并网合闸时, 要求两电网的电信号之间的相位相同, 这就需要精确测量两列工频信号的相位差。但传统的相位测量仪存在很多缺陷, 如其工作的频段窄, 只能测量低频或中频信号, 测量的精度也不高。因此迫切需要提出一种电路简单、测量精度高的新型的测量相位差的方法。

本文设计了一种基于 AD8302 的新型相位差测量系统, 可精确测量两个独立的射频 (RF)、中频 (IF) 或低频信号的相位差, 相位测量精度高, 被测信号的频率可以高达 2.7GHz, 它能对无线设备进行综合测试、校准、测量和控制, 可广泛用于全球移动通信系统、码分多址、宽带码分多址、时分多址移动电话、个人通讯业务及宽带基础设施网络等领域。

2 芯片介绍

2.1 AD8302 的功能特性及其测量原理

AD8302 是美国 ADI 公司于 2001 年推出的用于 RF/IF 幅度和相位测量的首款单片集成电路, 它

能同时测量从低频到 2.7GHz 频率范围内两输入信号之间的幅度比和相位差。该器件将精密匹配的两个对数检波器集成在一块芯片上, 因而可将误差源及相关温度漂移减小到最低限度。该器件在进行幅度测量时, 其动态范围可扩展到 60dB, 而相位测量范围则可达 180 度。

AD8302 的主要功能特性有:

a. 可在低频到 2.7GHz 频率范围内测量两个输入信号的增益 (亦称幅度比) 和相位差; AD8302 不仅能测量放大器、混频器等电路的增益和相位差, 而且特别适合对无线基站及测试设备进行检测;

b. 测量增益时两个输入信号的动态范围为 $\pm 30\text{dB}$, 输出电平的灵敏度为 30mV/dB , 误差小于 0.5dB 。对应于 -30dB 的输出电压为 30mV , 对应于 $+30\text{dB}$ 的输出电压为 1.8V 。输出电流为 8mA , 转换速率为 $25\text{V}/\mu\text{s}$;

c. 精确幅度测量比例系数为 30mV/dB ;

d. 精确典型值小于 0.5dB ;

AD8302 测量相位差的范围是 $0^\circ \sim 180^\circ$, 所对应的输出电压范围为 $0 \sim 1.8\text{V}$, 输出电压灵敏度为 $10\text{mV}/(^{\circ})$, 测量误差小于 0.5° 。当相位差 $\Delta\phi = 0^\circ$ 时, 输出电压为 1.8V ; 当 $\Delta\phi = 180^\circ$ 时, 输出电压为 30mV , 输出电流为 8mA 。相位输出时的转换速率为 30MHz , 响应时间为 $40\text{ns} \sim 500\text{ns}$ (视被测相位差而定);

e. 精确相位测量比例系数为 $10\text{mV}/(^{\circ})$;

f. 精确典型值小于 1° ;

收稿日期: 2005-07-11

g. 该器件在操作时,具有测量、控制和电平比较三种工作方式;

h. 带有稳定的 1.8V 基准电压偏置输出;

i. 视频带宽响应为 30MHz;

j. 采用 2.7V~5.5V 单电源工作;

k. 采用小型 14 引脚 TSSOP 封装。

l. AD8302 的内部结构主要包括两个精密匹配的解调式宽带对数放大器,一个乘法器型的宽带相位检测器,三个加法器(Σ),一组输出放大器,偏置电路和基准电压缓冲器。输入信号可以是单端信号,也可以是差分信号。

AD8302 能精确测量两个信号之间的幅度和相位差,是利用对数放大器具有对数压缩功能的原理,通过精密匹配的两个宽带对数检波器来实现对两输入通道的幅度和相位差测量,其幅度和相位差测量方程式如下:

$$U_{\text{mag}} = U_{\text{slp}} \lg(U_{\text{ina}}/U_{\text{inb}})$$

$$U_{\text{phs}} = U_{\phi} [\phi(U_{\text{ina}}) - \phi(U_{\text{inb}})]$$

式中, U_{ina} 和 U_{inb} 分别为两路输入电压, U_{mag} 为增益输出电压, U_{slp} 为增益斜坡电压。 U_{ϕ} 表相位差斜坡电压,单位是 $\text{mV}/(^{\circ})$; ϕ 为每个信号的相位,单位是度。




图 1 AD8302 的相位差测量电路

在我们研究的测量系统中用到的是 AD8302 的相位测量模式,当增益输出端 (U_{mag}) 和相位差输出端 (U_{phs}) 分别与反馈端 MSET、PSET 直接相连时,就进入测量模式并工作在默认的斜率和中心点上。其电路原理见图 1 所示,此时相位差灵敏度 $K_{\phi} = 10\text{mV}/(^{\circ})$ 。




图 2 AD8302 在测量模式下的相位差响应特性曲线

AD8302 在测量模式下的相位差的理想响应特性曲线如图 2 所示。AD8302 在测量时具有 180° 的相位差范围。该相位差范围既可以是 $0^{\circ} \sim 180^{\circ}$ (以 90° 为中心),也可以是 $0^{\circ} \sim 180^{\circ}$ (以 -90° 为中心)。根据 AD8302 的相位差响应特性曲线在 $0^{\circ} \sim 180^{\circ}$ 和在 $0^{\circ} \sim 180^{\circ}$ 时的斜率不同,即可判定两个被测信号的相位差为正或者为负。

2.2 高速 A/D 芯片 TLC5540 的性能简介

TLC5540 模数转换芯片是 TI 公司的 8 位 A/D 转换器,是一款高速、低功耗且内部带有采样保持器的 A/D 转换器,它的最高转换速率可以达到 40MHz。

TLC5540 可以使用内部参考电压,也可以使用外部参考电压。当使用外部参考电压时,REFB 接参考电压的最低电压,REFT 接参考电压的最高电压,需要注意的是 REFB 与 REFT 的电压差不能大于 4V,并且 REFT 不能高于 VDD(芯片的电源);

当使用内部参考电压时, REFBS 接地, REFTS 接 VDDA (模拟信号电源)。TLC5540 的使用方法非常简单, 它的数据采集时序是当 CLK 为高电平时转换数据, 当 CLK 为低电平时输出有效数据, 一个时钟周期转换一次。当要从 A/D 中读取数据时, 只要 \overline{OE} 保持低电平即可, 当 \overline{OE} 为高电平时 D1~D8 为高阻态。

2.3 FIFO 芯片 SN74ACT7808 性能介绍

SN74ACT7808 是 2048 字节 \times 9 位可以实现先进先出异步读写操作的双端口存储器。它提供“空”(EMPTY)、“满”(FULL)、“半慢”(HF)以及可编程的“几乎空与几乎满”(AF/AE)等状态标志。它允许多片 FIFO 级联, 可以在字节宽度和容量深度两方面进行扩展。SN74ACT7808 的引脚及其功能可参考其器件介绍。FIFO 是一种新型的基于队列存储方式的存储器, 读写操作会自动访问存储器中连续的存储单元。从 FIFO 中读出的数据顺序与写入的顺序相同, 地址的顺序在内部已经预先定义好了。对 FIFO 的读写操作只由读写信号控制, 不需要另外的地址信息。这使得 FIFO 的控制电路变得十分简单: 读数据时只要 OE 保持为高电平同时使

UNCK 产生一个上升沿; 写数据只要 LDCK 产生一个上升沿即可。SN74ACT7808 采用 9 位数据宽度, 第 9 位可以根据用户需要做控制位或奇偶校验位用。TI 公司生产的 SN74ACT7808 的存取速度可以达到 15ns。

3 相位差测量系统的系统结构及工作原理

3.1 AD8302 实现的相位差测量系统的硬件设计

本系统主要由相位差测量芯片 AD8302, 高速 A/D 芯片 TLC5540, 高速异步 FIFO 芯片 SN74ACT7808, MCU, 液晶显示模块等几大部分组成。在此相位差测量系统中我们利用 MCU 及高速 A/D 芯片 TLC5540 与 FIFO 芯片 SN74ACT7808 设计了一个高速不连续采样的数据采集系统, 并且利用高速 A/D 与 FIFO 设计一个电路使数据的采集与存储自动地保持同步, 这样就突破了速度瓶颈, 在数据处理部分我们采用廉价、使用方便的单片机 AT89C51, 并且可把采集到的数据传给计算机进行其他有用的运算, 在本实验中利用相位差测量算法进行数据的处理并把结果送入液晶显示模块直接显示出被测相位差, 整个硬件电路的设计原理如图 3 所示。




图 3 该相位差测量系统的电路框图

现介绍该测量系统的工作原理和局部控制过程: 将需要测量的信号 U_{ina} 及其参考信号 U_{inb} 分别送至相位差测量芯片 AD8302 的 A 通道、B 通道,

在实验中所用的参考信号和测试信号均为任意信号发生器产生, 测试信号的相位偏移是通过任意信号发生器编程来实现的。AD8302 将输出相位差信

号 U_{phs} , 并把 U_{phs} 信号送入高速数据采集系统进行数据的采集与处理, 由于是高速数据采集, 单片机相对 A/D 来说速度远远不够, 所以需要设计一个电路让数据采集与存储自动完成。在采样期间, 单片机可以做自己的数据工作和其它工作。采样结束后, 再由单片机对采集来的数据进行处理, 并由相位差测量算法完成最终的相位差测量, 最后送入 LCD 直接显示出被测相位差。完成后, 又继续采样, 如此反复进行。

单片机的 P1.0 脚通过与门与外部 CLK 时钟相连, 这样单片机就可以控制 A/D 的采样。当 P1.0 脚为低电平时 A/D 的 CLK 没有脉冲, 采样停止。由 A/D 的数据采集时序与 FIFO 的数据存储时序可知, 将 A/D 的 CLK 和 $\overline{\text{OE}}$ 连接在一起, 再通过一个反向器与 FIFO 的 LDCK 连在一起, 这样, 数据的采集与数据保存到 FIFO 中就保持了严格的同步, 不需要单片机来控制。当 FIFO 保存的数据几乎满后给单片机一个中断信号, 单片机接到中断信号后置 P1.0 为低电平停止采样, 然后把数据从 FIFO 中读出。因为单片机的 $\overline{\text{WR}}$ 经反向器后接到 FIFO 的 UNCK, P2.7 接到 FIFO 的 $\overline{\text{OE}}$, 这样从 FIFO 中读数据就像读外部 RAM 一样, 它的有效地址只要保持 P2.7 引脚为高电平即可 (如 FFFFH)。数据处理完毕后把数据送入液晶显示模块进行显示紧接着采样, 如此反复。

3.2 软件设计

如图 3 所示, 本系统的软件主要有相位差数据采集模块, 数据处理模块和 LCD 液晶显示模块三部分组成。其程序流程如图 4 所示。在对相位差数据处理过程中, 为了提高整个系统的相位差测量精度, 软件算法上作了一些改进。例如为滤除干扰信号, 软件程序中对取样信号即 AD8302 的相位输出信号首先进行判别, 并且应用数字滤波等多项数字信号处理技术, 达到了减小偶然误差的影响。

4 实验结果

表 1 为本相位差测量系统在实验中测得的相位差数据表, 这些数据是经过软件上做些修正后的相位差测量算法得到的。实验结果证明了简单的硬件电路即可实现对任意两个信号的相位差进行测量,

并且测量相位差的精度小于 0.5° 。由于实验条件的限制, 我们只能测量信号频率在 300MHz 以下的的数据。实际上本相位差测量系统最高测量频率仅受限于输入信号部分印刷电路板 (PCB) 的高频特性, 即 A、B 通道的 PCB 决定了最高测量频率。由于电子元器件的选择、PCB 布局布线和 PCB 的制板工艺的限制, 本相位差测量系统最高测量频率为 400MHz。在绝大多数应用中, 400MHz 的最高频率可以满足正常测量要求。更高的测量频率需要采用特殊的电子元器件, 并且对 PCB 进行特殊处理, 本系统主要应用于脉冲反射发电缆障碍测试仪中, 不要求大于 300MHz 微波频段信号的相位差测量, 所以出于成本方面的考虑, 本系统没有进行特殊设计。




图 4 系统软件流程框图

5 结束语

利用本文介绍的AD8302研制出的相位差测量系统已经成功地应用于便携式脉冲反射发电缆障碍测试仪中, 并取得良好的效果。本系统可靠性高, 成本低, 电路简单, 并且测量精度小于 0.5° 。随着对此技术的进一步深入研究, 会发现其应用面越来越广泛, 并将取得越来越多的应用成果。例如, 对

表 1 相位差测量数据

测 量 实 际 值	f/MHz	0.1	1	5	10	20	55	85	100	150	200	250	300
	值												
相 位 差	45°	45.3	44.8	44.7	45.4	44.6	45.2	44.8	44.6	45.4	44.6	44.8	45.3
	80°	79.7	79.8	79.6	80.4	79.8	79.8	80.3	79.6	79.8	79.7	79.8	80.2
	88°	87.8	87.6	88.1	87.7	88.3	87.7	87.6	87.7	87.8	87.7	88.2	88.3
	95°	95.1	94.7	94.8	95.2	95.3	94.8	94.6	94.8	95.2	94.8	94.7	95.3
	107°	106.7	107.1	106.6	107.2	106.8	106.7	106.6	106.7	106.6	107.3	106.8	107.3
	118°	117.8	117.7	117.6	118.2	117.6	117.7	118.2	117.7	117.8	117.6	117.8	118.3
	135°	134.6	135.4	134.8	135.2	134.8	134.6	134.7	134.8	134.7	135.4	134.6	135.3
	150°	149.7	149.8	150.1	149.6	149.7	149.6	149.7	149.8	149.8	149.6	150.2	149.7
	180°	179.8	179.7	179.7	179.6	179.8	179.6	179.7	179.8	179.6	179.7	179.8	179.6

本系统的硬件电路和软件稍加改进就可以同时测量两输入信号的幅度比。将图3所示电路中AD8302的 U_{mag} 和 U_{phs} ，通过一个2选1电子开关接到TLC5540的ANALOG IN。AT89C51单线连接电子开关的控制端，由软件控制 U_{mag} 和 U_{phs} 分时采集，通过分时数据处理可以分别得到相位差和幅度比。

参考文献

1 AD8302 Data sheet Analog Devices 2001.

2 SN74ACT7808 Data sheet Texas Instruments.

3 TLC5540 Data sheet Texas Instruments.

4 沙占友. 智能传感器系统设计与应用. 北京: 电子工业出版社, 2004.

作者简介

郑珍(1979 -),女,硕士,主要从事时间频率测控技术等研究。

The Design of a System for Measuring the Phase Difference Based on AD8302

Zheng Zhen, Wang Hai, Zhou Wei, Zhang Yunhua

(Research Insititute of Signal and Data Processing, Xidian Univeristy, Xi' an 710071, China)

Abstract In the traditional phase difference measuring instrument, multi-chip middle or small integrated circuits are used, so that the circuits are complex, phase difference measurement is not precise, and the instrument can apply only to a narrow range of frequencies. This paper introduces the characteristics of RF/IF gain and phase detector AD8302, a high A/D chip TLC5540 and a high speed asynchronous FIFO chip SN74ACT7808. It also designs a new system for measuring the phase difference based on AD8302 with the systematic interface circuit provided and its realization principle explained.

Keywords Phase difference; AD8302; SN74ACT7808; TLC5540