

基于 D 触发器锁存抑制进位 信号超前的设计

陈永杰

(浙江华之建筑设计有限公司,浙江宁波 315040)

摘 要:针对时序逻辑电路设计中进位信号同步处理问题 提出了基于 D 触发器锁存抑制进位信号超前的设计方法,实现了进位信号与输入脉冲同步。通过Proteus 软件仿真 验证了设计方法的有效性 将提高电气智能化控制的实时性和安全性。



陈永杰(1990—),男, 从事建筑电气设计 工作。

关键词: 时序逻辑电路; 进位信号; D 触发器; 智能化控制

中图分类号: TP 332.1 文献标志码: A 文章编号: 1674-8417(2013)11-0017-03

0 引言

时序逻辑电路的设计 要求 I/O 对应 进位信号与输入脉冲同步。然而 在通常的设计中 时序逻辑电路的设计进位信号与输入脉冲信号不同步 即进位信号提前于输入脉冲信号。本文就此进行改进设计 提出了基于 D 触发器锁存抑制进位信号超前的设计 实现了进位信号与输入脉冲同步。

1 一般时序逻辑电路设计方法

假设要求设计3位二进制异步加法计数器, 其状态图如图1所示。




图 1 3 位二进制加法计数器状态图

根据通常的设计方法 ,选择 JK 触发器作时序图 ,并选择时钟信号。

$$\begin{cases}
CP_0 = CP \\
CP_1 = Q_0 \\
CP_2 = Q_1
\end{cases}$$
(1)

因此求得输出方程和状态方程为

$$C = Q_2^{\ n} Q_1^{\ n} Q_0^{\ n} \tag{2}$$

$$\begin{cases} Q_0^{n+1} = \overline{Q}_0^n \\ Q_1^{n+1} = \overline{Q}_1^n \\ Q_2^{n+1} = \overline{Q}_2^n \end{cases}$$
 (3)

三式分别为 $CP \setminus Q_0 \setminus Q_1$ 下降沿时刻有效 M 其驱动方程为

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = 1 \\ J_2 = K_2 = 1 \end{cases}$$
 (4)

用 Proteus 画出《数字电子技术基础简明教程》(下文简称教程) 中相应的逻辑电路图 ,如图 2 所示。




图 2 3 位二进制加法计数器

上述解题方法中进位信号处理不够准确 ,即

• 17 •



进位信号与输入脉冲不同步。为方便说明,对一个计数循环的脉冲进行时序标号,即 $1 \ 2 \ \cdots \ 8$ 。根据教程的状态图和逻辑电路图可知,当第一个输入脉冲到来,产生的是第二个进位信号, $C = Q_2^n Q_1^n Q_0^n = 0$;当第七个输入脉冲到来,此时, $C = Q_2^n Q_1^n Q_0^n = 1$,无需第八个脉冲就产生进位信号,而此时的 C 不应该有进位标志,而是在第八个输入脉冲到来之时才有进位标志。上述方法的进位标志与输入脉冲不同步,在时序分析中出错。

2 基于 D 触发器锁存抑制进位信号超前 的设计

为明显区别新的设计,不同部分用圆圈注出 状态图如图 3 所示。




图 3 位二进制加法计数器状态图(改进后)

与通常的做法相似,选择 JK 触发器,求出时钟方程、输出方程和状态方程如下:

$$C \xrightarrow{CP} Q_2^n Q_1^n Q_0^n$$

$$\begin{cases} Q_0^{n+1} = \overline{Q_0}^n \\ Q_1^{n+1} = \overline{Q_1}^n \\ Q_2^{n+1} = \overline{Q_2}^n \end{cases}$$

$$(5)$$

三式分别为 $CP \, {}_{\scriptstyle \circ} Q_{\scriptstyle \circ} \, {}_{\scriptstyle \circ} \,$

$$\begin{cases}
J_0 = K_0 = 1 \\
J_1 = K_1 = 1 \\
J_2 = K_2 = 1
\end{cases}$$
(7)

只有当输入脉冲到来,才能产生高位的进位标志,对应输出此次的进位信号,即当第一个脉冲信号到来,对应的产生本次的进位信号 $C = Q_2^n Q_1^n Q_0^n = 0$; 当第七个脉冲到来,对应的 $C = Q_2^n Q_1^n Q_0^n = 0$ 而只有当第八个脉冲信号触发时, $C = Q_2^n Q_1^n Q_0^n = 1$ 。

设计逻辑电路如图 4 所示。




图 4 3 位二进制异步加法计数器(改进后)

逻辑电路图将 $Q_1^{"}Q_0^{"}$ 与 $Q_2^{"}$ 分别用 D0 和 D1 两个 D 触发器锁存 ,它们的 CLK 用 CP4 输入脉冲 ,如图 5 所示 ,以达到进位信号与输入脉冲 CP 同步 符合时序分析。




图 5 3 位二进制异步加法计数器的相关时序图

3 结 语

本文基于 3 位二进制异步加法计数器案例,提出了采用 D 触发器锁存,实现 *CP* 与进位信号 *C* 对应同步的计数器方法。该方法优化了时序逻辑电路的设计,具有重要的实际应用意义,可以改进数字电路时序逻辑设计的部分教学,适用于数字逻辑智能化控制的设计,主要应用在照明夜景的时序控制、景观喷泉的时序控制、交通灯的时序控制、消防实时性集中控制等系统,可做到时序控制无偏差,提高电气智能化控制的实时性和安全性。



[1] 余孟尝. 数字电子技术基础简明教程 [M]. 北京:

• 18 •

·研究与探讨。



高等教育出版社 1998.

- [2] 吴训威 陈豪. 基于触发行为的 J、K 激励函数的最小化技术 [J]. 浙江大学学报: 理学版,2004,31(2): 163-166.
- [3] 阎石. 数字电子技术基础 [M]. 北京: 高等教育出版社 1998.
- [4] 任骏原 涨凤云. 电子线路专题研究[M]. 成都: 西南交通大学出版社 1995.
- [5] 宋灵贵 徐月华 陈偕雄. 能自启动的移位型计数器的新设计 [J]. 浙江大学学报: 理学版,2000,27 (6):612-616.
- [6] 腾香·基于次态卡诺图的移位寄存器型计数器的自启动设计[J].浙江大学学报:理学版,2011,38(4):419-423.

收稿日期: 2013-10-30

Design of Latched Carry Signal Ahead Based on D Flip-flop

CHEN Yongjie

(Zhejiang Huazhi Architecture Design Co., Ltd., Ningbo 315040, China)

Abstract: For the synchronization of carry signal in temporal logic circuits, the design of latching and inhibiting carry signal ahead based on the D flipk-flop was put forward, which made the synchronization of carry signal and input pulse. This method has been proved by proteus simulation. It will improve the real-time and safety of electrical intelligent control.

Key words: temporal logic circuits; carry signal; D flip-flop; intelligent control

(上接第3页)



[1] GB 50054-2011 低压配电设计规范[S].

[2] 04DX101-4 建筑电气常用数据[G].

收稿日期: 2013-10-30

The Influence of Lighting System Terminal Circuit Length on Power Distribution Performance

ZHANG Xinyue

(Ningbo Architectural Design and Research Institute Co., Ltd., Ningbo 315012, China)

Abstract: The effect of the terminal circuit length on the sensitivity of terminal protection circuit breaker, circuit thermal stability and circuit voltage reduction within the lighting power distribution system was discussed. With relative calculation and analysis, this article proposed that the lighting power distribution system should satisfy the requirements and suggestions of the three targets mentioned above. It is beneficial to improve the quality of electrical design.

 $Key\ words:\ lighting\ system;\ short\text{-}circuit\ current;\ sensitivity;\ thermal\ stability;\ voltage\ reduction$

专业 权威可靠 引导趋势 发行 渠道优越 覆盖面广应用 深入实践 贴近市场 服务 专业细致 客户至上