

SHANGHAI UNIVERSITY

2022-2023 学年夏季学期 课程报告 《计算机硬件综合大型作业报告》

小组序号: 3-1

项目名称:数字电子钟

指导老师: 张云华

组员学号姓名:

 组长: 21121764 王健宇

 组员 21121675 崔庆饶

 21121638 冯获粤东

 21121629 方李荣

 21121647 方雨丽

计算机工程与科学学院 报告日期 2023 年 7 月 5 日

目录

| 1. 实践项目的要求和意义 | 3 |
|----------------------|----|
| 1.1 实践项目的要求 | 3 |
| 1.2 实践项目的意义 | 3 |
| 2. 实践项目原理 | 4 |
| 2.1 项目设计思路 | 4 |
| 2.2 项目使用到元件的原理 | 4 |
| 2.2.1 74LS192 | 4 |
| 2.2.2 74LS193 | 6 |
| 2.2.3 D 触发器 | 6 |
| 2.2.4 74LS194 | 7 |
| 3. 实践项目的设计 | 8 |
| 3.1 开机显示功能设计 | 8 |
| 3.2 时间显示功能设计 | 9 |
| 3.3 时间设定功能设计 | 10 |
| 3.4 复位设定功能设计 | 11 |
| 3.5 倒计时设定功能设计 | 12 |
| 3.6 定时设定功能与倒计时完毕功能设计 | 12 |
| 4.实践项目调试过程 | 13 |
| 4.1 开机显示功能 | 13 |
| 4.2 时间显示功能 | 14 |
| 4.3 时间设定功能 | 15 |
| 4.4 复位设定功能 | 16 |
| 4.5 倒计时设定功能 | 16 |
| 4.6 定时设定功能与倒计时完毕功能 | 16 |
| 5.实践项目不足与优化 | 17 |
| 5.1 不足 | 17 |
| 5.2 优化 | 17 |
| 6.小结 | 18 |
| 7.大型作业的心得与收获 | 18 |
| 7.1 王健宇 | 18 |

计算机硬件综合大型作业

| 7.2 | 崔庆饶 | 19 |
|-----|------|----|
| 7.3 | 冯获粤东 | 21 |
| 7.4 | 方李荣 | 22 |
| 7.5 | 方雨丽 | 23 |

1. 实践项目的要求和意义

1.1 实践项目的要求

本项目为利用 Quartus II 和 FPGA 实验开发板设计一个数字电子钟,要求具有以下功能:

- (1) 能够显示时、分、秒,时间以24小时为一个周期;
- (2) 时间设定功能;
- (3) 复位设定功能;
- (4) 定时设定功能(即闹钟功能)当时间到达设定时间用灯闪烁 10 秒提示;
- (5) 开机显示功能(即开机显示888888、777777、……、111111、000000);
- (6) 倒计时设定功能, 当时间倒计时结束用灯闪烁 10 秒提示;

1.2 实践项目的意义

数字钟是一个将"时","分","秒"显示出来的计时装置。它的计时周期为 24 小时,显示满刻度为 23 时 59 分 59 秒。一个基本的数字钟电路主要由秒信号发生器、"时、分、秒、"计数器、译码器及显示器组成 ,还有校时功能、闹钟功能和倒计时功能。由于采用纯数字硬件设计制作,与传统的机械表相比,它具有走时准,显示直观,无机械传动装置等特点。

设计数字电子钟可以让我们熟悉数字钟的原理和功能,掌握计数器、译码器和显示器的功能和原理,并且有助于我们了解时序电路和逻辑电路的功能与应用。采用 Quartus II 和 FPGA 开发板有助于我们了解硬件实现原理和实现过程,对提高硬件认识和培养硬件设计能力有很大的帮助。同时,作为计算机专业的学生,未来有非常大的可能需要与其他人一起协同开发和维护项目,因此完成一个五人合作的实践项目也很好地锻炼了同学们的合作意识与协同合作能力。

2. 实践项目原理

2.1 项目设计思路

Quartus II 是一种可编程逻辑器件(FPGA)的设计和开发软件,而 FPGA 则是一种可编程的硬件平台。FPGA 是一种可以通过编程来实现不同逻辑功能的硬件器件。FPGA 内部包含大量的可编程逻辑单元(如逻辑门、触发器等),以及可编程的内部连接网络。通过使用Quartus II 软件,可以将逻辑电路设计转换为 FPGA 中的可编程逻辑资源,从而实现电子钟的功能。

根据数字电子钟的设计思路,将其分为八个单元电路: 秒脉冲电路、计时电路、译码电路、显示电路、调时调分调秒控制电路、定时到时灯闪烁电路、倒计时到时灯闪烁电路和清零控制电路。其具体连接关系见原理方框图,如图 1 所示:




图 1 原理方框图

由原理方框图可以看出,在整个数字电子钟的电路中,计时电路是主体,它不仅是显示电路的基础,还要与其他电路来配合实现相应的功能。

2.2 项目使用到元件的原理

2. 2. 1 74LS192

74LS192 是同步十进制可逆计数器,这种芯片多数以 BCD 码为主。74LS192 的功能如下:

(1) 异步清零。当 CLR=1 时异步清零,它为高电平有效。

- (2) 异步置数。当 CLR=0 时(异步清零无效)、LD=0 时异步置数。
- (3) 加法计数。当 CLR=0,LD=1 (异步置数无效) 且减法时钟脉冲 CPD=1 时,则在加法时钟脉冲 CPu 上升沿作用下,计数器按照 8421BCD 码进行递增计数: 0000~1001。
- (4) 减法计数。当 CLR=0, LD=1 且加法时钟脉冲 CPu=1 时,则在减法时钟脉冲 CPu 上升沿作用下,计数器按照 8421BCD 码进行递增计数: 1001~0000。
- (5) 数据保持。当 CLR=0,LD=1,且 CPu=1,CPD=1 时,计数器输出状态保持不变。 其引脚图如图 2 所示,功能表如图 3 所示:




图 2 74LS192 引脚图

| 输入 | | | | | | | | | | | | |
|-----|----|-----|-----------|----|----|----|----|------|--------|------|------|------------------|
| 清零 | 置数 | | 减法 数据输入时钟 | | | Q3 | Q2 | Q1 | Q0 | 功能 | | |
| CLR | LD | CPD | CPU | D3 | D2 | D1 | D0 | | | | | |
| 1 | × | × | × | × | × | × | × | 0 | O | O | 0 | 异步置数 |
| 0 | 0 | × | × | D3 | D2 | D1 | D0 | D3 | D2 | D1 | D0 | 异步置数 |
| 0 | 1 | × | 1 | × | × | × | × | 递增84 | I21BCD | 码 | | 递 增 计 数 |
| 0 | 1 | 1 | × | × | × | × | × | 递减84 | I21BCD | 码 | | 递 减 计 数 |
| 0 | 1 | 1 | 1 | × | × | × | × | Q3^n | Q2^n | Q1^n | Q0^n | 保持不变 |

图 3 74LS192 功能表

2. 2. 2 74LS193

74Ls193 是四位二进制同步可逆计数器,可以实现实现清楚,预置,累加计数和累减计数的功能且可以构成模 16 计数器,构成脉冲分配器和序列发生器等逻辑器件,其引脚图如图 4 所示,功能表如图 5 所示:




图 4 74Ls193 引脚图

| | | | 输 | 入 | | | | | 输 | 出 | |
|-----|-----------------|----------------|-------|-------|-------|-----|--------|----------------|-------|----------------|------------------|
| CLR | \overline{LD} | D | С | В | Α | CPU | CP_D | Q_{D} | Qc | Q_{B} | $Q_{\mathbf{A}}$ |
| 1 | d | d | d | d | d | d | d | 0 | 0 | 0 | 0 |
| 0 | 0 | x ₃ | x_2 | x_1 | x_0 | d | d | x ₃ | x_2 | $\mathbf{x_1}$ | x_0 |
| 0 | 1 | d | d | d | d | 1 | 1 | | 累加 | 计数 | |
| 0 | 1 | d | d | d | d | 1 | 1 | | 累减 | 计数 | |

图 5 74Ls193 功能表

2.2.3 D触发器

D 触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路. 因此,D 触发器在数字系统和计算机中有着广泛的应用. 触发器具有两个稳定状态,即 0 和 1,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。D 触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种,前者在 CP(时钟脉冲)=1 时即可触发,后者多在 CP 的前沿(正跳变 0→1)触发. D 触发器的次态取决于触发前 D 端的状态,即次态=D。因此,它具有置 0、置 1 两种 功能。对于边沿 D 触发器,由于在 CP=1 期间电路具有维持阻塞作用,所以在 CP=1 期间,D 端的数据状态变化,不会影响触发器的输出状态。D 触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等等。其引脚图如图 6,功能表如图 7 所示:




图 6 D 触发器引脚图

| D | CLK | Q | QN |
|---|-------|--------|-------------|
| 0 | 时钟上升沿 | 0 | 1 |
| 1 | 时钟上升沿 | 1 | 0 |
| × | 0 | last Q | last QN |
| × | 1 | last Q | last QN [1] |

图 7 D 触发器功能表

其中,Quartus II 中的 D 触发器元件 DFF 有同步与异步置位功能: 当 CLRN = 0 时,Q = 0;当 CLRN = 1 时,异步复位信号 CLRN 无效,若此时 PRN = 0,异步置位信号有效,可以立即把输入端 D 的内容打入到输出端 Q,若此时 PRN = 1,异步置位信号无效,CLK = 1 时 Q = D,CLK = 0 时状态不变。波形图如下所示:





图 8 DFF 波形图

2. 2. 4 74LS194

74LS194 是一个 4 位双向移位寄存器,最高时钟脉冲为 36MHZ, 其逻辑符号及引脚排列 如图 9 所示:






图 9 74LS194

其中: D0~D1 为并行输入端; Q0~Q3 为并行输出端; SR—右移串引输入端; SL—左移串引输入端; S1、S0-操作模式控制端; -为直接无条件清零端; CP-为时钟脉冲输入端。74LS194 模式控制及状态输出如图 10 所示。

| CP | CR | \mathbb{S}_1 | S ₀ | 功能 | Q ₃ Q ₂ Q ₁ Q ₀ |
|----------|----|----------------|----------------|----|---|
| × | 0 | × | × | 清除 | <u>CR</u> =0S 时,Q₃Q₂Q₁Q₀=0000 |
| | | | | | 正常工作时, |
| | | | | | $Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$ |
| 1 | 1 | 1 | 1 | 送数 | 此时串行数据(S _R ,S _L)被禁止 |
| 1 | 1 | 0 | 0 | 右移 | $Q_3Q_2Q_1Q_0=D_{SR}Q_3Q_2Q_1$ |
| 1 | 1 | 1 | 0 | 左移 | $Q_3Q_2Q_1Q_0=Q_2Q_1Q_0D_{SL}$ |
| 1 | 1 | 0 | 0 | 保持 | $Q_3Q_2Q_1Q_0=Q_3^nQ_2^nQ_1^nQ_0^n$ |
| 1 | 1 | × | × | 保持 | $Q_3Q_2Q_1Q_0=Q_3^nQ_2^nQ_1^nQ_0^n$ |

图 10 74LS194 功能表

3. 实践项目的设计

3.1 开机显示功能设计

开机显示功能是在数字电子钟开关打开之后,数码管显示器从 888888 一直倒计时到 000000 的一个过程,我们采用四位二进制同步可逆计数器 74193 来实现该功能,开机显示功能模块原理图如图 11 所示:




图 11 开机显示模块原理图

由图可知,当输入端 init 为高电平时,该模块被激活,A、B、C、D 初始为 8,随着时钟信号在每次时钟上升沿减 1,当四个输出都降为 0 后,借位输出端口 BON 输出低电平信号,一条信号到输入端的与门将时钟信号截停,保持输出为 0,另一条信号到经过一个非门变为高电平信号输出为 finish,表示开机动画结束,此时电子钟其他功能激活。由于 Quartus II 要求一个输出端最多连 8 个器件,而本项目需要将 finish 信号送到时、分、秒共计 24 个输出端,因此将 finish 信号分为 6 个,分别表示激活时个位、时十位、分个位、分十位、秒个位、秒十位。

模块封装图 startmod 如图 12 所示:




图 12 startmod 模块封装图

3.2 时间显示功能设计

时间显示功能是数字电子钟的基本功能,在开机动画结束后自动激活(finish 信号为高电平时),从初始 00:00:00 随着时钟信号不断增加时间,其中分和秒需要逢 60 进 1,时则为逢 24 进 1,由于有时个位、时十位、分个位、分十位、秒个位、秒十位六个位置的数字需要显示,因此该功能主要通过 6 个 74192 元件相连实现。

首先,表示秒个位的 74192 元件的 UP 输入端连接时钟,随着时钟信号开始 10 进制计数,其进位信号 CON 输出到表示秒十位的 74192 元件的 UP 输入端,该元件接收到信号后计数加 1;而表示秒十位的 74192 元件需要实现逢 6 进 1,因此考虑运用 D 触发器,在接收到输出信号为 6 时,输出高电平至该元件的 CLR 输入端将该元件清零,并且输出高电平到表示分个位的 74192 元件的 UP 输入端,该元件接收到信号后计数加 1,直到进位后将进位信号 CON 输出到表示分十位的 74192 元件的 UP 输入端,以此类推,一直到时十位时,当输出信号为 2 并且时个位输出信号为 4 时,将改元件清零,实现循环的时间显示功能。





图 13、14 为秒十位逢 6 进 1 和时十位逢 2 进 1 的原理图,其他位置设计类似。





3.3 时间设定功能设计

时间设定功能是通过时个位、时十位、分个位、分十位、秒个位、秒十位六个位置共24 个输入将输入的时间同步到电子钟上,因此只需要在保证工程处于计时状态时,将输入连接 到时间显示功能所对应的 74192 元件的 A、B、C、D 输入端,而后通过输入端 timeset 来控 制该功能的运行,当 timeset 为高电平时,通过一个非门连接到秒个位的 LDN 输入端,此时 输入为低电平,因此时间显示功能暂停,并且通过与门与上述24个时间输入端相连,从而 将设定好的时间输入到电子钟上,而后将 timeset 重新置低电平后,时间输入端关闭,并且 LDN 输入端此时为高电平,时间显示功能继续运行,从而实现电子钟的时间设定并继续运行 的功能。

图 15 为时间设定功能的一部分,其他部分与图中部分类似。




图 15 时间设定功能原理图 (部分)

3.4 复位设定功能设计

复位设定功能要求将时间复位为 00:00:00, 而由元件原理可知, 74192 元件自带 CLR 输入端, 当 CLR 输入为高电平时, 会将元件复位为 0, 因此, 通过输入端 reset 连接时间显示功能所对应的各个 74192 元件的 CLK 输入端即可控制时间复位, 但考虑到复位的即时性以及其他模块的功能不冲突, 采用 D 触发器控制信号即时消除, 从而达到快速清 0 后在下一个时钟下降沿继续运行时间显示功能。

图 16 为复位设定功能的一部分,其他部分与图中部分类似。




图 16 复位设定功能原理图 (部分)

3.5 倒计时设定功能设计

倒计时功能要求按照设定好的时间进行倒计时,因此本功能的实现与时间显示功能类似,只不过本功能要求时间倒数,而由元件原理可知,74192元件具有输入端 DN,当 DN 输入为高电平时减 1,并有借位输出 BON。因此参考时间显示功能,重新通过 6 个 74192元件实现了时间倒数功能,通过输入端 countdown 控制该功能的运行,当 countdown 为低电平时,时间显示功能运行,当 countdown 为高电平时,阻断时间显示功能,将时间清零并开始倒计时功能,从 99:59:59 开始倒计时,随着时钟信号减少时间,秒个位的借位信号 BON 连接到秒十位的输入端 DN,秒十位的借位信号 BON 连接到分个位的输入端 DN,以此类推实现倒计时功能。而后通过 timeset_countdown 输入端(原理与 timeset 类似)将设定好的时间(通过与时间设定功能相同的 24 个输入端)同步到倒计时功能,完成倒计时的设定。

TOTAL STATE OF THE STATE OF THE

图 17 为倒计时设定功能的一部分,其他部分与图中部分类似。

图 17 倒计时设定功能原理图 (部分)

3.6 定时设定功能与倒计时完毕功能设计

定时设定功能要求在时间正常显示时,当时间与输入的时间相一致,亮灯 10 秒;倒 计时完毕功能要求在倒计时完成后(00:00:00),亮灯 10 秒。因此,根据元件原理,可以使用异或门和与门组成判断时间是否为 00:00:00 和输入时间的比较器,并运用 74192 和 74194 元件配合一个输出端 light 组成亮灯模块。同时,增加一个输入端 alarm 与比较器的与门相连,从而保证 alarm 为高电平时才开启定时设定功能。

图 18、19 为定时设定功能比较器与亮灯模块的部分原理图,倒计时完毕功能与之类

似,都连向同一个输出端 light。




图 18 定时设定功能原理图 (部分) (1)




图 19 定时设定功能原理图 (部分) (2)

4. 实践项目调试过程

4.1 开机显示功能

当 start 信号和时钟信号传入时,系统进行开机,显示从 888888 到 000000。其仿真波形和部分实验现象如图 20、21 所示:




图 20 startmod 仿真波形图




图 21 startmod 实验现象 (部分)

4.2 时间显示功能

当 start 信号为 1 且开机动画结束后,开始正常时间显示。其仿真波形和部分实验现象 如图 22、23 所示:

*注:可能是由于使用了D触发器实现逢 60 进 1 和逢 24 进 1 的操作,因此在 functional 波形仿真时无法正常进位,但在实验箱上实验和验收时进位正常。




图 22 时间显示波形仿真




图 23 时间显示实验现象

4.3 时间设定功能

当 timeset 为高电平时,输入时间同步到电子钟上,timeset 重新置回低电平后,继续时间显示。其仿真波形如图 24 所示




图 24 时间设定波形仿真

4.4 复位设定功能

当 reset 为高电平时,立即在下一个时钟下降沿前将时间复位为 00:00:00。其仿真波形如图 25 所示。




图 25 复位设定波形仿真

4.5 倒计时设定功能

当 countdown 为高电平时,开始倒计时功能,当 timeset_countdown 为高电平时,输入时间同步到电子钟上,重新置为低电平后,继续倒计时。其仿真波形如图 26 所示。




图 26 倒计时设定波形仿真

4.6 定时设定功能与倒计时完毕功能

当 alarm 为高电平时,只要时间显示与输入时间一致,亮灯 10 秒;当倒计时结束,亮

灯10秒。其波形仿真如图27、28所示。




图 27 定时设定波形仿真




图 28 倒计时完毕波形仿真

5. 实践项目不足与优化

5.1 不足

- 1. 本次实践项目在一些特定情况下可能产生冲突,从而导致部分功能无法实现。
- 2. 本次实践项目的输入时间端口过于冗余,没有考虑到实验箱的开关数量,导致对应接口不够。

5.2 优化

针对第二个不足,给出以下解决方案:

将时、分、秒的设定三位一体,只使用 8 个输入端设定时间,并将设定好的时间分批次 存到对应的时间显示位置,再添加 2 个输入端通过设定为 00/01/10 来选择输入时/分/秒, 从而将24个输入端简化为10个输入端,从而使时间调整更加便利且符合实际。

6. 小结

数字电子钟实践项目旨在利用 Quartus II 和 FPGA 开发板设计和开发一个功能完善的数字时钟。使用 Quartus II 作为开发工具,该软件提供了逻辑设计、综合、布局和时序分析等功能,方便了 FPGA 的开发和调试。我们成功实现了一个功能完善的数字电子钟。这个项目不仅帮助我们理解了数字电子钟的设计原理,还加强了对 Quartus II 和 FPGA 开发板的使用和应用。我们通过实践掌握了逻辑设计、综合、布局和时序分析等关键技能。同时,我们还提高了团队协作、问题解决和测试调试等方面的能力。通过这个项目,我们得到了宝贵的经验,并为将来的类似项目打下了坚实的基础。

7. 大型作业的心得与收获

7.1 王健宇

通过近一个月的计算机硬件大作业项目的设计与实现,我们共同完成了"数字电子钟"的设计。我经历了一个充实而宝贵的学习过程,从中获得了丰富的知识和宝贵的经验。这个项目不仅让我巩固了在大二一年学习的数字逻辑与计算机组成原理课程中掌握的硬件知识,而且进一步加深了对硬件方面知识的理解与深入。除了巩固已有的知识,我还通过网络学习到了一些新的可应用于实践的知识,这些新知识为我在项目设计与实施过程中提供了更多的选择与灵感。整个过程不仅丰富了我的专业知识储备,也提升了我的问题解决能力和创新能力。我相信这些宝贵的学习和经验将对我的未来学习和职业发展产生积极的影响。

对于我而言,硬件知识已经有些陌生,之前在数字逻辑课程中所学的知识还不足以支撑我们完成整个项目的设计。然而,正是通过这次计算机硬件的探索,我对硬件知识的理解更上了一层楼,让我能够从更高的视角去领略计算机硬件的神奇运作方式,为今后更深入的学习奠定坚实的基础。通过团队合作的点点滴滴,我们展示了对硬件的深入理解和创造力,这让我深感自豪与满足。

在本次的实践过程中,我深刻认识到实践的重要性,并发现了创新思维在项目设计中的 关键作用。理论知识虽然是建立我们的基础,但真正的能力需要通过实践来培养和提升。通 过亲身动手完成数字电子钟的设计,我对实践的重要性有了更深刻的理解。

这次完整项目的实现让我对课堂上学到的理论知识有了更深入的理解。在实践中,我能够将抽象的概念和理论应用到具体的设计过程中。通过使用 Quartus II 软件和 74193 计数器芯片,我能够更加熟练地操作硬件设备,并理解它们在数字电子钟中的作用。特别是对于时、分、秒的设置,我通过将 74193 芯片应用于时钟的低位和高位进行模 10 和模 6 计算,实现了时钟的准确显示。同时,我了解到当小时达到 24 时,需要将其清零,起到模 24 的作用。

这一过程中,我也意识到任何事情都不可能一蹴而就。项目的完成需要不断学习和研究。在 设计过程中,我们遇到了各种各样的问题,但我并不害怕。相反,我积极主动地进行搜索、 学习和模拟实践,以找到解决问题的方法。通过不断的尝试和探索,我们最终成功地克服了 各种困难,这让我更加坚定了追求知识和解决问题的信心。

总之,这次使用 Quartus II 软件设计数字电子钟的实践课程是一次非常有意义的经历,让我在实践中获得了丰富的知识和技能。通过实践,我深刻理解了理论与实践相结合的重要性,并为未来的学习和发展打下了坚实的基础。在这个过程中,我不断探索和创新,不断克服困难,这让我有了更加积极和开放的思维方式。同时,通过团队合作,我学到了与他人合作的重要性,并提高了我的团队意识和沟通能力。这些宝贵的经验将在我未来的学习和职业生涯中产生深远的影响。

7.2 崔庆饶

在夏季学期,我们的实践课是计算机硬件设计,我们组的项目是数字电子钟的设计。该项目需要熟练掌握 Quartus II 软件的使用和电路的设计方法,对于我们这种只上过一个学期的课程的人来说,还是比较具有挑战性的,我们从小出发,将项目功能细分实现,最终在进行组合,经过三周的努力,我们终于完成了这个项目。在这个过程中,我积累了很多宝贵的经验,也提升了自己的实践能力和团队合作能力。

在这次项目(数字电子钟)设计和实现中,我们将项目划分为五个个基础部分:开机显示、正常计时和复位、时间设定、倒计时和闹钟。在各个功能的实现上,我们组相对来说还

是比较复杂的,在设计时,正常计时和倒计时需要不同的计数器,一个是进位计数器而另一个是退位计数器,所以在实现时,不能共用设计需要分别设计两个不同的模块,这也给我们增加了任务的难度。在时钟正常计时功能中我们查询了许多相关的资料,最终决定采用74192 芯片来作为进位和退位计数器,74192 是一种可编程的 4 位二进制同步上升计数器。它具有四个计数器/分频器,可以按照不同的配置模式进行工作,包括二进制计数、BCD(二进制编码十进制)计数、二进制或 BCD 计数的自动重置等。这种多功能性使得 74192 非常适合在电子钟中使用,因为电子钟通常需要以不同的模式显示时间。

在项目的分模块设计完成后,接下来就是项目各个功能的相连,这也是一大难点,需要设计一个功能选择模块来进行功能的选择并且还要保证各个信号之间不会被干扰,在第一次的整合的时候,就遇到了许多的问题,比如:开机动画结束后正常计时模块并没有进入正常计时的模块,但也不能单纯加一个输入使能,这显然与实际不符,我们想到在开机动画模块中假如了一个新的输出,即:当开机动画结束后,该输出为高电平恰好能给正常计时模块一个使能信号,完美的解决了这个问题。但问题总是接踵而至,要么就是倒计时结束灯不闪烁,要么就是时间进位有问题。虽然我们遇到了许多的问题,但我们都有在交流和讨论解决的办法,最终也是完成了项目的设计。

在下载到 FPGA 板之后我们也遇到了困难,诸如实验箱时钟信号不稳定等,我们也意识到了我们一个重大的设计问题,那就是时间输入开关并没有设置转换的功能,所以导致时间设定开关不够,只能接在一起,幸好最终还是有惊无险的完成了验收,这一点缺陷就当做是对项目的改进了。这也提示了我们在之后的设计中,要充分考虑实用性和器件的允许范围,尽量做出最优化的设计。

在这个项目中,我觉得团队合作是非常重要的。仅仅依靠一个人的力量是远远不够的。如果不是及时交流和沟通,我们也不能解决遇到各种难题。通过有效的沟通和合作,我们能够有效的解决问题将项目推向成功。 其次,这个项目让我深刻理解了"坚持不懈"的重要性。在设计过程中,我们经常遇到各种技术难题和挑战。有时候,我们的设计无法正常工作,需要进行多次修改和调试。但是,通过不断的尝试和坚持,我们最终找到了解决问题的方法,并取得了成功。这个过程让我明白,只有坚持不懈地努力,才能克服各种困难,实现自己的目标。此外,这个项目也让我认识到了细节的重要性。在硬件设计中,一个小小的细节错误可能导致整个设计的失败。因此,我们必须对每一个细节都非常仔细地审查和检查。通过严谨的工作态度和细致入微的检查,我们能够及早发现和纠正问题,确保设计的正确性和稳定

性。

这个项目也让我意识到了沟通和表达的重要性。在团队合作中,良好的沟通能够避免误解和冲突,确保每个团队成员都明确任务和目标。此外,向他人清晰地表达自己的想法和意见,能够促进团队的合作和协调,有助于项目的顺利进行。

总的来说,参与这个计算机大型硬件设计项目是一次宝贵的经历。通过这个项目,我深刻体会到了团队合作的重要性,学会了坚持不懈、持续学习、注重细节以及有效沟通和表达的技巧。这些宝贵的心得体会将对我未来的学习和职业发展产生深远的影响。

7.3 冯获粤东

在本次数字电子钟的设计与实现实验中,我作为小组成员之一,承担了多个重要任务,包括设计思路的讨论、硬件实现和软件编程。同时,我还使用 Quartus II 软件进行了设计和仿真,并在实验箱的 FPGA 上进行了验证。

首先,我积极参与了设计思路的讨论。我们小组共同商讨了数字电子钟的基本功能,并 在集体讨论中明确了开机显示、复位、定时设定和时间设定等五个功能作为实现目标。我负 责与其他成员共同思考硬件和软件方面的实现方法,并提供了一些切实可行的建议。

其次,我负责了硬件实现的一部分工作。在硬件方面,我与其他成员一起连接了时钟模块、数码管显示模块和按键输入模块。我确保各个模块的连接正确并能够正常工作。此外,我还负责编写了相应的电路连接图,以确保硬件连接的准确性。

然后,我进行了 Quartus II 软件的使用。我熟悉了 Quartus II 软件的界面和功能。我 创建了相应的模块,并在仿真环境中验证了设计的正确性。通过仿真,我能够观察到时钟管 理、定时器设置和按键检测等功能的运行情况,并进行必要的调试和修正。

最后,我将设计好的电路文件下载到实验箱的 FPGA 上进行了验证。在验证过程中,我与其他成员一起测试了开机显示、复位、定时设定和时间设定等功能的正确性和稳定性。我们确保数字电子钟能够准确显示时间,并能够根据用户的操作进行相应的功能设定。

通过这次实验,我深入了解了数字电子钟的设计原理和实现方法。通过与小组成员的合作,我不仅学会了团队合作和沟通,还提升了硬件和软件方面的技能。Quartus II 软件的使用经验让我更加熟练地进行 FPGA 的设计和验证。我也意识到了一些可以改进的地方。在今后的实验中,我将更加注重对电路的调试和测试,以确保设计的正确性和稳定性。此外,

我还计划学习更多关于数字电子钟设计的知识,以进一步提升自己的技术水平。

通过参与数字电子钟的设计与实现实验,我不仅学到了许多理论知识,还获得了实践经验。 这次实验为我今后深入学习数字电子钟设计打下了良好的基础,也让我对电子电路设计和 FPGA应用有了更深入的了解。

7.4 方李荣

我们小组的实践项目是设计一个数字电子钟,通过使用 74193 计数器芯片以及其他相 关组件,实现时钟的显示、时间设定、复位设定、定时设定和倒计时设定等功能。在完成 项目的过程中,加深了我对计算机硬件的理解和应用。

在本次实践项目中,我学习到了如何使用 74193 计数器芯片来实现时钟的计时功能。通过对时钟的秒、分、时进行模 10 和模 6 计算,我们可以将时间显示在数字显示器上,并且能够实现小时的循环计数。这个过程中,我深入了解了计数器的工作原理和使用方法,学会了如何配置计数器的输入和输出,以及如何通过控制信号对计数器进行复位和清零操作。另外,本次实践项目中,我还学习到了如何设计开机显示和复位功能。开机时,我们可以通过发送特定的信号给所有芯片,实现从 888888 到 0000000 的动画效果。而复位功能可以通过按下复位按键来对电路进行复位操作,使时钟回到初始状态。通过这两个功能的设计,我更加熟悉了按键输入和控制信号的处理过程。

在实践项目的过程中,我深切感受到了团队合作的重要性。与我们团队的其他成员密切配合和协作,使整个项目的完成更加高效和顺利。我们首先进行了合理的分工,根据每个人的技能和兴趣进行任务分配。通过分工合作,我们能够专注于自己的任务,减少了冲突和重复劳动,提高了工作效率。在项目进行的过程中,我们也始终保持着良好的沟通和交流。我们定期开会讨论项目的进展和遇到的问题,共同探讨解决方案。并且互相倾听和理解彼此的意见和建议,相互学习和启发。当我们遇到困难或者出现错误时,大家总是乐于伸出援手。我们一起查找问题的根源,分享解决方法,并相互鼓励和支持,帮助彼此克服困难。这种合作精神不仅帮助我们解决了许多技术难题,也增强了我们的团队凝聚力和信任度。通过团队合作的实践,我不仅提高了自己的动手能力和技术水平,也学会了更好地与他人合作和相处。我学会了倾听和尊重他人的意见,学会了分享和帮助他人。这些经验和技能对我今后的学习和工作都具有重要的意义。

总结起来,在这次设计一个数字电子钟实践项目中,我对计算机硬件有了更深入的理解,提高了我的动手能力和协作能力。通过设计数字电子钟,我学会了如何使用 74193 计数器芯片,实现时钟的计时、设定和显示功能。我也掌握了定时和倒计时的设计方法,以及开机显示和复位功能的实现。这次实践项目对我今后的学习和发展具有重要的意义,为我打下了扎实的基础。我将继续努力学习,提高自己在计算机系统应用开发领域的能力和水平。

7.5 方雨丽

在设计并实现数字电子钟(时:分:秒)的大作业中,我们运用了 74193 计数器芯片作为主要元件。通过使用 6 个 74193 芯片,我们实现了对秒、分和时的设置。对于秒和分,我们通过模 10 计数来计算低位,通过模 6 计数来计算高位。对于小时,也采用了类似的模式,但当达到 24 时会直接清零,以实现模 24 的效果。在定时设定方面,我们利用每个 74193 芯片的进位信号来触发闪烁效果,提醒用户到达设定时间。而复位设定则通过给每个 74193 芯片的 CLR 引脚发送一个信号,使其全部清零。

在闹钟设定中,我们引入了一个附加的定时器装置。该装置与主时钟同步,当两者的时间一致时,触发闪灯组件,实现闪烁效果,用于提示闹钟响起。倒计时模块是对时钟模块的改进,采用了减法器替代加法器的设计。通过设定的时间值开始倒计时,每次递减一个时间单位,直至倒计时归零。在倒计时结束时,激活闪烁模块,以提示倒计时完成。在开机显示方面,我们利用全数字电路技术,通过向所有芯片发送一个连续变化的信号序列,从888888到000000。

通过这个实验,我对于数字电子钟的原理有了更深入的了解。我们结合了 74193 芯片的功能和特性,成功地实现了时、分、秒的设定,并添加了闹钟和倒计时功能。在整个过程中,我巩固了去年学习的硬件知识,并进一步熟练掌握了 quartus II 软件的使用方法。通过将书本上的理论知识与实际应用相结合,我更加深入地理解了硬件与软件之间的联系与相互作用。

这次实验让我体会到了通过软件控制硬件的魅力,这种全新的体验令我既感到熟悉又充满惊奇。我不仅从实验中获得了丰富的经验和知识,也培养了团队合作和沟通交流的能力。我们互相讨论,共同解决了软硬件方面的问题。有时实验中会遇到发光二极管不亮的情况,但我们通过改用程序解决了问题,这提醒了我在实验中要及时检查程序,以确保实验的顺利进行。

总而言之,通过这个项目,我对 quartus II 软件的使用方法有了更深入的了解。与此同时,通过发现和改正问题,我也明白了只有通过自己的努力思考、认真学习和积极纠正错误,才能最终品尝到成功的喜悦。我认为通过这次实验大大提高了我对计算机硬件的理解,也提高了我解决问题的能力。这次实验着实是让我受益匪浅。我相信通过类似的实验,我们可以探索并开发出更加复杂的硬件,制造出更加实用的产品,不断提升自己的能力,并逐步加深对软件方面问题的理解与解决能力。在理解老师讲解的知识基础上与同学一起探讨交流,我也逐渐熟悉了一些新知识。这个实验让我明白了只有通过自己的努力思考、认真学习和积极纠正错误,才能最终品尝到成功的喜悦。