LAB 2: Static Timing Analysis




1 Mục tiêu bài lab


Sau bài lab, học viên phải phân tích được thời gian tĩnh sau bước PnR, đồng thời phải phân tích những vi phạm xảy ra tại các đường nào. Tìm được hướng giải quyết để đạt được tần số hoạt động mong muốn.

2 Chuẩn bị môi trường


1. Chọn biểu tượng "..." ở góc phải trên cùng, chọn **Create new project**, click chọn ví dụ **Registered Multiplier.**




2. Chọn như hình dưới đây



3. Vì chu kì clock mặc định trong file config.json là 15ns tương ứng với tần số 66,67MHz, theo như bài giảng của buổi 3, clock này vẫn không gây ra vi phạm setup và hold time. Ta sẽ tăng clock lên từ từ, bằng cách giảm chu kì xuống 13ns.







Chạy **Run flow** để phân tích.

3 Phân tích


1. Mở kết quả sau khi đã chạy xong flow, chọn **Runs →Files.**



2. Chọn theo tên, không chọn theo số, vì mỗi flow có số bước chạy không giống nhau. Chọn **openroad-stapostpnr**.



3. Khi mở lên thường dữ liệu hiển thị bị lệch theo cột. Ta có thể dùng lệnh dưới đây trong Ubuntu, ngay tại thư mục **55-openroad-stapostpnr** để xem kết quả:



Nhận xét quan trọng: Không phải cứ có vi phạm về timing là chip không chạy, mà phải xem vi phạm đó xảy ra ở những corner nào. Nếu là chip thương mại hay production cần phải đảm bảo không vi phạm ở tất cả

mọi corner hoặc đảm bảo ở phạm vi công bố. Chip cho giáo dục hoặc chip phát triển demo có thể chỉ cần không vi phạm ở các corner thông thường là được. Giá của con chip pass mọi corner dĩ nhiên sẽ mắc hơn. Một ví dụ ở SOM K26 của Xilinx, 3 sản phẩm nhắm tới 3 target khác nhau. Phạm vi hoạt động của Operating Temp Range càng rộng thì nghĩa là STA tại các corner càng được đảm bảo.

Compare Kria Portfolio

	KV260 Vision AI Starter Kit	KR260 Robotics Starter Kit	**K26 Commercial SOM**	K26 Industrial SOM
Product Type	Development / Evaluation		Fully Qualified and Certified Commercial Grade Production Module	Fully Qualified and Certified Industrial Grade Production Module
Operating Temp Range	0°C to 35°C		0°C to 85°C	–40°C to 100°C
Target Use	Run Application Designs and Demos with Ease		Plugs into a carrier card designed for specific target application, which includes Smart City, Robotics, Machine Vision, Industrial Communication & Control	
Warranty	90 days		2 years	3 years
Expected Product Lifetime	-	-	5 years	10 years


4. Các corner của multiplier vi phạm:

Nhắc lại về ý nghĩa theo tên của các corner:

Tên corner	Ý nghĩa theo tên	Ý nghĩa vật lí
`nom_tt_025C_1v80`	Nominal wire, Typical–Typical, 25°C, 1.80 V	Điều kiện danh định, gần môi trường phòng, cell điển hình
`nom_tt_100C_1v60`	Nominal wire, Typical–Typical, 100°C, 1.60 V	Điều kiện cực trị, cell rất chậm
`nom_tt_40C_1v95`	Nominal wire, Typical–Typical, -40°C, 1.95 V	Điều kiện cực trị, cell rất nhanh
`min_tt_025C_1v80`	Minimum RC, TT, 25°C, 1.80 V	Cell điển hình nhưng dây nhanh hơn danh định
`max_tt_025C_1v80`	Maximum RC, TT, 25°C, 1.80 V	Cell điển hình nhưng dây chậm hơn danh định
`min_ff_n40C_1v95`	Minimum RC, Fast–Fast, −40°C, 1.95 V	Cell rất nhanh và dây nhanh — thường nguy hiểm nhất cho hold
`max_ff_n40C_1v95`	Maximum RC, FF, −40°C, 1.95 V	Cell rất nhanh nhưng dây chậm hơn
`min_ss_100C_1v60`	Minimum RC, Slow–Slow, 100°C, 1.60 V	Cell rất chậm nhưng dây nhanh hơn

Tên corner	Ý nghĩa theo tên	Ý nghĩa vật lí
`max_ss_100C_1v60`	Maximum RC, SS, 100°C, 1.60 V	Cell chậm và dây chậm — thường nguy hiểm nhất cho setup

Các vi phạm xảy ra tại các corner nào ?




Nhận xét, với thiết kế hiện tại 13ns ~ 76.92MHz ~ 77MHz:

- Không có hold violation.
- Worst hold slack vẫn còn **+2.5096 ns**, khá an toàn.
- Không có max-cap violation.
- Setup chỉ fail tại slow-slow, 100°C, 1.60 V.
- Worst setup chỉ thiếu **0.1477 ns**, bằng khoảng: 0.1477/13 *100% = 1.2% (có thể sửa được với constraint).
- Fmax ước lượng : Tmin = 13 + 0.1477 = 13.1477 ns, F max = 1/13.1477 = 76.06MHz ~ 76MHz (tần số clock thường làm tròn, không lẻ)

Các vi phạm xảy ra tại các corner mà ở đó các cell chạy chậm nhất là 100°C, 1.60 V, nom_ss_100C_1v60 và max_ss_100C_1v60. Đối với setup time, ta chỉ xét Worst Slack (trường hợp âm nhất) tại **max_ss_100C_1v60.**

Mở file max_ss_100C_1v60 trong 55-openroad-stapostpnr.




```
================================================================================
Violator List
================================================================================
[setup in-reg] b[6] -> _646_/D : -0.147699
[setup in-reg] b[6] -> _645_/D : -0.028915
```

Nhận xét: Các đường vi phạm chủ yếu từ đầu vào, toán hạng nhân b (vị trí bit 6) tới đâu vào D của flip flop. Tức là input b[6] -> Logic bộ nhân -> Ngõ vào D của FlipFlop. Ta có thể tìm cách để logic của bộ nhân nhanh hơn. Hoặc làm cho cửa sổ setup time được rộng ra bằng cách giảm tần số. (Giảm tần số clock xuống 76MHz -> 75Mhz..). Tuy nhiên, giả sử ta vẫn muốn timing closure (chốt thời gian) tại tần số clock hiện tại ~ 77MHz, ta có thể viết lại RTL cho bộ nhân, chọn cell nhanh hơn, hoặc nhiều cách trong phần sau.

4 Thí nghiệm 1

Cách sửa dễ nhất khi vi phạm timing, là chọn 1 synthesis trategy khác, trước tiên ta xem qua logic của bộ nhân đang được rã ra thành các standard cell nào. Tại 06-yosys-synthesis, mở yosys.synthesis.log. Tổng delay cộng dồn qua 15 path đang là 3749ps.




Chạy lần lượt các bước:

B1: Sửa lại synth strategy ưu tiên tốc độ.



B2: Sau khi chạy xong flow, chọn Tab DSE để so sánh giữa 2 run.




Nhận xét: DELAY_0 vẫn không thành công, Setup WNS (trường hợp âm nhất của set up) còn tăng lên thay vì giảm. Mục tiêu của ta phải là 0. Tiếp tục thử với DELAY 1, DELAY 2, DELAY 3, DELAY 4.

Mở **DSE** tab trên thanh công cụ. Và setup như hình dưới.



> **Lưu ý**: Nếu máy không đủ RAM, hệ thống sẽ báo, và khuyến nghị **chạy lần lượt** từng biến. Do đó mỗi lần ta chỉ **Add axis** 1 biến strategy, rồi **Run sweep,** tool sẽ tự chạy RTL to GDS, lưu với tên dse-mult-tenbien. Chạy đủ 4 lần với DELAY 1, DELAY 2, DELAY 3, DELAY 4 (không có dấu gạch ở giữa).

Ta chọn tất cả các runs sau khi chạy xong đủ 4 lần, chọn **View metrics & plots** , tool sẽ vẽ bảng so sánh để khám phá và chọn strategy tốt nhất.



Sweep results 6 runs compared — Export CSV


Field	dse-mult-00	mult-run-13ns-delay0	mult-run-13ns	dse-mult-2-00	dse-mult-3-00	dse-mult-4-00
CONFIGURATION (DIFFERS)						
SYNTH_STRATEGY	DELAY 4	DELAY 0	AREA 0	DELAY 3	DELAY 2	DELAY 1
METRICS (BEST HIGHLIGHTED)						
Cell area µm²	8,551	10,936	**6,681**	10,185	9,729	10,231
Die area µm²	11,833	14,949	**9,648**	13,852	13,438	13,930
Cell count	1,672	2,037	**1,269**	1,895	1,845	1,962
Setup WNS ns	0.247	-0.415	-0.148	**1.082**	0.818	1.036
Hold WNS ns	2.344	2.494	**2.510**	2.499	2.337	2.342
Setup TNS ns	**0.000**	-0.727	-0.177	0.000	0.000	0.000
Wirelength µm	9,140	15,770	**7,414**	14,634	13,245	14,024
Total power W	6.83e-4	6.17e-4	**5.50e-4**	5.87e-4	5.65e-4	5.70e-4
Clock skew (setup) ns	**0.000**	0.000	0.000	0.000	0.000	0.000
Clock skew (hold) ns	**0.000**	0.000	0.000	0.000	0.000	0.000

Nhận xét:

- DELAY 1, DELAY 2, DELAY 3, DELAY 4 đều cho kết quả Setup TNS (tổng giá trị âm của setup) là 0 và Setup WNS (giá trị âm nhất của setup) lớn hơn 0. Điều này cho thấy setup violation đã được giải quyết, thiết kế đã timing closure thành công tại 13ns.

- Nhìn biểu đồ Pareto biểu thị mối quan hệ giữa cell area và setup WNS, trục ngang là cell area trục dọc là setup WNS, bạn thử nghĩ xem nên chọn strategy nào là tốt nhất ? (Vừa tối ưu area vừa đảm bảo setup). Cái này coi như phần bài tập để các bạn suy nghĩ nhé, vì đây là tư duy PPA (Performance, Power, Area) của thiết kế.


Nếu muốn xem cô lập tại bước tổng hợp với ABC. Ta xem lại synthesis.log của runs tương ứng. Giả sử chọn runs có slack setup dương nhất hiện tại với thí nghiệm này là DELAY 3 (Setup WNS = +1.082):



5 Thí nghiệm 2

Trong trường hợp ta không muốn tool chọn, mà muốn sửa lại thiết kế RTL, thì trước hết ta xem thử thiết kế đã fully registered chưa ? Nghĩa rằng là **cả đầu vào và đầu ra** của thiết kế đều **phải được chốt** vào thanh ghi. Hiện tại với code RTL này, đầu vào A và B đi thẳng vào logic của bộ nhân rồi kết quả của nó đi qua bộ


chọn kênh (sẽ bằng 0 khi reset hiệu lực), đầu ra của mux được chốt qua FlipFlop. Nghĩa là chỉ mới đầu ra được chốt với FlipFlop, còn đầu vào thì chưa.




Ta thử sửa lại, sao cho đầu vào cũng được chốt bởi FlipFlop như hình dưới đây, đây gọi là phương pháp sơ khai nhất của kĩ thuật pipelining (cắt ngắn đường tới hạn):

src/mult.v Ln 27, Col 1 | Find | Save | Schematic | Syntax check | Auto-lint

```
1  // NxN registered multiplier: inputs and product are registered.
2  module mult #(
3      parameter W = 8
4  ) (
5      input  wire           clk,
6      input  wire           rst,
7      input  wire [W-1:0]   a,
8      input  wire [W-1:0]   b,
9      output reg  [2*W-1:0] p
10 );
11 reg [W-1:0] a_p, b_p;
12     always @(posedge clk) begin
13         if (rst)
14             begin
15             p <= {(2*W){1'b0}};
16             a_p <= {(W){1'b0}};
17             b_p <= {(W){1'b0}};
18             end
19         else
20             begin
21             a_p <= a;
22             b_p <= b;
23             p <= a_p * b_p;
24             end
25     end
26 endmodule
27
```



Kết quả sau khi chạy lại với strategy AREA 0 trước đó báo lỗi vi phạm:



View runs load a previous sweep, or tick runs to compare

Previous sweep — Refresh | All | None | View metrics & plots | All designs

mult-run-13ns-fixRTL | dse-mult-4-00 | dse-mult-3-00 | dse-mult-2-00 | dse-mult-00 | mult-run-13ns-delay0 | mult-run-13ns

Sweep results 2 runs compared — Export CSV

Field	mult-run-13ns	mult-run-13ns-fixRTL
METRICS (BEST HIGHLIGHTED)		
Cell area µm²	**6,681**	7,727
Die area µm²	**9,648**	11,070
Cell count	**1,269**	1,432
Setup WNS ns	-0.148	**1.530**
Hold WNS ns	**2.510**	0.376
Setup TNS ns	-0.177	**0.000**
Wirelength µm	**7,414**	8,305
Total power W	5.50e-4	**4.01e-4**
Clock skew (setup) ns	0.000	**0.265**
Clock skew (hold) ns	0.000	**-0.301**

Nhận xét: Lần chạy mult-run-13ns-fixRTL đã hết sạch lỗi setup. Và thậm chí Setup WNS là cao nhất nếu so với phương pháp chỉ sửa strategy như ở trên. Và vì AREA 0, các cell tối ưu diện tích của khá tốt (chỉ lớn hơn 1 xíu do sinh ra thêm các cell FlipFlop cho đầu vào.

Tài liệu tham khảo

- YosysHQ documentation. Technology mapping and abc command. https://yosyshq.readthedocs.io/projects/yosys/en/latest/cmd/index_passes_techmap.html
- LibreLane documentation. Built in steps and synthesis configuration variables. https://librelane.readthedocs.io/en/latest/reference/step_config_vars.html
- LibreLane documentation. Synthesis Exploration flow. https://librelane.readthedocs.io/en/latest/reference/flows.html
- SkyWater PDK documentation. Standard cell libraries and process design kit information. https://skywater-pdk.readthedocs.io/