



- 심사관 : 유진태

(52) CPC특허분류

G06F 12/0292 (2013.01)
G06F 12/0615 (2013.01)
G06F 12/0888 (2013.01)
G06F 12/0897 (2013.01)
G06F 12/126 (2013.01)
G06F 13/1694 (2013.01)
H03K 19/0008 (2013.01)
H03K 19/1776 (2013.01)
G06F 2212/1044 (2013.01)

(56) 선행기술조사문헌

US20150106545 A1
US20040103272 A1
W02014052561 A1
US20110010520 A1

명세서

청구범위

청구항 1

프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법으로서,

상기 프로그램가능한 IC는 프로세서 서브시스템 및 프로그램가능한 로직 서브시스템을 구비하며, 상기 방법은,

상기 프로그램가능한 IC의 메모리 어드레스 공간의 어드레스들의 제1 서브세트가 상기 프로그램가능한 IC의 물리적 메모리에 연관되게, 상기 프로그램가능한 IC의 메모리 맵을 구성하는 단계;

상기 메모리 어드레스 공간의 어드레스들의 제2 서브세트가 가상 메모리 블록에 연관되게 상기 메모리 맵을 구성하는 단계 —상기 어드레스들의 제2 서브세트는 상기 프로그램가능한 로직 서브시스템의 물리적 메모리에 할당된 상기 프로그램가능한 IC의 어드레스 공간의 일 부분 내에 있음—;

상기 가상 메모리 블록을 상기 프로그램가능한 로직 서브시스템의 프로그램가능한 로직 회로 내의 회로로서 구현하는 단계 —상기 가상 메모리 블록을 구현하는 회로는 상기 어드레스들의 제2 서브세트 내의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴함—;

상기 프로그램가능한 IC의 상기 프로세서 서브시스템 내의 제2-레벨 캐시의 적어도 일 부분을 상기 어드레스들의 제2 서브세트에 대해 락킹하는 단계;

상기 어드레스들의 제2 서브세트 내의 어드레스를 참조하는 상기 프로세서 서브시스템의 프로세서 코어로부터의 메모리 액세스 요청에 대한 응답으로 상기 제2-레벨 캐시의 락킹된 부분에 액세스하는 단계; 및

상기 제2-레벨 캐시의 락킹된 부분에 대한 업데이트들을 위해 상기 물리적 메모리의 업데이트를 바이패싱하는 단계를 포함하는, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법.

청구항 2

제 1 항에 있어서,

상기 락킹하는 단계는 상기 제2-레벨 캐시의 복수의 웨이(way)들 중 하나 또는 그 초과 웨이들을 락킹하는 단계를 포함하는, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법.

청구항 3

제 1 항 또는 제 2 항에 있어서,

상기 메모리 어드레스 공간의 어드레스들의 제2 서브세트가 가상 메모리 블록에 연관되게 상기 메모리 맵을 구성하는 단계 이후에,

상기 제1 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제1 값을 저장하는 단계, 및

상기 제2 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제2 값을 저장하는 단계를 더 포함하며,

상기 제1 값은 상기 제1 서브세트의 어드레스들이 캐싱가능하지 않다는 것을 나타내고, 상기 제2 값은 상기 제2 서브세트의 어드레스들이 캐싱가능하다는 것을 나타내는, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법.

청구항 4

제 1 항 또는 제 2 항에 있어서,

상기 락킹하는 단계는, 상기 제2-레벨 캐시의 하나 또는 그 초과 웨이들과 연관된 저장 엘리먼트들에 상기 제2 서브세트의 하나 또는 그 초과 어드레스들을 저장하는 단계; 및

상기 제2-레벨 캐시의 하나 또는 그 초과 웨이들과 연관된 하나 또는 그 초과 저장 엘리먼트들에 제1 값을

저장하는 단계를 포함하며,

상기 하나 또는 그 초과 저장 엘리먼트들의 상기 제1 값은, 상기 연관된 하나 또는 그 초과 웨이들이 상기 제2 서브세트의 상기 하나 또는 그 초과 어드레스들에 대해 락킹되는 것을 나타내는, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법.

청구항 5

제 1 항에 있어서,

상기 제2-레벨 캐시는 멀티-웨이 세트 연관성 캐시이고, 상기 방법은,

상기 구현하는 단계 이후에,

제1-레벨 캐시를 무효화하는 단계;

상기 제2-레벨 캐시의 하나의 웨이를 선택하는 단계;

상기 제2-레벨 캐시의 웨이들 모두를 락킹하는 단계;

상기 제2-레벨 캐시의 상기 하나의 웨이를 락킹해제하는 단계;

판독 요청들을, 상기 어드레스들의 제2 서브세트의 어드레스들에서 그리고 상기 하나의 웨이에 대응하는 상기 가상 메모리 블록에 발행하는 단계;

상기 가상 메모리 블록을 구현하는 회로로부터 리턴된 상기 상수 값을 상기 제2-레벨 캐시의 선택된 하나의 웨이의 메모리에 저장하는 단계;

락킹해제된 하나의 웨이와 연관된 태그 메모리 저장 엘리먼트들에 상기 판독 요청들의 어드레스들을 저장하는 단계;

상기 제2-레벨 캐시의 하나 또는 그 초과 다른 웨이들에 대해, 상기 선택하는 단계, 상기 락킹하는 단계, 상기 락킹해제하는 단계, 상기 발행하는 단계, 상기 상수 값을 저장하는 단계, 및 상기 어드레스들을 저장하는 단계를 반복하는 단계; 및

상기 가상 메모리 블록에 사용되지 않는 상기 제2-레벨 캐시의 임의의 웨이들을 락킹해제하는 단계를 더 포함하는, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법.

청구항 6

프로그램가능한 IC(integrated circuit)로서,

상기 프로그램가능한 IC의 메모리 어드레스 공간의 제1 부분을 구현하는 메모리 회로 및 하나 또는 그 초과 프로세서 코어들을 포함하는 프로세서 서브시스템;

프로그램가능한 로직 회로, 프로그램가능한 상호연결 회로, 및 상기 메모리 어드레스 공간의 제2 부분을 구현하는 메모리 회로를 포함하는 프로그램가능한 로직 서브시스템;

상기 프로세서 서브시스템의 상기 메모리 회로에 그리고 상기 프로그램가능한 로직 서브시스템의 상기 메모리 회로에 커플링된 캐시 회로; 및

상기 프로그램가능한 로직 회로에서 구현되는 가상 메모리 블록 회로를 포함하고,

상기 가상 메모리 블록 회로는 상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트의 어드레스들에 대한 응답으로 상수 값을 리턴하고,

상기 캐시 회로는 제2-레벨 캐시 및 상기 제2-레벨 캐시의 저장 블록들과 연관된 락킹 저장 엘리먼트들 및 태그 저장 엘리먼트들을 포함하고,

복수의 상기 태그 저장 엘리먼트들은 상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트의 어드레스들로 구성되고,

상기 락킹 저장 엘리먼트들 중 하나 또는 그 초과 것은, 하나 또는 그 초과 연관된 저장 블록들이 상기 복수의 태그 저장 엘리먼트들 내의 상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트의 어드레스들에 대해

락킹된다는 것을 나타내는 제1 값으로 구성되고; 그리고

상기 캐시 회로는,

상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트 내의 어드레스를 참조하는 메모리 액세스 요청에 대한 응답으로 상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트의 어드레스에 대해 락킹된 저장 블록에 액세스하고; 그리고

상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트의 어드레스에 대해 락킹된 상기 저장 블록에 대한 업데이트를 위해 물리적 메모리의 업데이트를 바이패싱하도록 구성되고 배열되는, 프로그램가능한 IC(integrated circuit).

청구항 7

제 6 항에 있어서,

상기 프로세서 서브시스템은 상기 메모리 어드레스 공간의 어드레스들과 연관된 플래그 저장 엘리먼트들을 포함하고;

상기 플래그 저장 엘리먼트들의 제1 서브 세트는 상기 메모리 어드레스 공간의 상기 제1 부분으로부터의 데이터의 캐싱이 디스에이블된다는 것을 나타내는 제1 값으로 구성되고; 그리고

상기 플래그 저장 엘리먼트들의 제2 서브세트는 상기 메모리 어드레스 공간의 상기 제2 부분으로부터의 데이터의 캐싱이 인에이블된다는 것을 나타내는 제2 값으로 구성되는, 프로그램가능한 IC(integrated circuit).

청구항 8

제 6 항 또는 제 7 항에 있어서,

상기 가상 메모리 블록 회로는 상기 메모리 어드레스 공간의 상기 제2 부분의 서브세트 내의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴하도록 구성되는, 프로그램가능한 IC(integrated circuit).

청구항 9

삭제

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

발명의 설명

기술 분야

[0001] 개시내용은 일반적으로 프로그램가능한 IC(integrated circuit)에서 메모리 리소스들을 관리하는 것에 관한 것이다.

배경 기술

[0002] 상이한 능력들을 지닌 프로그램가능한 IC(integrated circuit)들이 널리 이용가능하다. 일반적으로, 프로그램가능한 IC(integrated circuit)들은 지정된 로직 기능들을 수행하도록 프로그래밍될 수 있는 디바이스들이다. 프로그램가능한 IC는 프로그램가능한 로직, 또는 프로그램가능한 로직과 하드와이어드 로직의 조합, 이를 테면, 하나 또는 그 초과 마이크로프로세서들을 포함할 수 있다. 프로그램가능한 IC의 일 타입인, FPGA(field programmable gate array)는 통상적으로 프로그램가능한 타일들의 어레이를 포함한다. 이러한 프로그램가능한 타일들은, 예컨대, IOB(input/output block)들, CLB(configurable logic block)들, BRAM(dedicated random access memory block)들, 승산기들, DSP(digital signal processing block)들, 프로세서들, 클록 관리자들, DLL(delay lock loop)들, 버스 또는 네트워크 인터페이스들, 이를 테면, PCIe(Peripheral Component Interconnect Express) 및 이더넷 등을 포함할 수 있는 다양한 타입들의 로직 블록들을 포함한다.

[0003] 각각의 프로그램가능한 타일은 프로그램가능한 상호접속부 및 프로그램가능한 로직 둘 모두를 포함할 수 있다. 프로그램가능한 상호접속부는 통상적으로 PIP(programmable interconnect point)들에 의해 상호접속된 다양한 길이들의 많은 수의 상호접속부 라인들을 포함한다. 프로그램가능한 로직은, 예컨대, 함수 발생기들, 레지스터들, 산술 로직 등을 포함할 수 있는 프로그램가능한 엘리먼트들을 사용하여 사용자 설계의 로직을 구현한다.

[0004] 프로그램가능한 상호접속부 및 프로그램가능한 로직은 통상적으로, 프로그램가능한 엘리먼트들이 구성되는 방법을 정의하는 내부 구성 메모리 셀들에 구성 데이터 스트림을 로딩함으로써 프로그래밍된다. 구성 데이터는 메모리(예컨대, 외부 PROM)로부터 획득되거나 외부 디바이스에 의해 FPGA에 기록될 수 있다. 그런 다음, 개별 메모리 셀들의 집합 상태(collective state)들이 FPGA의 기능을 결정한다.

[0005] 일부 프로그램가능한 IC들은 프로그램 코드를 실행할 수 있는 하나 또는 그 초과 마이크로프로세서들을 포함한다. 마이크로프로세서는, 프로그램가능한 로직 회로와 프로그램가능한 상호접속부 회로를 포함하는 동일한 다이의 부분으로서 제조될 수 있으며, 총괄적으로 IC의 "프로그램가능한 회로"로도 지칭된다. 마이크로프로세서 내에서의 프로그램 코드의 실행은, IC 상에서 이용가능할 수 있는 프로그램가능한 회로를 "프로그래밍"하거나 "구성"하는 것과는 구분될 수 있다는 것을 인식해야한다. IC의 프로그램가능한 회로를 프로그래밍하거나 구성하는 동작은 프로그램가능한 회로 내의 구성 데이터에 의해 지정된 바와 같이 상이한 물리적 회로의 구현을 초래한다.

[0006] SOC(system on chip)는 프로그램가능한 IC의 일 예이다. SOC는 마이크로-프로세서, 프로그램가능한 로직, 온-칩 메모리, 다양한 I/O(input/output) 회로, 및 마이크로프로세서, 프로그램가능한 로직과 I/O 회로 간의 통신을 위한 상호접속부 회로들을 포함할 수 있다.

[0007] 하나의 SOC 상의 여러 기능들의 통합은 매우 다양한 애플리케이션들을 지원하고 뛰어난 유연성을 제공할 수 있지만, SOC 상에서 특정 기능 회로를 제공하는 리소스들의 양은, 그 특정 기능 회로가 별개의 IC 다이 상에서 구현되는 경우에 이용가능한 리소스들의 양보다 적을 수 있다. 예컨대, SOC는 전용 FPGA IC 다이보다 더 적은 프로그램가능한 로직 리소스들을 가질 수 있다. 유사하게, 하나 또는 그 초과 마이크로프로세서들, 온-칩 메모리 및 프로그램가능한 로직을 갖는 SOC는 마이크로프로세서들, 온-칩 메모리를 구비하고, 프로그램가능한 로직을 구비하지 않은 다른 SOC보다 적은 온-칩 메모리 리소스들을 가질 수 있다. 일부 응용예들은, 특정 SOC가 이용가능한 양보다 더 많은 양의 온-칩 메모리의 이점을 갖는다. 더 많은 양의 온-칩 메모리에 대한 필요성을 수용하기 위해서, 설계자는 보다 큰 온-칩 메모리 리소스들을 갖는 SOC를 기대할 수 있다. 그러나, 온-칩 메모리를 더 많이 가진 SOC는 온-칩 메모리를 더 적게 가진 다른 SOC보다 비용이 더 높을 수 있으므로, 설계자는 비용을 줄이면서 성능을 낮추는 것 또는 비용을 더 높이면서 성능을 높이는 것 간에서 선택하게 된다.

발명의 내용

[0008] 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법이 개시된다. 이 방법은, 프로그램가능한 IC의 메모리 어드레스 공간의 어드레스들의 제1 서브세트가 프로그램가능한 IC의 물리적 메모리에 연관되게, 프로그램가능한 IC의 메모리 맵을 구성하는 단계를 포함한다. 메모리 맵은 메모리 어드레스 공간의 어드레스들의

제2 서브세트가 가상 메모리 블록에 연관되게 구성된다. 프로그램가능한 IC의 캐시 메모리의 적어도 일 부분은 어드레스들의 제2 서브세트에 락킹된다.

[0009] 프로그램가능한 IC가 또한 개시된다. 프로그램가능한 IC는 프로세서 서브시스템을 포함하고, 이 프로세서 서브시스템은 프로그램가능한 IC의 메모리 어드레스 공간의 제1 부분을 구현하는 메모리 회로를 포함한다. 프로그램가능한 IC는 프로그램가능한 로직 서브시스템을 더 포함하고, 프로그램가능한 로직 서브시스템은 프로그램가능한 로직 회로 및 메모리 어드레스 공간의 제2 부분을 구현하는 메모리 회로를 포함한다. 캐시 회로는 프로세서 서브시스템의 메모리 회로에 그리고 프로그램가능한 로직 서브시스템의 메모리 회로에 커플링된다. 가상 메모리 블록 회로는 프로그램가능한 로직 회로에서 구현된다. 가상 메모리 블록 회로는 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들에 대해 응답한다. 캐시 회로는 캐시 회로의 저장 블록들과 연관된 락킹 저장 엘리먼트들 및 태그 저장 엘리먼트들을 포함한다. 복수의 태그 저장 엘리먼트들은 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들로 구성된다. 락킹 저장 엘리먼트들 중 하나 또는 그 초과인 것은, 하나 또는 그 초과인 연관된 저장 블록들이 복수의 태그 저장 엘리먼트들 내의 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들에 대해 락킹된다는 것을 나타내는 제1 값으로 구성된다.

[0010] 다른 특징들은 다음의 상세한 설명과 청구범위를 고려하여 인식될 것이다.

도면의 간단한 설명

[0011] 개시된 방법들 및 회로들의 다양한 양상들 및 특징들은 다음의 상세한 설명의 검토 시 그리고 도면들을 참조하여 명백해질 것이다 :

도 1은 SOC(system on chip)의 일 예인 프로그램가능한 IC를 도시한다.

도 2는 프로그램가능한 로직 서브시스템에서의 가상 메모리 블록의 구현의 예를 도시한다.

도 3은 도 1의 시스템에 적용가능할 수 있는 시스템 메모리 맵을 도시한다.

도 4는 물리적 어드레스들을 그러한 물리적 어드레스들의 속성들에 맵핑하는 변환 테이블을 예시한다.

도 5는 가상 메모리 블록에 대한 락킹 어드레스들을 갖는 다수의 메모리 블록들 및 캐시 메모리를 도시한다.

도 6은 가상 메모리 블록을 구현하고 가상 메모리 블록의 어드레스들을 캐시에서 락킹하도록 프로그램가능한 IC를 구성하는 프로세스를 도시한다.

발명을 실시하기 위한 구체적인 내용

[0012] 다음 설명에서, 본원에 제시된 특정 예들을 설명하기 위해 다수의 특정 상세들이 제시된다. 그러나, 당업자에게는, 하나 또는 그 초과인 다른 예들 및/또는 이러한 예들의 변형들이 아래에 주어진 모든 특정 상세들없이 실시될 수 있다는 것이 명백해야 한다. 다른 예들에서, 잘 알려진 특징들은 본원의 예들의 설명을 모호하게 하지 않도록 상세히 설명되지 않았다. 설명의 편의를 위해, 동일한 도면 부호들은, 동일한 엘리먼트들 또는 동일한 엘리먼트의 추가 인스턴스들을 지칭하기 위해서 상이한 다이어그램들에서 사용될 수 있다.

[0013] 개시된 방법들 및 시스템들에서, SOC와 같은 프로그램가능한 IC의 온-칩 메모리의 양은, 가상 메모리 블록을 구현하고 프로그램가능한 IC의 캐시 저장소를, 가상 메모리 블록에 할당된 프로그램가능한 IC의 어드레스 공간의 부분에 전용시킴으로써 증가된다.

[0014] 프로그램가능한 IC는 프로그램가능한 IC의 어드레스 공간을 기술하는 메모리 맵을 포함한다. 메모리 맵은, 어드레스 공간의 부분이 프로그램가능한 IC 상의 데이터 저장소를 제공하는 물리적 메모리 리소스들과 연관되도록 구성된다. 가상 메모리 블록은 어드레스 공간의 다른 부분과 연관된다. 가상 메모리 블록에 어드레스 공간의 어드레스들의 서브세트가 할당되고 그러한 어드레스들에 데이터를 저장하기 위한 메인 메모리 회로는 존재하지 않는다. 메인 메모리 회로를 갖는 가상 메모리 블록 대신, 캐시는 가상 메모리 블록과 연관된 어드레스들과 함께 락킹된다. 전체 캐시가 가상 블록을 위해 사용되는 경우, 가상 메모리 블록 어드레스들 외부의 어드레스들에서의 데이터 캐싱이 디스플레이될 수 있다. 가상 메모리 블록의 어드레스들이 캐시에서 락킹되는 경우, 가상 메모리 블록의 어드레스들에 대한 참조들이 캐시에 대해 리졸브(resolve)된다. 가상 메모리 블록의 어드레스들에 대한 저장소가 캐시에 의해 배타적으로 제공되기 때문에 가상 메모리 블록의 어드레스들에 있는 데이터에 대한 임의의 업데이트들이 캐시에 남고 어떠한 메인 메모리 저장소에도 추가로 기록되지 않는다.

[0015] 도 1은 SOC의 일 예인 프로그램가능한 IC(100)를 도시한다. 프로그램가능한 IC는 칩 상의 온-칩 메모리의 양을

효과적으로 증가시키도록 구성될 수 있다. 프로그램가능한 IC는 프로세서 서브시스템(102) 및 프로그램가능한 로직 서브시스템(104)을 포함한다. 프로세서 서브시스템은 일반적으로 하나 또는 그 초과와 프로세서 코어들(106), 메모리 리소스들, 및 프로그램가능한 로직 서브시스템에 연결하기 위한 회로를 포함한다. 프로그램가능한 로직 서브시스템은 프로그램가능한 로직(미도시), 프로그램가능한 상호접속부(미도시) 및 FPGA에 대해 상술된 것과 같은 다양한 다른 회로를 포함할 수 있다.

[0016] 프로그램가능한 IC는 프로세서 코어(106) 상에서 실행되는 프로그램 코드에 또는 프로그램가능한 로직 서브시스템에서 구현된 회로에 액세스가능한 다수의 메모리 리소스들을 포함한다. 메모리 리소스들은, 프로그램가능한 로직 서브시스템에서 구성될 수 있는 메모리 블록들(122) 및 온-칩 메모리(108)를 포함한다. DDR(Double Data Rate) 메모리 리소스들(110)은 오프-칩으로 배치될 수 있고, 프로그램가능한 로직 서브시스템에서 구현되는 회로들을 위한 또는 프로세서 코어 상에서 실행되는 프로그램 코드를 위한 추가 저장소를 제공할 수 있다. 온-칩 메모리(108) 및 DDR 메모리(110)는 예시적인 구현에서 DRAM으로 구현될 수 있다.

[0017] 프로그램가능한 IC의 물리적 어드레스 공간이 메모리 맵(118)에서 맵핑된다. 물리적 어드레스 공간은 온-칩 메모리(108) 및 DDR 메모리(110)를 포함하고, 이외에도, 프로그램가능한 로직 서브시스템, 이를 테면, I/O 주변기기들(120), 메모리 블록들(122) 및 가상 메모리 블록(112)에서 이용가능한 어드레스 공간을 포함한다. 메모리 맵은, 어드레스들의 범위들이 어드레스 범위들에 할당되는 컴포넌트들에 맵핑되는 록업 테이블 메모리일 수 있다. 예컨대, 하나의 어드레스 범위가 온-칩 메모리(108)에 맵핑되고, 다른 어드레스 범위는 DDR 메모리(110)에 맵핑되고, 다른 어드레스 범위는 I/O 주변기기들(120)에 맵핑되고, 다른 어드레스 범위는, 메모리 블록들(122) 및 가상 메모리 블록(112)이 구현될 수 있는 프로그램가능한 로직에 맵핑된다. 상호접속부 회로(124)는, 메모리 액세스 요청을 정확한 컴포넌트에 지향시키기 위해서 메모리 맵을 사용한다.

[0018] 일부 응용예들의 경우, DDR 메모리의 일부 사용들을 배제하는 보안 요건들, 프로세서 서브시스템에서의 추가 메모리에 대한 필요성, 또는 메모리 액세스 시간들에 있어서의 개선된 결정론이 있을 수 있다. 프로그램가능한 IC는 추가 메모리 리소스들을 프로세서 서브시스템에 제공하기 위해서 프로그램가능한 로직 서브시스템에서 가상 메모리 블록(112)을 구현하고 가상 메모리 블록의 어드레스들을 프로세서 서브시스템(102)의 제2-레벨 캐시(114)에 대해 락킹시키도록 구성될 수 있다. 전체 캐시가 가상 메모리 블록에 대해 전용되는 경우 가상 메모리 블록 외부의 어드레스들에 대한 캐싱이 디스에이블될 수 있다. 프로세서 코어(106) 상에서 실행되는 프로그램 코드는 프로그램가능한 로직 서브시스템에서 구현되는 메모리 또는 DDR 메모리(110)에 액세스하는 것보다 더 빠르게 온-칩 메모리(108) 및 제2-레벨 캐시(114)에 액세스할 수 있다. 프로그램가능한 로직 서브시스템은 프로세서 서브시스템에서 실행되는 코드에 대한 메모리 리소스들을 구현하도록 구성될 수 있지만, 프로세서 코어로 부터 프로그램가능한 로직 서브시스템에서 구현되는 메모리로의 액세스 요청은 라인(116)에 의해 예시된 바와 같은 스위칭 네트워크를 통해 통과하고 상당한 지연을 발생시킬 수 있다.

[0019] 일 구현에서, 가상 메모리 블록(112)은 프로그램가능한 로직 서브시스템(104)의 프로그램가능한 로직에서 구현된다. 가상 메모리 블록(112)은 프로그램가능한 로직 서브시스템의 가상 메모리 블록에 의해 제공되는 데이터 저장소가 존재하지 않는다는 점에서 메모리 블록들(122)과는 상이하다. 즉, 프로세서 코어(106) 상에서 실행되는 프로그램 코드는 메모리 블록들(122)을 구현하는 프로그램가능한 로직 서브시스템의 메모리 회로에 데이터를 기록할 수 있지만, 가상 메모리 블록(112)의 어드레스들에 기록된 데이터는 프로그램가능한 로직 서브시스템의 어떠한 메모리 회로에도 저장되지 않는다. 오히려, 가상 메모리 블록의 어드레스에 기록된 데이터는 제2-레벨 캐시(114)에 저장된다.

[0020] 가상 메모리 블록의 어드레스들에 대한 데이터의 저장을 위해 프로그램가능한 로직 서브시스템에 메모리 회로들을 구비하는 대신에, 가상 메모리 블록의 어드레스들이 제2-레벨 캐시(114)에서 락킹된다. 프로세서 코어(들)(106) 상에서 실행되는 코드에 의한, 가상 메모리 블록에 맵핑된 어드레스들로의 액세스들이 제2-레벨 캐시에 지향될 것이다. 따라서, 프로세서 코어에서 실행되는 코드는 온-칩 메모리(108) 및 프로세서 서브시스템 내에서 액세스가능한 메모리 리소스들로서 이용가능한 제2-레벨 캐시 둘 모두를 갖는다. 가상 메모리 블록의 어드레스들에 대한 저장소가 캐시에 의해 배타적으로 제공되기 때문에 가상 메모리 블록의 어드레스들에서의 데이터에 대한 모든 업데이트들은 제2-레벨 캐시에 남고 메인 메모리의 업데이트는 바이패싱된다. 마찬가지로, 프로그램가능한 로직 서브시스템의 프로그램가능한 로직에서 구현되는 프로세서인 "소프트 프로세서"(미도시) 상에서 실행되는 코드에 의한 가상 메모리 블록의 어드레스들에 대한 액세스들이 제2-레벨 캐시로 지향될 것이다.

[0021] 프로세서 서브시스템은 MMU(memory management unit) 및 제1-레벨 캐시 회로(126), 변환 테이블(128), 및 스누프(snoop) 제어 유닛(130)을 더 포함한다. MMU는 프로세서 코어(들)(106)로부터 메모리 액세스 요청들을 수신

하고, 변환 테이블을 사용하여 가상 어드레스들을 물리적 어드레스들로 변환한다. 변환 테이블은 가상 어드레스 공간을 SOC의 물리적 메모리 리소스들의 물리적 어드레스들에 맵핑한다.

[0022] 예시적인 구현에서, 변환 테이블은 물리적 어드레스들과 연관된 플래그 저장 엘리먼트들을 포함한다. 각각의 플래그 저장 엘리먼트의 상태는, 연관된 어드레스 범위가 캐싱가능한지 또는 캐싱불가능한지 여부를 나타낸다. 가상 메모리 블록의 어드레스들의 경우, 변환 테이블 내의 연관된 플래그 저장 엘리먼트들은, 이러한 어드레스들에서의 데이터의 캐싱이 인에이블된다는 것을 나타내는 값으로 세팅될 수 있다. 가상 메모리 블록 외부의 어드레스들의 경우, 연관된 플래그 저장 엘리먼트들은, 전체 캐시가 가상 메모리 블록에 전용되는 경우 이러한 어드레스들에서의 데이터의 캐싱이 디스에이블된다는 것을 나타내는 값으로 세팅될 수 있다.

[0023] MMU(126)는, 프로세서 코어(들)로부터의 메모리 요청 시 어드레스가 제1-레벨 캐시에 존재하는지의 여부를 결정한다. 어드레스들이 제1-레벨 캐시에 존재하는 경우, MMU는 제1-레벨 캐시에 액세스한다. 어드레스들이 제1-레벨 캐시에 존재하지 않는 경우, MMU는 스누프 제어 유닛(130)에 요청들을 전달한다.

[0024] 스누프 제어 유닛(130)은 MMU로부터 포워딩된 메모리 액세스 요청들 및 프로그램가능한 로직 서브시스템(104)에서 구현된 프로세서 회로들(미도시)에 의해 인터페이스(132)를 통해 송신된 메모리 액세스 요청들을 프로세싱한다. 제2-레벨 캐시(114)와 프로그램가능한 로직 서브시스템 내의 다른 캐시들(미도시) 간에 일관성을 유지하는 것 이외에도, 스누프 제어 유닛은 요청된 어드레스가 제2-레벨 캐시에서 캐싱되었는지 여부를 결정한다. 가상 메모리 블록(112)의 어드레스들이 제2-레벨 캐시에서 락킹되었기 때문에, 가상 메모리 블록을 참조하라는 요청들에 대해 제2-레벨 캐시가 액세스된다. 제2-레벨 캐시에 존재하지 않는 어드레스를 참조하라는 요청들의 경우, 스누프 제어 유닛은 그 요청을 상호접속부 회로(124)에 포워딩하며, 이 상호접속부 회로(124)는 결국 메모리 맵(118)으로부터 컴포넌트 어드레스를 결정하고 이에 따라 요청을 포워딩한다.

[0025] 가상 메모리 블록의 사용 및 가상 메모리 블록의 어드레스들을 락킹하는 것은 다양한 상이한 프로그램가능한 IC 아키텍처들에 대해 적용될 수 있다. 예컨대, 일 구현에서, 제2-레벨 캐시는 8-웨이(way)의, 세트 연관성 캐시이다. 대안적인 구현들의 캐시는 더 적거나 또는 더 많은 웨이들을 가질 수 있거나, 직접 맵핑될 수 있거나, 또는 완전 연관성일 수 있다는 것을 인식할 것이다. 프로세서 서브시스템(102)은 제1-레벨 및 제2-레벨 캐시들을 갖는다. 대안적인 구현은, 가상 메모리 블록의 어드레스들이 단일 레벨 캐시에서 락킹되는 단일 레벨 캐시를 가질 수 있다.

[0026] 도 2는 프로그램가능한 로직 서브시스템(104)에서의 가상 메모리 블록(112)의 구현의 예를 도시한다. 가상 메모리 블록은 회로에 입력되는 모든 어드레스에 대해 0의 비트 값들을 출력하는 회로로서 구현될 수 있다. 가상 메모리 블록은, 라인(204)에 의해 예시된 바와 같이, 각각의 할당된 어드레스에 대해 동일한 상수 값이 출력됨에 따라, 가상 메모리 블록에 할당되는 어드레스 공간의 어드레스들과 연관된 데이터를 저장하기 위한 어떠한 메모리 회로들도 구비할 필요가 없다. 프로그램가능한 로직 서브시스템은 프로그램가능한 로직 서브시스템을 프로세서 서브시스템에 연결하는 마이크로컨트롤러 버스와 가상 메모리 블록 간의 인터페이스를 제공하기 위한 메모리 블록 제어기(202)를 더 포함할 수 있다.

[0027] 도 3은 도 1의 시스템에 적용가능할 수 있는 시스템 메모리 맵(300)을 도시한다. 메모리 맵은, 시스템의 물리적 어드레스 공간 내의, 어드레스들 또는 어드레스들의 부분들에 의해 어드레싱가능한 록업 테이블 메모리일 수 있다. 어드레스 공간은 어드레스 범위들로 분할될 수 있으며, 각각의 어드레스 범위는 연관된 어드레스 범위에서 어드레스들에 의해 어드레싱되는 컴포넌트 또는 컴포넌트들의 세트에 맵핑된다.

[0028] 예시적인 시스템 메모리 맵은, 온-칩 메모리, CPU 프라이빗 레지스터들, 프로세서 시스템 레지스터들, I/O 주변 기기들, 프로그램가능한 로직, 및 DDR 메모리에 맵핑되는 어드레스 범위들을 포함한다. 프로그램가능한 로직에 맵핑되는 어드레스 공간의 일 부분이, 블록(302)에 의해 예시된 바와 같이 어드레스 범위(304)의 일 부분인 가상 메모리 블록에 할당된다. 파선은, 가상 메모리 블록의 어드레스들에서의 데이터의 저장을 위한 프로그램가능한 로직에 물리적 메모리 회로가 존재하지 않음을 나타낸다. 어드레스 범위(304)의 다른 부분은, 메모리 블록들에 할당된 어드레스들에서의 데이터의 저장을 위해 물리적 메모리 회로를 구비하는 메모리 블록들에 할당될 수 있다.

[0029] 도 4는 메모리 어드레스 공간의 물리적 어드레스들을 이러한 물리적 어드레스들의 속성들에 맵핑하는 변환 테이블(400)을 예시한다. 변환 테이블은 메모리 맵이고, 예컨대, 도 1의 프로세서 코어(들)(106) 상에서 실행되는 운영 시스템에 의해 사용될 수 있다. 변환 테이블은, 물리적 어드레스들, 또는 어드레스들의 부분들에 의해 어드레싱가능한 록업 테이블 메모리일 수 있다.

- [0030] 예시적인 구현에서, 전체 캐시가 가상 메모리 블록에 전용될 수 있고 가상 메모리 블록의 어드레스들은 캐싱가능한 유일한 어드레스들이다. 변환 테이블은 물리적 어드레스들에 대한 저장소를 제공할뿐만 아니라 연관된 어드레스들이 캐싱가능한지 또는 캐싱가능하지 않은지 여부를 나타내는 플래그 저장 엘리먼트들을 포함한다. 예컨대, 저장 엘리먼트들(402)은 가상 메모리 블록의 어드레스들이 캐싱가능하다는 것을 나타내는 것으로 세팅되고, 모든 다른 저장 엘리먼트들, 이를 테면, 저장 엘리먼트들(404)은 다른 어드레스들이 캐싱가능하지 않다는 것을 나타내는 값으로 세팅된다.
- [0031] 연관된 어드레스들이 캐싱가능한지 여부를 나타내는 저장 엘리먼트들 이외에, 변환 테이블은, 예컨대, 버퍼링가능성, 보안/비보안 메모리, 공유가능성, 강하게 정렬된(strongly-ordered)/정상 메모리, 캐시 전략(캐싱가능한 비트가 세팅된 경우), 및/또는 판독-전용/기록-전용을 나타내는 다른 속성들을 포함할 수 있다.
- [0032] 도 5는 다수의 메모리 블록들(502) 및 가상 메모리 블록에 대해 어드레스들이 락킹되는 캐시 메모리(504)를 도시한다. 참조의 용이성을 위해서 메모리 어드레스들 대신 다이어그램에서 블록 인덱스들이 사용된다. 각각의 인덱스 값은 블록들 중 하나의 기본 어드레스에 대응한다. 인덱스들 옆의 블록들(가상 메모리 블록과 연관됨)은, 가상 메모리 블록이 물리적 메모리 회로에 의해 뒷받침되지 않는다는 것을 나타내기 위해 파선들로 도시된다. 구체적으로, 가상 메모리 블록의 인덱스들이 0-7이고, 인덱스들 0-7에 인접한 블록들은 점선들로 도시된다.
- [0033] 가상 메모리 블록과 연관된 블록들을 제외한 각각의 블록은 어드레스가능한 메모리의 다수의 워드들을 표현한다. 예컨대, 각각의 블록은 저장소의 8, 16, 32, 64 또는 그보다 많은 워드들을 표현할 수 있다. 예시적인 캐시가 4-웨이 세트 연관성 캐시이지만, 본원의 예 및 교시들이 N-웨이 연관성 캐시들에 적용될 수 있다는 것이 인식될 것이다. 각각의 인덱스는 캐시의 4 가지 상이한 방식들 중 하나에 캐싱될 수 있는데, 이는 가상 메모리 블록을 표현하는 블록들을 웨이들(506)에 그리고 캐시(504)의 연관된 저장 블록들에 연결하는 선들로 예시된다. 예컨대, 가상 메모리 블록의 인덱스들(0 및 4)은 웨이들의 제1 세트(508)의 웨이들(0, 1, 2, 3)에 캐싱가능하다.
- [0034] 구현 요건들에 따라, 캐시의 부분들은 캐시 저장 블록에 의해 또는 캐시 웨이에 의해 락킹될 수 있다. 이 예에서, 웨이들(0 및 1)이 락킹되며, 이 락킹은 락킹된 웨이들과 연관되는 락킹 저장 엘리먼트들("락킹 비트들")(507)에 저장된 값으로 나타내어진 바와 같다. 가상 메모리 블록의 인덱스들은 캐시 내의 락킹된 웨이들의 태그 저장 엘리먼트들(509)에 저장된다. 세트(508)에서, 웨이들(0 및 1)이, 연관되는 락킹 비트들로 나타내어진 바와 같이 락킹되고, 가상 메모리 블록 인덱스들(0 및 4)이 웨이들(0 및 1)의 태그 저장 엘리먼트에 저장된다; 세트(510)에서, 웨이들(0 및 1)이 연관되는 락킹 비트들로 나타내어진 바와 같이 락킹되고, 가상 메모리 블록 인덱스들(1 및 5)이 웨이들(0 및 1)의 태그 저장 엘리먼트에 저장되고; 세트(512)에서, 웨이들(0 및 1)이 연관되는 락킹 비트들에 의해 나타내어진 바와 같이 락킹되고, 가상 메모리 블록 인덱스들(2 및 6)이 웨이들(0 및 1)의 태그 저장 엘리먼트에 저장되고; 세트(514)에서, 웨이들(0 및 1)이 연관되는 락킹 비트들에 의해 나타내어진 바와 같이 락킹되고, 가상 메모리 블록 인덱스들(3 및 7)이 웨이들(0 및 1)의 태그 저장 엘리먼트에 저장된다.
- [0035] 캐시의 웨이들(2와 3)은, 연관되는 락킹 비트들의 값들에 의해 나타내어진 바와 같이 락킹해제될 수 있다. 가상 메모리 블록의 블록들을 제외한 블록들이 캐시(504)의 락킹해제된 웨이들(2 및 3)에서 캐싱될 수 있다.
- [0036] 도 6은 가상 메모리 블록을 구현하기 위해 프로그램가능한 IC를 구성하고 가상 메모리 블록의 어드레스들을 캐시에서 락킹하기 위한 프로세스를 도시한다. 블록(602)에서, 가상 메모리 블록은 프로그램가능한 IC의 프로그램가능한 로직 서브시스템의 프로그램가능한 로직 리소스들에서 구현된다. 가상 메모리 블록은 미리정의된 로직 모듈로서 설계자에게 제공될 수 있으며, 이 미리정의된 로직 모듈은, 설계자가 회로 설계 시, 예컨대, 그래픽 사용자 인터페이스 또는 HDL(hardware description language)를 통해 예시할 수 있다. 설계자는 가상 메모리 블록의 깊이 또는 사이즈를 지정할 수 있다. 가상 메모리 블록을 정의하는 로직 모듈은, 다른 설계 부분들과 함께, 프로그램가능한 IC의 프로그램가능한 로직 서브시스템에 대한 구성 데이터로 컴파일링될 수 있다. 가상 메모리 블록이 설계 툴에 의해 프로그램가능한 로직 서브시스템의 물리적 리소스들에 할당되고, 프로세서 서브시스템에서 실행되는 운영 시스템에 가상 메모리 블록의 위치를 나타내기 위해 하드웨어 정의 파일이 출력된다. 운영 시스템 또는 사용자의 애플리케이션 소프트웨어는, 캐싱가능한 메모리 어드레스 공간의 부분들 및 캐싱가능하지 않은 메모리 어드레스 공간의 부분들을 나타내기 위해 변환 테이블을 구성할 수 있다. 예컨대, 가상 메모리 블록에 할당된 어드레스 공간의 서브세트는 캐싱가능한 것으로 지정될 수 있고, 어드레스 공간의 다른 부분들은 캐싱가능하지 않은 것으로 지정될 수 있다. 가상 메모리 블록을 구현하는 구성 데이터는, 가상 메

모리 블록을 포함하는 설계를 구현하기 위해 프로그램가능한 로직 서브시스템에 로딩될 수 있다. 상기 언급된 바와 같이, 가상 메모리 블록은, 판독 요청의 임의의 입력 어드레스에 대한 응답으로, 상수 값, 예컨대, 0을 출력한다. 가상 메모리 블록은 기록 요청들에 대해 응답할 필요가 없는데, 일단 캐시가 초기화되면, 가상 메모리 블록의 어드레스들에 대한 기록들이 캐시에서 리졸브되기 때문이다.

[0037] 블록들(604-622)의 프로세싱은, 예컨대, 프로그램 코드에 의해, 이를 테면, 도 1의 프로세서 코어(106) 상에서 실행되는, 운영 시스템 또는 사용자의 애플리케이션 코드에 의해 수행될 수 있다. 블록(604)에서, 변환 테이블 내의 가상 메모리 블록의 어드레스들과 연관된 저장 엘리먼트들은 어드레스들이 캐싱가능하다는 것을 나타내는 값으로 세팅된다. 전체 캐시가 가상 메모리 블록에 전용되는 경우, 가상 메모리 블록을 제외한 어드레스들과 연관된 저장 엘리먼트들이, 어드레스들이 캐싱가능하지 않음을 나타내는 값으로 세팅된다. 전체 캐시 보다 적은 캐시가 가상 메모리 블록의 어드레스들에 대해 락킹되는 경우, 가상 메모리 블록을 제외한 어드레스들과 연관된 저장 엘리먼트들은, 어드레스들이 캐싱가능하지 않음을 나타내는 값으로 세팅될 수 있다.

[0038] 블록(606 및 608)에서, 캐시가 가상 메모리 블록의 초기화 및 락킹을 위해 준비된다. 예시적인 프로세스는 가상 메모리 블록을 제2-레벨 캐시에 대해 락킹하기 위한 것이다. 블록(606)에서, 제1-레벨 캐시가 디스에이블되고 무효화된다. 제1-레벨 캐시의 디스에이블링은 제1-레벨 캐시가 소유할 수 있는 예측되는 캐싱 능력들을 디스에이블한다. 제1-레벨 캐시를 무효화하는 것은, 제1-레벨 캐시에 존재할 가능성이 있었던 가상 메모리 블록의 임의의 어드레스들이 무효화되고, 가상 메모리 블록의 어드레스들에 대한 판독 요청들이 가상 메모리 블록에 지향된다는 것을 보증한다.

[0039] 블록(608)에서, 제2-레벨 캐시의 모든 웨이들이 락킹되고, 블록(610)에서, 제2-레벨 캐시의 웨이들 중 하나가 락킹해제된다. 캐시의 웨이들의 락킹 및 락킹해제 시, 도 5에 도시된 바와 같이, 웨이들과 연관된 락킹 비트들의 값들이 그에 따라 조정된다. 한 번에 하나의 웨이를 프로세싱하는 것은, 캐싱가능할 수 있도록 의도되었을 수 있는 웨이를 락킹할 가능성을 제거한다. 또한, 한 번에 하나의 웨이를 프로세싱하는 것은 프로세서 및 컴파일러 최적화들, 이를 테면, 추측성 폐지들 및 비순차적 실행이 캐시에 액세스하는 것을 방지한다. 블록(612)에서 캐시의 락킹해제된 웨이에 맵핑되는 가상 메모리 블록의 어드레스들은 판독 요청들을 발행하는 데 사용된다. 제1-레벨 캐시가 무효화되었기 때문에, 판독 요청들이 가상 메모리 블록에 전달된다. 각각의 판독 요청에 대한 응답으로, 가상 메모리 블록은 상수 값, 이를 테면, 0-값 비트들의 워드로 응답하고, 블록(614)에서, 상수 값이 제2-레벨 캐시에 저장된다. 이외에도, 가상 메모리 블록에 대한 판독 요청들의 어드레스들이 캐시의 락킹해제된 웨이와 연관된 태그 메모리 저장 엘리먼트들에 저장된다. 상수 값들의 블록이 가상 메모리 블록에 의해 출력될 수 있고 가상 메모리 블록의 어드레스들의 블록에 대응하게 제2-레벨 캐시에 저장될 수 있다는 것을 인식할 것이다.

[0040] 블록(616)에서, 제2-레벨 캐시의 모든 웨이들이 다시 한번 락킹되고, 결정 블록(618)은 캐시의 임의의 추가 웨이들이 프로세싱되어야 하는지 여부를 결정한다. 전체 제2-레벨 캐시가 가상 메모리 블록에 대해 락킹되는 경우, 캐시의 모든 웨이들이 프로세싱될 때까지 프로세싱이 계속된다. 캐시의 일 부분만이 가상 메모리 블록에 대해 필요로 되는 경우, 가상 메모리 블록의 모든 어드레스들을 락킹하기 위한 충분한 수의 웨이들이 프로세싱될 때까지 프로세싱이 계속된다. 프로세스는, 캐시의 다른 웨이의 프로세싱을 위해 블록(610)으로 리턴한다. 그렇지 않으면, 프로세싱은 블록(620)으로 계속된다.

[0041] 블록(620)에서, 가상 메모리 블록에 대해 사용되지 않은 제2-레벨 캐시의 임의의 웨이들이 락킹해제되고, 블록(622)에서, 제2-레벨 캐시가, 가상 메모리 블록의 어드레스들에 대해 락킹된 모든 부분 또는 일 부분들과 함께 사용하기 위해 준비된다. 블록(624)에서, 가상 메모리 블록을 참조하는 메모리 액세스 요청들에 대한 응답으로, 가상 메모리 블록에 대해 락킹되는 캐시의 부분이 액세스된다. 가상 메모리 블록에 대해 락킹되는 캐시의 부분이 업데이트되는 경우, 캐시에 의해서는 가상 메모리 블록에 대한 저장만이 제공되기 때문에, 캐시 외의 물리적 메모리의 업데이트는 바이패싱된다.

[0042] 몇 가지 추가 예들이 이제 다음에 이어진다.

[0043] 일 예로, 프로그램가능한 IC(integrated circuit)에서 메모리를 관리하는 방법이 개시된다. 이러한 방법은, 프로그램가능한 IC의 메모리 어드레스 공간의 어드레스들의 제1 서브세트가 프로그램가능한 IC의 물리적 메모리에 대해 연관되게 프로그램가능한 IC의 메모리 맵을 구성하는 단계; 메모리 어드레스 공간의 어드레스들의 제2 서브세트가 가상 메모리 블록에 대해 연관되게 메모리 맵을 구성하는 단계; 및 프로그램가능한 IC의 캐시 메모리의 적어도 일 부분을 어드레스들의 제2 서브세트에 대해 락킹하는 단계를 포함할 수 있다.


- [0044] 이러한 방법은 프로그램가능한 IC 상의 회로로서 가상 메모리 블록을 구현하는 단계를 더 포함할 수 있으며, 가상 메모리 블록을 구현하는 회로는 어드레스들의 제2 서브세트의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴한다.
- [0045] 이러한 방법은 어드레스들의 제2 서브세트의 어드레스를 참조하는 메모리 액세스 요청에 대한 응답으로 캐시 메모리의 락킹된 부분에 액세스하는 단계; 및 캐시 메모리의 락킹된 부분에 대한 업데이트들을 위해 물리적 메모리의 업데이트를 바이패싱하는 단계를 더 포함할 수 있다.
- [0046] 일부 이러한 방법에서, 락킹하는 것은 캐시 메모리의 복수의 웨이들 중 하나 또는 그 초과 웨이들을 락킹하는 것을 포함할 수 있다.
- [0047] 일부 이러한 방법에서, 캐시 메모리는 제2-레벨 캐시일 수 있다.
- [0048] 일부 이러한 방법에서, 프로그램가능한 IC는 프로세서 서브시스템 및 프로그램가능한 로직 서브시스템, 프로세서 서브시스템 내의 제2-레벨 캐시, 프로그램가능한 로직 서브시스템 내의 물리적 메모리에 할당된 어드레스 공간의 부분, 및 프로그램가능한 로직 서브시스템 내의 물리적 메모리에 할당된 어드레스 공간의 부분의 서브세트와 연관된 어드레스들의 제2 서브세트를 갖는다.
- [0049] 일부 이러한 방법은 프로그램가능한 로직 서브시스템의 회로로서 가상 메모리 블록을 구현하는 단계를 더 포함할 수 있으며, 가상 메모리 블록을 구현하는 회로는 어드레스들의 제2 서브세트의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴한다.
- [0050] 몇몇 이러한 방법은 제1 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제 1 값을 저장하는 단계, 및 제 2 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제 2 값을 저장하는 단계를 더 포함할 수 있으며, 제 1 값은 제 1 서브세트의 어드레스들이 캐싱가능하지 않다는 것을 나타내고, 제 2 값은 제 2 서브세트의 어드레스들이 캐싱가능하다는 것을 나타낸다.
- [0051] 일부 이러한 방법에서, 락킹하는 것은, 캐시 메모리의 하나 또는 그 초과 웨이들과 연관된 저장 엘리먼트들에 제2 서브세트의 하나 또는 그 초과 어드레스들을 저장하는 것; 및 캐시 메모리의 하나 또는 그 초과 웨이들과 연관된 하나 또는 그 초과 저장 엘리먼트들에 제1 값을 저장하는 것을 포함할 수 있으며, 하나 또는 그 초과 저장 엘리먼트들의 제1 값은, 연관된 하나 또는 그 초과 웨이들이 제2 서브세트의 하나 또는 그 초과 어드레스들에 대해 락킹된다는 것을 나타낸다.
- [0052] 일부 이러한 방법에서, 캐시 메모리는 멀티-웨이 세트 연관성 캐시일 수 있고, 방법은 프로그램가능한 IC 상의 회로로서 가상 메모리 블록을 구현하는 단계 -가상 메모리 블록을 구현하는 회로는, 어드레스들의 제2 서브세트의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴함-; 캐시 메모리의 하나의 웨이를 선택하는 단계; 판독 요청들을 어드레스들의 제2 서브세트의 어드레스들에서 그리고 하나의 웨이에 대응하여 가상 메모리 블록에 발행하는 단계; 가상 메모리 블록을 구현하는 회로로부터 리턴된 상수 값을 캐시 메모리의 선택된 하나의 웨이의 메모리에 저장하는 단계; 및 캐시 메모리의 하나 또는 그 초과 다른 웨이들에 대해 선택하는 것, 발행하는 것, 및 저장하는 것을 반복하는 단계를 더 포함할 수 있다.
- [0053] 일부 이러한 방법에서, 캐시 메모리의 하나 또는 그 초과 다른 웨이들에 대해 선택하는 것, 발행하는 것, 및 저장하는 것은, 캐시 메모리의 모든 웨이들이 프로세싱될 때까지 반복될 수 있다.
- [0054] 일부 이러한 방법에서, 캐시 메모리의 하나 또는 그 초과 다른 웨이들에 대해 선택하는 것, 발행하는 것, 및 저장하는 것은, 캐시 메모리의 모든 웨이들 보다 적은 웨이들에 대해 반복될 수 있다.
- [0055] 일부 이러한 방법은 프로그램가능한 IC 상의 회로로서 가상 메모리 블록을 구현하는 단계를 더 포함할 수 있으며, 가상 메모리 블록을 구현하는 회로는 어드레스들의 제2 서브세트의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴한다.
- [0056] 일부 이러한 방법은 제2 서브세트의 어드레스를 참조하는 메모리 액세스 요청에 대한 응답으로 캐시 메모리의 락킹된 부분에 액세스하는 단계; 및 캐시 메모리의 락킹된 부분에 대한 업데이트들을 위해 물리적 메모리의 업데이트를 바이패싱하는 단계를 더 포함할 수 있다.
- [0057] 몇몇 이러한 방법은 제1 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제 1 값을 저장하는 단계, 제2 서브세트의 어드레스들과 연관된 저장 엘리먼트들에 제2 값을 저장하는 단계를 더 포함할 수 있으며, 제1 값은 제1 서브세트의 어드레스들이 캐싱가능하지 않다는 것을 나타내고, 제2 값은 제2 서브세트의 어드레스들이 캐싱가능

하다는 것을 나타낸다.


- [0058] 다른 예에서, 프로그램가능한 IC가 개시된다. 이러한 IC는, 프로그램가능한 IC의 메모리 어드레스 공간의 제1 부분을 구현하는 메모리 회로를 포함하는 프로세서 서브시스템; 메모리 어드레스 공간의 제2 부분을 구현하는 메모리 회로 및 프로그램가능한 로직 회로를 포함하는 프로그램가능한 로직 서브시스템; 프로세서 서브시스템의 메모리 회로에 그리고 프로그램가능한 로직 서브시스템의 메모리 회로에 커플링된 캐시 회로; 및 프로그램가능한 로직 회로에서 구현되는 가상 메모리 블록 회로를 포함할 수 있으며, 가상 메모리 블록 회로는 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들에 대해 응답할 수 있고; 캐시 회로는 캐시 회로의 저장 블록들과 연관되는 락킹 저장 엘리먼트들 및 태그 저장 엘리먼트들을 포함하고, 복수의 태그 저장 엘리먼트들은 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들로 구성되고, 락킹 저장 엘리먼트들 중 하나 또는 그 초과인 것은, 하나 또는 그 초과인 연관된 저장 블록들이 복수의 태그 저장 엘리먼트들에서 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스들에 대해 락킹된다는 것을 나타내는 제1 값으로 구성된다.
- [0059] 이러한 프로그램가능한 IC에서, 프로세서 서브시스템은 메모리 어드레스 공간의 어드레스들과 연관되는 플래그 저장 엘리먼트들을 포함할 수 있고; 플래그 저장 엘리먼트들의 제1 서브세트는, 메모리 어드레스 공간의 제1 부분으로부터의 데이터의 캐싱이 디스에이블될 수 있음을 나타내는 제1 값으로 구성되고; 그리고 플래그 저장 엘리먼트들의 제2 서브세트는 메모리 어드레스 공간의 제2 부분으로부터의 데이터 캐싱이 인에이블될 수 있음을 나타내는 제2 값으로 구성된다.
- [0060] 이러한 프로그램가능한 IC에서, 가상 메모리 블록 회로는 메모리 어드레스 공간의 제2 부분의 서브세트의 임의의 입력 어드레스에 대한 응답으로 상수 값을 리턴하도록 구성될 수 있다.
- [0061] 이러한 프로그램가능한 IC에서, 캐시 회로는, 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스를 참조하는 메모리 액세스 요청에 대한 응답으로 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스에 락킹된 저장 블록에 액세스하고; 그리고 메모리 어드레스 공간의 제2 부분의 서브세트의 어드레스에 락킹되는 저장 블록에 대한 업데이트를 위해 물리적 메모리의 업데이트를 바이패싱하도록 구성되고 배열될 수 있다.
- [0062] 이러한 프로그램가능한 IC에서, 프로세서 서브시스템은 캐시 회로에 커플링된 제1-레벨 캐시를 포함할 수 있고, 캐시 회로는 제2-레벨 캐시일 수 있다.
- [0063] 방법들 및 회로들은 다양한 시스템들 및 응용예들에 적용가능할 것으로 사료된다. 다른 양상들 및 특징들은 명세서를 고려함으로써 당업자에게 명백할 것이다. 예컨대, 양상들 및 특징들이 몇몇 경우들에서 개별적인 도면들에서 설명될 수 있지만, 조합이 명시적으로 나타내어지거나 또는 명시적으로 조합으로서 설명되지 않더라도, 일 도면으로부터의 특징들이 다른 도면의 특징들과 결합될 수 있다는 것을 인식할 것이다. 본 명세서 및 도면들은 단지 예들로서 고려되며, 본 발명의 진정한 범위는 다음의 청구항들에 의해 나타내어지는 것으로 의도된다.

도면


도면1




도면2




도면3



도면4



도면5



도면6

