



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Efficient and Scalable GEMV Implementation on FPGAs

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

ΤΟΥ

Σώζου Κούλα

Επιβλέπων: Δημήτριος Σούντρης
Καθηγητής Ε.Μ.Π.

Αθήνα, Οκτώβριος 2026



Εθνικό Μετσόβιο Πολυτεχνείο
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών

Efficient and Scalable GEMV Implementation on FPGAs

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

του

Σώζου Κούλα

Επιβλέπων: Δημήτριος Σούντρης
Καθηγητής Ε.Μ.Π.

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 28^η Οκτωβρίου, 2026.

.....
Δημήτριος Σούντρης
Καθηγητής Ε.Μ.Π.

.....
Σωτήριος Ξύδης
Επίκουρος Καθηγητής Ε.Μ.Π.

.....
Γεώργιος Λεντάρης
Επίκουρος Καθηγητής ΠΑ.ΔΑ.

Αθήνα, Οκτώβριος 2026

.....
ΣΩΖΟΣ ΚΟΥΛΑΣ
Διπλωματούχος Ηλεκτρολόγος Μηχανικός
και Μηχανικός Υπολογιστών Ε.Μ.Π.

Copyright © – All rights reserved Σώζος Κούλας, 2026.
Με επιφύλαξη παντός δικαιώματος.

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Ο πολλαπλασιασμός πίνακα με διάνυσμα (General Matrix–Vector Multiplication, GEMV) αποτελεί τον βασικό υπολογιστικό πυρήνα της εκτέλεσης (inference) βαθύων νευρωνικών δικτύων, καθώς για κάθε γραμμή εξόδου απαιτείται η μεταφορά και η επεξεργασία μεγάλου όγκου βαρών. Η δομημένη αραιότητα N:M, όπου κάθε ομάδα M βαρών περιέχει ακριβώς N μη μηδενικά στοιχεία, μειώνει τον απαραίτητο υπολογιστικό όγκο βαρών διατηρώντας ένα κανονικό μοτίβο που μπορεί να αξιοποιηθεί αποδοτικά σε υλικό. Η παρούσα διπλωματική εργασία παρουσιάζει τη σχεδίαση, την υλοποίηση και την αξιολόγηση ενός επιταχυντή Sparse GEMV 2:M για την πλατφόρμα (FPGA) AMD Alveo U280, ο οποίος υποστηρίζει τους λόγους αραιότητας 2:4, 2:8, 2:16 και 2:32 και έχει τη δυνατότητα να αλλάζει λόγο κατά τη λειτουργία μέσω ενός κωδικού 2 bit που μεταφέρεται μέσα στη ροή δεδομένων και δηλώνει τον λόγο που εφαρμόζεται στα βάρη. Στην προτεινόμενη αρχιτεκτονική ο αριθμός των πολλαπλασιαστών είναι σταθερός και μεταβάλλεται μόνο η διάρκεια συσσώρευσης κάθε γραμμής: 64 ανεξάρτητοι συσσωρευτές, οργανωμένοι σε 8 πυρήνες με 8 υποπυρήνες ο καθένας, επεξεργάζονται τα μη μηδενικά στοιχεία ανά δύο πάνω σε ένα σταθερό παράθυρο ενεργοποιήσεων (activations), ώστε τα DSPs να παραμένουν απασχολημένα σε κάθε λόγο αραιότητας χωρίς δέντρο άθροισης. Ένας ενταμιευτής επανάληψης (replay buffer) φορτώνει το διάνυσμα ενεργοποιήσεων (activations vector) μία φορά και το επαναχρησιμοποιεί για όλες τις γραμμές. Ο επιταχυντής ενσωματώνεται ως RTL kernel στο Vitis, με HLS data movers πάνω σε 17 ψευδοκανάλια High Bandwidth Memory (HBM), και συγκρίνεται με μια πυκνή (dense) σχεδίαση αναφοράς που χρησιμοποιεί τους ίδιους movers, την ίδια μνήμη και το ίδιο ρολόι. Και οι δύο σχεδιάσεις παράγουν αποτελέσματα ακριβή σε επίπεδο bit στην πραγματική κάρτα U280, ενώ η αραιή σχεδίαση αλλάζει λόγο αραιότητας στη μέση ενός υπολογισμού χωρίς επαναφόρτωση δεδομένων. Στα 300 MHz, η αραιή σχεδίαση υπολογίζει το ίδιο GEMV $2.00\times$, $3.96\times$, $7.93\times$ και $15.81\times$ ταχύτερα από την πυκνή για τους λόγους 2:4, 2:8, 2:16 και 2:32 αντίστοιχα και μειώνει την ενέργεια που χρειάζεται η κάρτα για τον υπολογισμό ίδιων διαστάσεων εισόδου κατά $1.77\times$ έως $13.99\times$, ενώ η επιτάχυνση διατηρείται και στα 325 MHz ($2.02\times$, $4.01\times$, $8.00\times$ και $15.92\times$ αντίστοιχα). Το κόστος της συγκεκριμένης υλοποιημένης αρχιτεκτονικής είναι 41% περισσότερα LUTs και 8192 επιπλέον πολυπλέκτες F7, ενώ η αραιή σχεδίαση ικανοποιεί τους χρονικούς περιορισμούς έως τα 325 MHz, έναντι 350 MHz για την πυκνή. Οι μετρήσεις δείχνουν επίσης ότι το 84–86% της κατανάλωσης ενέργειας της κάρτας είναι στατικό, επομένως η εξοικονόμηση προέρχεται από την ταχύτερη ολοκλήρωση του υπολογισμού και όχι από χαμηλότερη κατανάλωση ισχύος. Για τη μελέτη της κλιμάκωσης εξετάζονται, σε υλοποίηση out-of-context, όλοι οι συνδυασμοί πυρήνων και υποπυρήνων με γινόμενο 64, οι οποίοι έχουν τις ίδιες διαστάσεις και τον ίδιο αριθμό πράξεων ανά κύκλο ρολογιού: η διάταξη 8×8 δίνει την υψηλότερη συχνότητα, ενώ η αύξηση του αριθμού των πυρήνων κοστίζει ταυτόχρονα επιφάνεια και συχνότητα, με τη διάταξη 64×1 να απαιτεί 38% περισσότερα LUTs και να λειτουργεί σε 15% χαμηλότερη συχνότητα. Τα αποτελέσματα δείχνουν ότι, όταν η αραιότητα χρησιμοποιείται για να μειώσει τα δεδομένα βαρών ανά γραμμή ενώ όλοι οι πολλαπλασιαστές παραμένουν απασχολημένοι, η ρυθμιζόμενη κλιμακώνεται σχεδόν γραμμικά με τον λόγο αραιότητας.

Λέξεις-κλειδιά — FPGA, Επιταχυντής υλικού, Δομημένη αραιότητα N:M, GEMV, High Bandwidth Memory, Alveo U280, Αναδιάρθρωση κατά τη λειτουργία, Κλιμακωσιμότητα

Abstract

General matrix–vector multiplication (GEMV) is the core computational kernel of deep neural network inference, since every output row requires a large volume of weights to be transferred and processed. N:M structured sparsity, in which every group of M weights contains exactly N non-zero elements, reduces the volume of weights that must be processed while preserving a regular pattern that can be exploited efficiently in hardware. This thesis presents the design, implementation and evaluation of a 2:M sparse GEMV accelerator for the AMD Alveo U280 FPGA platform. The accelerator supports the 2:4, 2:8, 2:16 and 2:32 sparsity ratios and can switch between them at runtime through a 2-bit code that is carried within the data stream and specifies the ratio applied to the weights. In the proposed architecture the number of multipliers is fixed and only the accumulation length of each row varies: 64 independent accumulators, organized into 8 cores of 8 blocks each, process the non-zero elements two at a time over a fixed activation window, so that the DSP blocks remain busy at every sparsity ratio without an adder tree. A replay buffer loads the activation vector once and reuses it for all rows. The accelerator is integrated as an RTL kernel in Vitis, with HLS data movers over 17 High Bandwidth Memory (HBM) pseudo-channels, and is compared against a dense reference design that uses the same data movers, the same memory and the same clock. Both designs produce bit-exact results on the physical U280 card, and the sparse design changes its sparsity ratio in the middle of a computation without reloading data. At 300 MHz, the sparse design computes the same GEMV $2.00\times$, $3.96\times$, $7.93\times$ and $15.81\times$ faster than the dense design for the 2:4, 2:8, 2:16 and 2:32 ratios, respectively, and reduces the energy the card consumes for a computation of identical input dimensions by $1.77\times$ to $13.99\times$, while the speed-up is preserved at 325 MHz ($2.02\times$, $4.01\times$, $8.00\times$ and $15.92\times$, respectively). The cost of the implemented architecture is 41% more LUTs and 8,192 additional F7 multiplexers, and the sparse design meets its timing constraints up to 325 MHz, compared with 350 MHz for the dense design. The measurements also show that 84–86% of the card’s energy consumption is static; the savings therefore come from completing the computation sooner rather than from lower power consumption. To study scalability, all combinations of cores and blocks whose product is 64 are examined in out-of-context implementation; these share the same interfaces and the same number of operations per clock cycle. The 8×8 configuration achieves the highest frequency, whereas increasing the number of cores costs both area and frequency, with the 64×1 configuration requiring 38% more LUTs and operating at a 15% lower frequency. The results show that when sparsity is used to reduce the weight data per row while all multipliers remain busy, throughput scales almost linearly with the sparsity ratio.

Keywords — FPGA, Hardware accelerator, N:M structured sparsity, GEMV, High Bandwidth Memory, Alveo U280, Runtime reconfiguration, Scalability

Ευχαριστίες

Θα ήθελα να ευχαριστήσω ιδιαίτερα τον επιβλέποντα καθηγητή μου, κ. Δημήτριο Σούντρη, για την καθοδήγηση και την υποστήριξή του καθ' όλη τη διάρκεια εκπόνησης της διπλωματικής μου εργασίας στο Εργαστήριο Μικροϋπολογιστών και Ψηφιακών Συστημάτων.

Ακόμη, θα ήθελα να ευχαριστήσω τον υποψήφιο διδάκτορα Ηλία Παπαλάμπρου και τον διδάκτορα Δημοσθένη Μασούρο για την άψογη συνεργασία και τις πολύτιμες συμβουλές τους.

Ευχαριστώ με όλη μου την καρδιά την οικογένειά μου: τη μητέρα μου, τον πατέρα μου και τα δύο μου αδέλφια, για την αμέριστη στήριξη και την αγάπη τους, ειδικά κατά τη διάρκεια των σπουδών μου.

Τέλος, ευχαριστώ ολόψυχα τους φίλους μου, ιδιαίτερα τον Αντρέα, τον Ματθαίο, τον Αχιλλέα, τον Χριστόδουλο και τον Αιμίλιο, για τη συμπαράσταση και την υπομονή τους σε κάθε βήμα αυτής της κοινής διαδρομής.

Σώζος Κούλας
Οκτώβριος 2026

Contents

Περίληψη	5
Abstract	7
Ευχαριστίες	9
Figure List	13
1 Background	15
1.1 Deep Neural Networks (DNNs) Inference and Hardware Acceleration	15
1.1.1 Neural Networks and Inference	15

Figure List

Chapter 1

Background

1.1 Deep Neural Networks (DNNs) Inference and Hardware Acceleration

This section introduces the computational structure of deep neural networks (DNNs) and explains why their inference cost is mainly matrix products. It also compares the hardware platforms on which DNN inference is executed.

1.1.1 Neural Networks and Inference