

## گزارش تمرین دوم درس طراحی کامپیوتری سیستم‌های دیجیتال


معین کرمی: ۸۱۰۱۹۸۵۴۰

سید محمد امین اطمینانی: ۸۱۰۱۹۸۵۵۹

### مشکلات طراحی در تمرین اول (معین کرمی):

تنها مشکل در تمرین اول مربوط به خروجی یکی از کارنومپ‌ها که سیگنال push را تولید می‌کرد بود که فرمول درست آن را در زیر مشاهده می‌کنید (قسمت هایلایت شده قسمت است که تصحیح شده)

روش تصحیح: فقط کافی بود فرمول را تصحیح کنیم.



## تست بنچ:

برای تست درستی طراحی از یک تست بنچ self checking استفاده شده است و برای تولید ورودی و خروجی‌های درست متناظر با این ورودی‌ها از یک کد به زبان cpp استفاده شده است که می‌توانید آن را داخل پوشه‌ی `sim\model` ببینید و همچنین فایل ورودی و خروجی را می‌توانید داخل پوشه‌ی `sim\file` مشاهده کنید. (تطابق خروجی مدار و خروجی درست و مورد انتظار به طور خودکار داخل تست‌بنچ انجام می‌شود.)

خروجی مدار به ازای ورودی از ۰ تا ۱۴ چک شده است. (طراحی جواب گوی اعداد بزرگتر هم هست ولی اعداد بزرگتر زمان زیادی برای شبیه سازی می‌خواهند و خروجی آن‌ها ممکن است از  $2^{64}$  بیشتر شود در نتیجه تولید آن‌ها با زبان cpp دشوار خواهد بود.)

نتایج شبیه سازی را می‌توانید در صفحه بعد مشاهده کنید.

پ.ن: توجه کنید که کارنومپ متناظر سیگنال `done` کشیده نشده است و دلیل آن این است که این سیگنال فقط در استیت شماره ۰ روشن می‌شود پس داریم:

```
done = ~cs[0] & ~cs[1] & ~cs[2] & ~cs[3]
```




# فایل های مربوط به تمرین ۱ (مسیر داده و کنترل)

## مسیر داده نهایی (بدون تغییر)

۸۱۰۱۹۸ و ۴۰

پسین کرمی




توجه کنید که هر داده در الکت  
به سه قسمت تقسیم می شود که از  
چپ به راست به ترتیب عبارتند  
از  $n$ ،  $f(n)$  و  $mode$ .  
می باشد که  $mode$  به  
اطلاع می دهد که در کدام مرحله  
می باشد  $f(n)$   
لستیم.

$mode=00 \rightarrow fib(n)$  به صورت کامل محاسبه شده است


برای اولین بار این داده را در الکت  $mode=10$  می بینیم در نتیجه  $f(n)$  در اینجا نگه داشته می شود

این داده را قبلاً دیده ایم  $mode=01$  و بخشی از  $f(n)$  محاسبه شده است.

## استیت دیاگرام نهایی (بدون تغییر)



## کارنومپ های نهایی (با تغییر اندک)



بعضی های هریک در هر جدول به هم متصل می باشند.

$cs[3:2]$		00	01	11	10
$cs[1:0]$	00	X	1	X	0
	01	0	0	X	X
	11	X	X	X	X
	10	X	0	X	X

$\sim cs[0] \cdot \sim cs[1] \cdot cs[2]$

sl2

$cs[3:2]$		00	01	11	10
$cs[1:0]$	00	X	X	X	1
	01	1	0	X	X
	11	X	X	X	X
	10	X	0	X	X

$cs[3] + (\sim cs[3] + \sim cs[2])$


sl1[0]

$cs[3:2]$		00	01	11	10
$cs[1:0]$	00	X	X	X	1
	01	0	1	X	X
	11	X	X	X	X
	10	X	0	X	X

$cs[3] + (\sim cs[1] \cdot cs[2])$

sl1[1]

## طراحی گیت لول کنترلر (بدون تغییر)





## مشکلات طراحی در تمرین اول (سید محمد امین اطمیابی) :

به طور کلی طراحی که برای تمرین اول انجام شد از لحاظ مسیر داده و کنترلر پیچیدگی بسیار زیادی داشت و همین امر پیاده سازی و اشکال زدایی را بسیار سخت می کرد . از ایرادات وارد به طراحی مسیر داده می توان به استفاده بدون محدودیت از منابع کرد . همچنین این مورد باعث پیچیدگی اتصالات بوده است. بدلیل تفکری که این طراحی دنبال می کرد (ساخت درخت فیبوناچی به طور کامل) از نظر کنترلر دارای تعداد بساز زیادی وضعیت بوده است به طوری که برای مثال به ازای هر بار فراخوانی تابع ، هر دو زیر درخت به پشته اضافه می شدند و با محاسبه فراخوانی روی پشته باید یک عملیات swap انجام می شد تا به فراخوانی تابع زیرین دسترسی یافت و زیر درخت دیگر نیز محاسبه شود .

کنترلر این طراحی به صورت رفتاری پیاده سازی شده بود که این امر جهت پیاده سازی سخت افزاری نسبت به طراحی در سطح گیت از سرعت کمتر و منبع مورد نیاز بیشتری برخوردار بود و بهینه نبود .