



دانشگاه تهران دانشکده مهندسی برق و کامپیوتر

طراحی کامپیوتری سیستمهای دیجیتال یاییز ۱۴۰۰

CA3: Review on logic design and introduction to FPGA bit-stream generation

توضيحات پروژه

در تمرینهای یک و دو، ماژولی برای پیادهسازی یک مدل خاص از دنبالهی فیبوناچی، طراحی و پیادهسازی کردید. در این تمرین قصد داریم بجای یک مدل پیچیده از دنبالهی فیبوناچی، ساده ترین مدل آن را در نظر گرفته و مسیر داده و کنترل را برای این مدل، در سطح گیت، طراحی و پیادهسازی کنیم. این تمرین دو فاز دارد، در فاز اول، مدار خود را بر روی کاغذ طراحی کرده و در فاز دوم، مدار طراحی شده را با استفاده از وریلاگ پیادهسازی کرده و شبیهسازی می کنید.

مهلت تحویل این تمرین در مجموع دو هفته درنظر گرفته شده است. در انتهای هفتهی اول بایستی فاز اول و در انتهای هفتهی دوم، فاز دوم را آپلود کنید.

در قطعه کد زیر، می توانید مدل ساده ی سری فیبوناچی که قصد پیادهسازی آن را داریم، مشاهده کنید.
Int fib(int n)


{

If(n <= 1) return 1;


return fib(n-1) + fib(n-2);


}

توجه کنید که برای طراحی این تابع نیز همانند تمرینهای یک و دو، باید از پشته استفاده کنید ولی به منظور ساده سازی در پیاده سازی، نحوه ی عملکرد پشته متفاوت خواهد بود. در دنباله شکلهای زیر، می توانید نحوه ی عملکرد پشته به ازای (3) fib را مشاهده کنید.



هدف این تمرین، پیادهسازی طراحی نهایی بر روی بخشهای قابل برنامهریزی FPGA میباشد. بنابراین ضروری است تا مسیرهای داده و کنترل را در سطح گیت طراحی کرده و آنها را بر روی سلولهای منطقی قابل برنامهریزی یک FPGA، سنتز کنید. سلولهای منطقی در شکل ۱ نشان داده شدهاند.





شكل ۱: سلول هاى منطقى قابل برنامهريزى مربوط به ماژول منطقى Actel

دقت کنید که برای طراحی مسیرداده و کنترلر(FSM) شما تنها مجاز به استفاده از سلولهای C1، C1، S1 و S2 و S1، C2، C1 و S2 هستید.

چنانچه عملکرد ماژول ذکر شده صحیح باشد، نمره کامل به شما تعلق خواهد گرفت(البته عملکرد صحیح در نهایت با استفاده از فاز دوم تمرین سنجیده خواهد شد). با این حال، در این فاز، برای گروههایی که مدار را از نظر حاصل ضرب مساحت در زمان اجرا، بهینه کنند، نمره امتیازی درنظر گرفته خواهد شد.

برای بدست آوردن مساحت کل کافی است مساحت تمام ماژولها را با یکدیگر جمع کنید. مساحت هر ماژول در جدول زیر نشان داده شده است. برای بهینه کردن طرح، تا حد امکان باید از ماژولها بیشترین استفاده را بکنید، بنابراین سعی کنید با توجه به معماری ماژولها، به طور کارآمدی از این ماژولها استفاده کنید.

Module	C1	C2	S1	S2
Area	7	8	15	15

برای بدست آوردن زمان اجرا، کافی است براساس رابطهی زیر عمل کنید.

تعداد کلاک مورد نیاز برای بدست آوردن (fib(n) * زمان مسیر بحرانی = زمان اجرا

در جدول زیر می توانید تاخیرهای مربوط به هر یک از اجزای مدار را مشاهده کنید.

Area \

Module	Gates	Mux2:1	Mux4:1	FF
Delay	0.5	1	2	0

نمره امتیازی ۵ گروه برتر براساس جدول زیر محاسبه میشود.

Rank	1	2	3	4	5
Bonous	+15%	+8%	+4%	+2%	+1%

مواردی که در حین پیادهسازی باید درنظر بگیرید:

- ۱- ورودی باید سه بیتی باشد.
- ۲- رجیسترها را متناسب با نیاز خود، با حداقل بیت مورد نیاز تعریف کنید.
- $^{\mathsf{T}}$ پیادهسازی پشته به صورت behavioral خواهد بود(بنابراین نیازی به دخیل کردن پشته در محاسبات pop, push, data_in, data_out, نخواهید داشت). سیگنالهای ورودی و خروجی پشته، می تواند شامل empty, top باشد.
- ۴- بهتر است طراحی به صورت سلسلهمراتبی انجام شود. (ابتدا هر یک از بلوکهای C1, C2, S1, S2 را به صورت یک ماژول تعریف کرده و سپس با استفاده از آنها سایر ماژولها را به صورت سلسلهمراتبی ییاده سازی کنید).
- ۵- تا جای ممکن کنترلر خود را ساده تعریف کنید تا در ساده کردن جدول کارنوی مربوطه به مشکل نخورید.

مواردی که باید در فاز اول تحویل دهید:

- ۱- طراحی کنترلر و مسیرداده بر روی کاغذ
- ۲- مسیر بحرانی مدار (می توانید از شکل مناسب برای نشان دادن آن استفاده کنید و دنباله ی گیتهایی که در این مسیر قرار می گیرند نیز لیست کنید)

 $^{\mathsf{T}}$ - محاسبات مربوط به بهینه سازی ذکر شده (مساحت و زمان اجرا)، به ازای N=7. دقت کنید که گزارش این موارد باید به طور دقیق و با جزئیات کامل باشد.

مواردی که باید در فاز دوم تحویل دهید:

- ۱- کدهای مربوطه به زبان وریلاگ (تمامی ماژولها)
- ۲- یک testbench که تمامی مقادیر بین ۰ تا ۷ را دریافت کرده، خروجی را با خروجی مورد انتظار مقایسه کند و نتایج مقایسه را در یک فایل تکست ذخیره کند. در هر ردیف این فایل،۴ مقدار وجود خواهد داشت که به فرم زیر خواهد بود:

N, real output, expected output, compared result(true/false)

با استفاده از اسکریت شبیهسازی کنید.

۳- مشابه تمرین دوم، متناسب با پوشهی trunk فایلهای گزارش و کدها و... را در پوشهی متناظر آن قرار دهید.

توجه: انجام این تمرین به صورت گروههای دونفره خواهد بود.