# FE2009bal(仮称)

0907029
京大　岩城

# 目標

| 項目 | 目標 | 備考 |
|---|---|---|
| ダイナミックレンジ | ±1.0pC以上 | 下方修正 |
| タイムウォーク | 10ns以下 | 5fC以上の領域で |
| ピーキングタイム@PZ | ~20ns | この程度なら問題なし<br>重要なのはtime walk |
| ピーキングタイム@ shaper | ～50ns | |
| 消費電力 | 15mW/ch | もう1, 2mW程度は許容 |


# 各回路要素

# FE2007からの主な変更点

C28=1.8pF⇒1.1pF
preampゲインをあげて
time walkを改善する

R1=25kΩ⇒60kΩ


R0=30kΩ⇒60kΩ
R1=3kΩ⇒2kΩ
30倍アンプに





LVDSドライバをなくして
インバータをつけ
CMOSTTL(0-2.5V)出力に

5bit DACから
Corse3、fine3の6bitDACへ


# Preamp


1.8pF
⇒1.1pF
× 2
× 60
L=1u
W=100u
4pF
PC sim=1.2pF
PC sim=4pF
damp_51_pver_2009t
vee
pout
IN
INMS
VB_N_100_1
VICASC_N_10_2
OUT
VIDEC_P_5_6_PZ
VOFF_GND
VIDEC_P_5_6

# AMP



L=2u⇒1u
(立ち上がりを早くするため)
vcc
M30
"pch"
l=1u
w=15u
M19
"pch"
l=2u
w=60u
VBIAS_P_60_1
M4
"pch"
l=1u
w=116u
INN
in
M18
"pch"
l=2u
w=100u
M17
"pch"
l=2u
w=100u
ip
INP
M36
"nch"
l=8u
w=2u
gnda
CC
OUT
M34
"pch"
l=2u
w=50u
M35
"pch"
l=2u
w=50u
C0
c=400f
M37
"nch"
l=10u
w=4u
M29
"nch"
l=4u
w=20u
M21
"nch"
l=4u
w=20u
M16
"nch"
l=4u
w=20u
M6
"nch"
l=850n
w=54u
vee
vee

# Shaper(2007から流用)




# サムアンプ(2007から流用)

1/5アッテネーション
（60kΩ : 12kΩ）




# Analog Buffer





この前の大和田さんの資料の通り

# コンパレータ



70kΩ
sim=10K
sim=50K
sim=1p
VBP
INP
INM
VBM
VDIFC
OUTP
OUTM
difinv2r2_bal

4段で


# コンパレータ内部


vddd
M56
"pch"
l=600.0n
w=28u
VBP
M2
"pch"
l=600.0n
w=14u
M3
"pch"
l=600.0n
w=14u
OUTM
OUTP
R0
r=70K
R1
r=70K
70kΩ
INP
INM
M0
"nch"
l=600.0n
w=10u
M1
"nch"
l=600.0n
w=10u
VDIFC
チップの外でgndへ
M5
"nch"
l=600.0n
w=20u
VBM
vssd
vssd
VSSD(-2.5V)へ

# DAC



ACTAMP
(FE2007から流用)
別々にBias
C3f3 6bitDAC
DACモニターch
選択用スイッチ
sim=30K
vth
direff
direfc
CO
sd5
ck
wr
rb
DI
C
WR
RB
spt
DO
b0
b1
b2
b3
b4
b5
b6
b7
sw0
sw1
sw2
sw3
sw4
sw5
irefc ireff
dac_c3f3t_bal
vo_vref
vcc−vee
sim=10K
sim=30K
inm
inp
ACTAMP3
out
VTH_SET
DOVR_SW
csw
daco_vref
iref
gnda
c=400.0f

# c3f3DAC



fine bit
coarse bit
sw0
sw1
sw2
sw3
sw4
sw5
vo_vref
is1_32
is1_8
VEE(-2.5V)へ
vee
ireff
irefc
C2
c=351.366f
C1
c=351.366f
C0
c=878.415f

# BIAS用回路


## プリアンプ用




## PZC用





## DAC用






Coarseとfine
別々に用意

## コンパレータ用




VSSD
(-2.5V)へ




アンプ用

PZC, Shaper, 30倍アンプ
別々に用意


| | | | |
|---|---|---|---|
| UPDATED | Jul 23 | | |
| DRAWN | | | |
| CHECKED | | | |
| CHECKED | | SIZE B | CAGE NO. / DWG NO. |
| ISSUED | | | |

# 検出器容量について

- これ以前の報告では検出器容量を入れずシミュレーションを行っていたが、
  今回はCd=100pFとした。
- 波形がなまりtimewalkが大きくなってしまったため、ampに変更を加えた。(6ページ目)
  simulation波形は次項

# 検出器容量による波形の違い


- 破線が検出器容量Cd=1pF、実線が100pF
- 入力:5fC




0 100 200 [ns]

# シミュレーション結果
# (特に断りのない場合
# 回路全体でシミュレーション)

# 波形(-5fC)




入力

preamp

PZ


Shaper

Sum amp

デジタル

0 1 2[us]

# 波形(-100fC)




入力 -100mV

preamp 60mV

PZ -200mV


Shaper 175mV

Sum amp 35mV

デジタル

0 1 2[us]

# 波形(-1pC)




入力

preamp

PZ


Shaper

Sum amp

デジタル

0 1 2[us]

# 波形(5fC)




入力

5mV

preamp

-3.1mV

PZ

10mV

Shaper

9.5mV


Sum amp

1.8mV

デジタル

0 1 2[us]

# 波形(100fC)




入力 -100mV

preamp -60mV

PZ 200mV


Shaper 175mV

Sum amp 35mV

デジタル

0 1 2[us]

# 波形(1pC)




入力

1V

preamp

-610mV

PZ

2V

Shaper

-1.75V

Sum amp


350mV

デジタル


0 1 2[us]

# リニアリティ(1chでテスト)


PZ 出力




Shaper 出力




Sum amp 出力





# クロストーク
# (ch0に2pC入れた時のch1の信号)





クロストークが少し大きい。


# タイムウォーク(1chでテスト)



# タイムウォーク(1chでテスト)



# 電力

アナログ

- +2.5V:52mA
- -2.5V:33mA

- デジタル
  - +2.5V:8mA
  - -2.5V:8mA
- 合計225mW/16ch⇒14mW/ch

あとは全体の電力を見ながらバイアス電流を調節
(例えば12mW/chにすると
time walk が1ns程度悪くなる)