

FE2009bal　DAC

DAC入力


Tek 停止
RST
CLK
SD
1.00 V Ω
1.00 V Ω
1.00 V Ω
20.0µs
87.0000µs
5.00MS/s
1000 points
780mV
17 10月 2009
02:38:43

先頭Bit拡大


Tek 停止
RST
CLK
SD
1.00 V Ω
1.00 V Ω
1.00 V Ω
1.00µs
−1.52000µs
100MS/s
1000 points
780mV
17 10月 2009

SDの内訳128ch（8chip）の場合

CH127								CH 126								…	…	CH0							
Tin	D3	D4	D5	D0	D1	D2	Moni	Tin	D3	D4	D5	D0	D1	D2	Moni	…	…	Tin	D3	D4	D5	D0	D1	D2	Moni

128×8＝1024bit

Tin : Test in このBitが立っているchへXCALINからTest Pulse が入力される。
D0～D5 : DAC。1bit＝9mV
Moni : Monitor このBitが立っているchのDACの電圧値がXDOVRから出力される。

TinとMoniは1chipあたり1chだけHにする。（別に複数chをHにしても壊れはしない）。
CLKの数とSDの数を一致させること。これがズレると全体がズレる。