Министерство образования Республики Беларусь

Учреждение образования БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных средств

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА к курсовому проекту на тему:

VHDL - МОДЕЛЬ МИКРОПРОГРАММНОГО ABTOMATA УМНОЖЕНИЯ ЧИСЕЛ

БГУИР КП 1-40 02 02 011 ПЗ

 Студент
 А.В. Миронь

 Руководитель
 П.Н. Бибило

СОДЕРЖАНИЕ

CO,	ДЕР	ЖАНИЕ	2
BBI	ЕДЕ	НИЕ	3
1	PA	ЗРАБОТКА АЛГОРИТМА	4
1	.1	Постановка задачи	4
1	.2	Краткие теоретические сведения	4
1	.3	Алгоритм	4
2	PA	ЗРАБОТКА VHDL-МОДЕЛИ	7
2	.1	Пакеты	7
2	.2	Entity «multiplier» и ее архитектура	7
3	PA	ЗРАБОТКА ТЕСТИРУЮЩЕЙ ПРОГРАММЫ	.11
4	MO	ОДЕЛИРОВАНИЕ И ОТЛАДКА VHDL ПРОГРАММ	.13
4	.1	Моделирование верхнего модуля	.13
4	.2	Покрытие VHDL-кода	.13
5	PA	ЗРАБОТКА ПРОГРАММ ВЕРИФИКАЦИИ	. 15
6	$\mathbf{C}V$	ИНТЕЗ УСТРОЙСТВА НА ЭЛЕМЕНТНОЙ БАЗЕ ПЛИС	.17
6	.1	Описание целевой ПЛИС	. 17
7	OL	ĮЕНКА АППАРАТНОЙ СЛОЖНОСТИ	.18
8	3A	КЛЮЧЕНИЕ	.19
9	СП	ІИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ	.20
10	ПР	РИЛОЖЕНИЕ А	.21
11	ПР	РИЛОЖЕНИЕ Б	.22
12	ПР	РИЛОЖЕНИЕ В	.23
13	ПР	иложение г	.24

ВВЕДЕНИЕ

Язык VHDL (Very high speed integrated circuits Hardware Description Language) был разработан в США по инициативе министерства обороны в 1987 году. VHDL был принят в качестве стандарта ANSI/IEEE Std 1076-1987. Затем язык был усовершенствован, новый стандарт ANSI/IEEE Std 1076-1993 (стандарт VHDL'93) появился в 1993 году.

VHDL – это мощный язык, который предназначен для описания проектов различной степени сложности – от простейшего вентиля до целой системы, состоящей из аппаратных и программных частей. Он позволяет описывать поведение, т.е. алгоритмы функционирования цифровых систем; различных уровнях абстракции, строить модели на выполнять имитационное моделирование и генерировать временные диаграммы, вести строгое документирование проекта, осуществлять синтез структуры по поведенческому описанию, автоматически генерировать тесты, а также проводить иерархическое функционально-структурное описание систем; имеет средства для описания параллельных асинхронных процессов, регулярных (систолических) структур и в то же время имеет все признаки языка программирования высокого уровня - позволяет создавать свои типы данных, имеет широкий набор арифметических и логических операций и т.д. Использование этого языка позволяет не привязывать проект заранее к конкретному физическому способу реализации.

Язык VHDL развивается, ему посвящаются международные конференции, выходят научные журналы, в которых изучаются проблемы использования VHDL. Он стал языком разработки международных проектов, в том числе осуществляемых с помощью всемирной компьютерной сети Internet. Знакомство с этим языком необходимо для эффективной работы по созданию самой разнообразной электронной аппаратуры на современной элементной базе сверхбольших интегральных схем.

1 РАЗРАБОТКА АЛГОРИТМА

1.1 Постановка задачи

Задано два двоичных числа A и B – векторы размерностью n = 4, ..., 10 элементов. Необходимо построить микропрограммный автомат для умножения двоичных чисел. Будет использоваться три регистра и сумматор: RG1 – регистр, в котором постоянно хранится значение множимого A; RG2 – регистр, в котором хранится множитель B; RG3 – регистр, в котором размещаются частичные суммы частичных произведений и произведение. Умножение будет производиться, начиная с младших разрядов, тем самым формируя частичные произведения.

1.2 Краткие теоретические сведения

Производительность ЭВМ в значительной степени определяется временем выполнения операции умножения. Программная реализация операции умножения двух операндов A и B с помощью операций сдвига и сложения требует значительного времени.

Простейший способ построения умножителя $n \times m$ разрядов следует из алгоритма умножения двоичных чисел:

$$P = A \times B = A \times (b_{m-1}2^{m-1} + \dots + b_12^1 + b_02^0)$$

$$= \sum_{j=0}^{m-1} A \times b_j 2^j = \sum_{j=0}^{m-1} P_j,$$
(1.1)

где $A=a_{n\text{-}1}$... a_1a_0 – множимое, $B=b_{m\text{-}1}$... b_1b_0 – множитель, $P_j=A\times b_j2^j$ – частичные произведения.

1.3 Алгоритм

Для обоснования принципа построения микропрограммного автомата необходимо воспользоваться правилом умножения двоичных чисел, при котором частичные произведения формируются, начиная с младших разрядов множителя В (рисунок 1.1).

```
- множимое A (RG1)
- множитель В (RG2)
- 1-е частичное произведение
- 2-е частичное произведение
- 3-е частичное произведение
- 4-е частичное произведение
- 4-е частичное произведение
- 1000011
```

Рисунок 1.1 – Правило умножения двоичных чисел

Суммирование частичных произведений должно осуществляться последовательно во времени с помощью сумматоров, предназначенных для сложения двух операндов. Особенность умножения двоичных чисел состоит в том, что частичные произведения могут принимать лишь два значения: значение множимого А либо значение нуля. Значение частичного произведения определяется значением текущего разряда множителя В. Если частичное произведение равно нулю, то микрооперацию сложения можно не выполнять.

Множимое А используется как частичное произведение, и оно будет храниться в регистре RG1. Для определения значения текущего разряда множителя В необходимо иметь сдвигающий регистр RG2. В исходном состоянии регистр RG2 загружен множителем В. Чтобы выявить значение следующего разряда множителя В, после каждой микрооперации сложения частичного произведения необходимо производить сдвиг содержимого RG2 в сторону самого младшего разряда. Для хранения частичных сумм частичных произведений необходимо располагать третьим регистром RG3. В исходном состоянии RG3 должен быть загружен нулями. В процессе умножения осуществляется сложение содержимого регистра RG3 с частичным произведением А. Частичная сумма помещается в RG3, после чего выполняется сдвиг в сторону младших разрядов. При этом в два раза увеличивается вес каждого очередного разряда множителя В.

На рисунке 1.2 показан процесс умножения с использованием трех регистров и сумматора. Множимое A=0111 постоянно находится в регистре RG1. В исходном состоянии в регистр RG3 помещен нуль 0000, а в регистр RG2 — множитель B=0101. Нуль в старшем разряде операндов A и B свидетельствует о том, что перемножаются положительные числа. В процессе умножения в регистре RG3 размещаются частичные суммы частичных произведений и произведение.




Рисунок 1.2 – Алгоритм умножения

Этапы умножения:

- 1. Анализируется младший разряд регистра RG2:
- Если младший разряд RG2 равен 1, то выполняется микрооперация сложения содержимого регистров RG3 и RG1, и результат помещается в RG3.
 - Если младший разряд RG2 равен 0, то переходим к этапу 2.
- 2. Выполняется микрооперация сдвига вправо на один разряд содержимого составного регистра (RG3 и RG2).

Этот процесс носит циклический характер. Число циклов n равно числу разрядов множителя A (в данном случае n=4).

2 РАЗРАБОТКА VHDL-МОДЕЛИ

Загрузка исходных данных производится из текстового файла (рисунок 2.1). Двоичные числа разделены символом «пробел». Каждая новая пара множимого и множителя записывается с новой строки. Входные данные параметризируются в пакете «project_package». Пакет представлен в листинге 2.1.

```
0111 0000
0111 0001
0111 0010
0111 0111
0111 0100
0111 0110
0111 0111
```

Рисунок 2.1 – Представление исходных данных в текстовом файле

2.1 Пакеты

Константы и типы описаны в пакете project_package.

Листинг 2.1 – Пакет «project_package»

2.2 Entity «multiplier» и ее архитектура

Листинг 2.2 – Код умножителя

```
result : OUT std logic vector (0 TO (N * 2) - 1));
END multiplier;
ARCHITECTURE mult function beh OF multiplier IS
     FUNCTION fill array with zeros(arr : int array) RETURN
int array IS
          VARIABLE arr with zeros : int array;
          FOR i IN 0 TO arr'length - 1 LOOP
               arr with zeros(i) := 0;
          END LOOP;
          RETURN arr with zeros;
     END FUNCTION;
     FUNCTION std logic to integer(arr : std logic vector(0 TO N
- 1)) RETURN int array IS
          VARIABLE arr to integer : int array;
     BEGIN
          FOR i IN 0 TO arr'length - 1 LOOP
               IF (arr(i) = '1') THEN
                    arr to integer(i) := 1;
               ELSE
                   arr to integer(i) := 0;
               END IF;
          END LOOP;
          RETURN arr to integer;
     END FUNCTION;
     FUNCTION integer to std logic(arr1, arr2 : int array) RETURN
std logic vector IS
          VARIABLE arr to std logic : std logic vector(0 TO (N *
2) - 1);
     BEGIN
          FOR i IN 0 TO arr1'length - 1 LOOP
               IF (arr1(i) = 1) THEN
                    arr_to_std_logic(i) := '1';
               ELSE
                    arr to std logic(i) := '0';
               END IF;
          END LOOP;
          FOR i IN 0 TO arr2'length - 1 LOOP
               IF (arr2(i) = 1) THEN
                    arr to std logic(i + N) := '1';
               ELSE
```

```
arr to std logic(i + N) := '0';
               END IF;
          END LOOP;
          RETURN arr to std logic;
     END FUNCTION;
     FUNCTION multiply(rg1, rg2 : std logic vector(0 TO N - 1))
RETURN std logic vector IS
          VARIABLE rg1 copy : int array;
          VARIABLE rg2 copy : int array;
          VARIABLE rg3 : int array;
          VARIABLE result : std logic vector (0 TO (N * 2) - 1);
          VARIABLE counter : INTEGER := N;
          VARIABLE buff : INTEGER := 0;
          VARIABLE rg3 last element : INTEGER := 0;
     BEGIN
          rg1 copy := std logic to integer(rg1);
          rg2 copy := std logic to integer(rg2);
          rg3 := fill array with zeros(rg3);
          WHILE counter > 0 LOOP
               IF (rg2 copy(N - 1) = 1) THEN
                    FOR i IN rg3'length - 1 DOWNTO 0 LOOP
                         rg3(i) := rg3(i) + rg1 copy(i);
                         IF (buff \neq 0) THEN
                              rg3(i) := rg3(i) + buff;
                              buff := buff - 1;
                         END IF;
                         IF (rg3(i) > 1) THEN
                              buff := buff + 1;
                              rg3(i) := rg3(i) - (buff + 1);
                         END IF;
                    END LOOP;
               END IF;
               rg3 last element := rg3(N - 1);
               FOR i IN rg3'length - 1 DOWNTO 1 LOOP
                    rg3(i) := rg3(i - 1);
               END LOOP;
               rg3(0) := 0;
               FOR i IN rg2 copy'length - 1 DOWNTO 1 LOOP
```

```
rg2_copy(i) := rg2_copy(i - 1);
END LOOP;
rg2_copy(0) := rg3_last_element;

counter := counter - 1;
END LOOP;

result := integer_to_std_logic(rg3, rg2_copy);

RETURN result;
END multiply;

BEGIN
result <= multiply(rg1, rg2);
END mult_function_beh;</pre>
```

3 РАЗРАБОТКА ТЕСТИРУЮЩЕЙ ПРОГРАММЫ

Для тестирования умножителя двоичных чисел была написана VHDLпрограмма, в которой множимое и множитель считываются из текстового файла каждые 50 нс.

Листинг 3.1 – Тестирующая программа

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std logic textio.ALL;
USE ieee.numeric std.ALL;
USE std.textio.ALL;
LIBRARY work;
USE work.project package.ALL;
ENTITY test mult IS
END test mult;
ARCHITECTURE test beh OF test mult IS
COMPONENT multiplier IS
     PORT (
          rg1, rg2 : IN std logic vector (0 TO N - 1);
          result : OUT std logic vector (0 TO (N * 2) - 1));
END COMPONENT;
SIGNAL rg1, rg2 : std logic vector (0 TO N - 1);
SIGNAL result : std logic vector (0 TO (N * 2) - 1);
CONSTANT f name : STRING := "input data.txt";
FILE f source : text;
BEGIN
mult func call: multiplier PORT MAP(rg1 => rg1, rg2 => rg2, result
=> result);
PROCESS
     VARIABLE f line : line;
     VARIABLE rg1 line : std logic vector(0 TO N - 1);
     VARIABLE rg2 line : std logic vector(0 TO N - 1);
     VARIABLE space char : CHARACTER;
```

```
BEGIN
    file_open(f_source, f_name, read_mode);

WHILE (NOT endfile(f_source)) LOOP
        readline(f_source, f_line);
        read(f_line, rg1_line);
        read(f_line, space_char);
        read(f_line, rg2_line);

        rg1 <= rg1_line;
        rg2 <= rg2_line;

        WAIT FOR 50 ns;

END LOOP;

    file_close(f_source);

END PROCESS;
END test_beh;</pre>
```

4 МОДЕЛИРОВАНИЕ И ОТЛАДКА VHDL ПРОГРАММ

Моделирование цифровых систем является важным этапом в процессе разработки. Целями моделирования могут быть как исследование алгоритмов работы проектируемого устройства, так и верификация характеристик, получаемых при его аппаратной реализации.

При моделировании используется подход, основанный на «испытательном стенде». Моделируемое устройство представляется своим синтезируемым кодом, а для проверки его поведения создаются описания тестовых воздействий.

Граф-схема устройства умножения представлена в приложении А.

Схемы операционного и управляющего автоматов представлены в приложении Б.

Временная диаграмма представлена в приложении В.

4.1 Моделирование верхнего модуля

Моделирование и верификация проводилась в системе ModelSim с помощью тестирующей программы, приведённой в листинге 3.1. В результате работы не было выведено сообщений об ошибках в тестирующей модели, следовательно, VHDL-модель устройства можно считать эквивалентной эталонной модели и реализованной корректно.

4.2 Покрытие VHDL-кода

Покрытие характеризует текст программы с точки зрения прохождения VHDL кода при моделировании. Применение процедур покрытия кода не предназначена для проверки правильности ожидаемых и полученных реакций VHDL-модели цифровой системы на наборах значений входных сигналов. Если промоделированная строка была выполнена хотя бы один раз, то она считается покрытой, иначе строка непокрыта. Результат покрытия VHDL-кода в среде ModelSim моделируемого устройства продемонстрирован на рисунке 4.1.




Рисунок 4.1 – Отчет о покрытии тестами в HTML формате

5 РАЗРАБОТКА ПРОГРАММ ВЕРИФИКАЦИИ

Для реализации метода, описанного в пункте 1, была разработана верификационная программа на языке Java. Код программы представлен в листингах 5.1-5.2, основная функция приведена в листинге 5.2. Результат выполнения программы представлен в приложении Г.

Листинг 5.1 – Ввод данных

```
private static final int NUMBER LENGTH = 4;
private static final Scanner scanner = new Scanner(System.in);
public void start() {
    int[] rg1 = new int[NUMBER LENGTH];
    int[] rg2 = new int[NUMBER LENGTH];
    System.out.print("\nEnter the 1st number: ");
    enterNumber(rg1);
    System.out.print("\nEnter the 2nd number: ");
    enterNumber(rg2);
}
     Листинг 5.2 – Умножение чисел
private void multiply(int[] rg1, int[] rg2) {
    int[] rg3 = new int[NUMBER LENGTH];
    int[] result = new int[NUMBER LENGTH * 2];
    int counter = rg1.length;
    int buffer = 0;
    while (counter > 0) {
        if (rg2[NUMBER LENGTH - 1] == 1) {
            for (int i = rg3.length - 1; i >= 0; i--) {
                rg3[i] += rg1[i];
                if (buffer != 0) {
                    rg3[i] += buffer;
                    buffer--;
                }
                if (rg3[i] > 1) {
                    buffer++;
                    rg3[i] -= (buffer + 1);
                }
            }
        }
```

```
int rg3LastElement = rg3[NUMBER LENGTH - 1];
       for (int i = rg3.length - 1; i > 0; i--) {
            rg3[i] = rg3[i - 1];
       rg3[0] = 0;
       for (int i = rg2.length - 1; i > 0; i--) {
            rg2[i] = rg2[i - 1];
       rg2[0] = rg3LastElement;
       counter--;
    }
    for (int i = 0; i < rg3.length; i++) {
        result[i] = rg3[i];
    }
   for (int i = 0; i < rg2.length; i++) {
       result[i + NUMBER_LENGTH] = rg2[i];
    }
}
```

6 СИНТЕЗ УСТРОЙСТВА НА ЭЛЕМЕНТНОЙ БАЗЕ ПЛИС

Этап синтеза представляет собой процесс трансформации исходного HDL-описания проектируемого устройства в список цепей, выполненный на низком логическом уровне. Элементы низкоуровневого описания, формируемого в процессе синтеза, должны соответствовать архитектуре семейства ПЛИС, выбранного для реализации проекта.

В синтезе выделяют следующие этапы:

- Высокоуровневый синтез
- Технологически независимые оптимизации
- Технологическое отображение
- Увеличение быстродействия

На этапе высокоуровневого синтеза осуществляется замена HDL конструкций соответствующими подсхемами. Во время этапа технологически независимых оптимизаций осуществляется оптимизация комбинационной логики. На третьем этапе осуществляется покрытие минимизированных логических выражений описаниями логических элементов, алгоритмическое описание триггеров заменяется описанием триггеров в целевой библиотеке. На заключающем этапе полученное структурное описание модифицируется, выделяются критические пути, происходит повторный синтез и быстродействие схемы увеличивается.

Для синтеза была использована программа Leonardo 2010a.7.

6.1 Описание целевой ПЛИС

Количество элементов платы Spartan 3 XC3S50:

• Slices: 768;

• Slice Flip Flops: 1536;

• 4 input LUTs: 1536;

• Bonded IOBs: 124;

• GCLKs: 8.

7 ОЦЕНКА АППАРАТНОЙ СЛОЖНОСТИ

Оценка аппаратной сложности производилась путем изменения количества разрядов двоичных чисел. График зависимости используемой аппаратуры продемонстрирован на рисунке 7.1.




Рисунок 7.1 – Оценка аппаратной сложности

8 ЗАКЛЮЧЕНИЕ

В данном курсовом проекте была разработана VHDL-модель микропрограммного автомата умножения чисел.

В ПЛИС Spartan-3 XC3S1000 помещается проектируемое устройство, выполняющее умножение двух двоичных чисел с количеством от 4 до 10 разрядов. Выполнение курсового проекта максимально приближено к промышленной разработке цифровых устройств что позволило более глубоко изучить и систематизировать знания в области проектирования цифровых средств на языках описания аппаратуры.


Схемная реализация поставленной задачи на ПЛИС имеет большой объём, что показывает важность использования языков описания аппаратуры таких, как VHDL, чтобы значительно ускорить процесс разработки, а также сделать его более похожим на написание прикладных программ на языке высокого уровня.

9 СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

- [1] Бобрешов А.М. Проектирование цифровых устройств с помощью языка описания аппаратуры VHDL: учебное пособие/Бобрешов А.М., Дыбой А.В. Воронеж: ИПЦ ВГУ, 2007. 51 с.
- [2] Бибило П.Н. Основы языка VHDL: учебное пособие/Бибило П.Н. Москва, «Солон-Р», 2010.-200 с.
- [3] Бибило П.Н., Авдеев Н.А. VHDL. Эффективное использование при проектировании цифровых систем Москва, «Солон-Р», 2006. 344 с.

10 ПРИЛОЖЕНИЕ А

Граф-схема устройства умножения.



11 ПРИЛОЖЕНИЕ Б

Схема операционного автомата.





Схема управляющего автомата.



12 ПРИЛОЖЕНИЕ В

Временная диаграмма представлена для примера из пункта 1.

/test_mult/rg1	0111							
· - · -								
/test_mult/rg2	0000	0001	0010	0011	0100	0101	0110	0111
-								
/test_mult/result	00000000	00000111	00001110	00010101	00011100	00100011	00101010	00110001

Диаграмма представлена для времени моделирования от 2800 до 3200 нс.

RG1 – множимое A.

RG2 – множитель В.

Result – результат произведения.

13 ПРИЛОЖЕНИЕ Г

Результат выполнения верификационной программы по исходным данным примера из пункта 1.

Enter the 1st number: 0111 Enter the 2nd number: 0101

The result of multiplication: 00100011