“十二五”普通高等教育本科国家级规划教材配套参考书

电子技术基础

数字部分（第7版）

学习辅导与习题解答

华中科技大学电子技术课程组　编

主编　罗杰　秦臻

高等教育出版社

“十二五”普通高等教育本科国家级规划教材配套参考书

电子技术基础

数字部分（第7版）

学习辅导与习题解答

华中科技大学电子技术课程组　编

主编　罗杰　秦臻

高等教育出版社·北京

内容简介

本书是为配合华中科技大学电子技术课程组编，康华光和张林任主编、秦臻任副主编的《电子技术基础　数字部分》第7版教材而编写的学习辅导与习题解答。

本书旨在帮助读者了解本课程特点，掌握本课程的基本要求和重点，在学习方法和解题方法等方面给予指导。内容包括：课程的特点及学习方法；各章内容提要及重点，典型例题解析和教材各章习题全解。希望本书有助于讲授数字电子技术基础课程的教师进行教学研究以提高教学质量，也有利于有关工程技术人员及各类自学人员学习。

本书可供本、专科电子信息类、电气类、自动化类等专业的教师和学生使用，也可供准备硕士研究生入学考试的读者或从事电子技术的教学人员参考。

图书在版编目（CIP）数据

电子技术基础　数字部分（第7版）学习辅导与习题解答/罗杰，秦臻主编；华中科技大学电子技术课程组编
.--北京：高等教育出版社，2021.11
ISBN 978-7-04-056258-3

Ⅰ.①电… Ⅱ.①罗… ②秦… ③华… Ⅲ.①电子技术-高等学校-教学参考资料 Ⅳ.①TN

中国版本图书馆CIP数据核字（2021）第122346号

Dianzi Jishu Jichu　Shuzi Bufen（Di-qi Ban）Xuexi Fudao yu Xiti Jieda

策划编辑　欧阳舟	责任编辑　许怀容	封面设计　张　楠	版式设计　张　杰
插图绘制　黄云燕	责任校对　刘　莉	责任印制　刘思涵	

出版发行	高等教育出版社	网　址	http://www.hep.edu.cn
社　址	北京市西城区德外大街4号		http://www.hep.com.cn
邮政编码	100120	网上订购	http://www.hepmall.com.cn
印　刷	中农印务有限公司		http://www.hepmall.com
开　本	787mm×1092mm　1/16		http://www.hepmall.cn
印　张	21.75		
字　数	510千字	版　次	2021年11月第1版
购书热线	010-58581118	印　次	2021年11月第1次印刷
咨询电话	400-810-0598	定　价	41.70元

本书如有缺页、倒页、脱页等质量问题，请到所购图书销售部门联系调换

版权所有　侵权必究

物 料 号　56258-00

目　录

0　绪论 …… 1

数字电子技术基础课程特点及学习方法 …… 1

0.1　课程特点 …… 1

0.2　学习方法 …… 2

附录:“数字电子技术基础”课程教学基本要求 …… 3

1　数字逻辑概论 …… 4

一、内容提要及重点 …… 4

二、典型例题解析 …… 4

三、习题全解 …… 6

1.1　数字电路与数字信号 …… 6

1.2　数制 …… 7

1.3　二进制数的算术运算 …… 11

1.4　二进制代码 …… 12

1.5　二值逻辑变量与基本逻辑运算 …… 15

1.6　逻辑函数及其表示方法 …… 16

2　逻辑代数与硬件描述语言基础 …… 19

一、内容提要及重点 …… 19

二、典型例题解析 …… 20

三、习题全解 …… 23

2.1　逻辑代数的基本定律和规则 … 23

2.2　逻辑函数表达式的形式 …… 25

2.3　逻辑函数的代数化简法 …… 29

2.4　逻辑函数的卡诺图化简法 …… 32

2.5　硬件描述语言 Verilog HDL 基础 …… 37

3　逻辑门电路 …… 41

一、内容提要及重点 …… 41

二、典型例题解析 …… 42

三、习题全解 …… 45

3.1　逻辑门电路简介 …… 45

3.2　基本 CMOS 逻辑门电路 …… 45

3.3　CMOS 逻辑门电路的其他输出结构及参数 …… 53

3.4　类 NMOS 和 BiCMOS 逻辑门电路 …… 59

3.5　TTL 逻辑门电路 …… 62

3.6　逻辑描述中的几个问题 …… 63

3.7　逻辑门电路使用中的几个实际问题 …… 64

*3.8　用 Verilog HDL 描述 CMOS 门电路 …… 69

4　组合逻辑电路 …… 71

一、内容提要及重点 …… 71

二、典型例题解析 …… 71

三、习题全解 …… 76

4.1　组合逻辑电路的分析 …… 76

4.2 组合逻辑电路的设计 …… 81
4.3 组合逻辑电路中的竞争-冒险 …… 96
4.4 常用组合逻辑电路模块 …… 99
4.5 组合逻辑的可编程电路实现 … 125
4.6 用 Verilog HDL 描述组合逻辑电路 …… 129

5 锁存器和触发器 …… 141
一、内容提要及重点 …… 141
二、典型例题解析 …… 141
三、习题全解 …… 147
5.2 *SR* 锁存器 …… 147
5.3 *D* 锁存器 …… 151
5.4 *D* 触发器 …… 154
5.5 触发器的逻辑功能 …… 161
5.6 用 Verilog HDL 描述锁存器和触发器 …… 169

6 时序逻辑电路 …… 172
一、内容提要及重点 …… 172
二、典型例题解析 …… 172
三、习题全解 …… 183
6.1 时序逻辑电路的基本概念 …… 183
6.2 同步时序逻辑电路的分析 …… 189
6.3 同步时序逻辑电路的设计 …… 196
6.4 异步时序逻辑电路的分析 …… 207
6.5 常用时序逻辑电路模块 …… 214
6.7 用 Verilog HDL 描述时序逻辑电路 …… 229

7 半导体存储器 …… 248
一、内容提要及重点 …… 248
二、典型例题解析 …… 249
三、习题全解 …… 251
7.1 只读存储器 …… 251
7.2 随机存取存储器 …… 256

8 FPGA 和 CPLD …… 259
一、内容提要及重点 …… 259
二、典型例题解析 …… 260
三、习题全解 …… 261
8.1 现场可编程门阵列(FPGA) … 261
8.2 复杂可编程逻辑器件(CPLD)简介 …… 263
8.4 用 EDA 技术和可编程器件设计举例 …… 263

9 脉冲波形的变换与产生 …… 268
一、内容提要及重点 …… 268
二、典型例题解析 …… 269
三、习题全解 …… 274
9.1 单稳态电路 …… 274
9.2 施密特触发电路 …… 276
9.3 多谐振荡电路 …… 278
9.4 555 定时器及其应用 …… 281

10 数模与模数转换器 …… 288
一、内容提要及重点 …… 288
二、典型例题解析 …… 288
三、习题全解 …… 293
10.1 D/A 转换器 …… 293
10.2 A/D 转换器 …… 299

***11 数字系统设计基础** …… 305
一、内容提要及重点 …… 305
二、典型例题解析 …… 305
三、习题全解 …… 309
11.1 数字系统概述 …… 309
11.2 算法状态机 …… 310
11.3 交通信号灯控制系统 …… 318
11.4 数字密码锁 …… 328

0 绪　论

数字电子技术基础课程特点及学习方法

0.1　课程特点

数字电子技术基础是电气类、自动化类、电子信息类和部分非电类专业的一门重要技术基础课。其任务是使学生掌握电子技术方面的基本理论、基本知识和基本技能，为以后深入学习电子技术相关领域中的内容以及为电子技术在专业中的应用打好基础。

电子技术发展迅速、应用广泛，并且具有很强的实践性。数字电子技术基础不仅有自身完整的理论体系，而且还有各种功能的集成芯片用于硬件实现。有固定功能的常用逻辑电路的标准芯片，还有用户编程配置实现各种不同逻辑功能电路的可编程逻辑器件等。因此，学习本课程更强调理论与实际相结合的学习方法。

1. 数字电子技术基础课程的内容就是研究数字信号的产生、变换、传输和存储。数字信号是时间和幅值都离散的信号。数字信号用二值数字逻辑 **1**、**0** 描述，在电路中用高、低逻辑电平表示，而不是具体精确的数值，例如对于 5 V 电源供电的 74HC 系列电路，其输入电压在 3.5~5 V 范围为高电平，在 0~1.5 V 范围为低电平。当输入信号的变化不超出相应的范围，电路输出的逻辑电平不会改变，体现了数字电路抗干扰能力强的优点。

2. 逻辑门是数字电路的基本逻辑单元。它们包括 TTL 和 CMOS 两大系列，现在主要用 CMOS 系列。在 CMOS 电路中，MOS 管通常工作在截止区或可变电阻区。在 TTL 电路中，BJT 管工作在截止区或饱和区。MOS 管的恒流区（或 BJT 管的放大区）是一种过渡状态。

3. 数字电路所要研究的主要问题是电路的输入与输出之间的逻辑关系，即电路的逻辑功能。描述电路逻辑功能的主要方法有真值表、逻辑函数表达式、逻辑图、波形图、卡诺图和 HDL 描述等。主要分析工具是逻辑代数。

4. 根据电路的结构特点及其对输入信号响应规则的不同，数字电路分为组合逻辑电路和时序逻辑电路。数字电子技术基础的主要任务是对给定的电路进行逻辑功能分析，或根据实际需要设计出相应的逻辑电路。

5. 按照不同的逻辑功能，将常用的数字逻辑电路模块大体分为以下几类。

（1）组合逻辑器件：编码器、译码器、数据选择器、数据分配器及运算电路等。

（2）时序逻辑器件：寄存器、计数器等。

（3）数字信号产生变换：单稳态电路、施密特触发电路、多谐振荡电路、数模和模数转换器。

0.2 学习方法

数字电子技术基础课程总体上分为以下几部分。一是数字电路的基本单元电路：门电路和触发器。二是数字电路的分析与设计工具：逻辑代数。三是组合电路或时序电路的分析与设计。四是各种常用电路的模块结构、性能和工作原理。五是存储器和可编程逻辑器件。

根据数字电子技术课程的特点，在学习过程中应注意以下几点。

1. 注重掌握基本概念、基本原理、基本分析和设计方法

数字电子技术发展很快，各种用途的电路千变万化，但它们具有共同的特点，所包含的基本原理、基本分析和设计方法是相通的。我们要学习的不是各种电路的简单罗列，不是死记硬背各种电路，而是要掌握它们的基本概念、基本原理、基本分析与设计方法。只有这样才能对给出的任何一种电路进行分析，或者根据要求设计出满足实际需要的数字电路。

2. 抓重点，注重掌握常用电路模块的外特性

数字电路的种类很多，各种电路的内部结构及内部各工作过程千差万别，特别是大规模集成电路的内部结构更为复杂。学习这些电路时，不可能也没有必要一一记住它们，主要是了解电路结构特点及工作原理，重点掌握它们的外部特性（主要是输入和输出之间的逻辑功能）和使用方法，并能在此基础上正确地利用各类电路模块完成满足实际需要的逻辑设计。

3. 注意归纳总结

数字集成电路的应用广泛，学好数字电子技术课程需要掌握一些常用电路模块，因为这些电路模块是构成数字系统的部件。掌握它们包括了解它们的功能、结构特点及应用背景，并注意总结归纳，掌握其本质。例如译码器和数据选择器都可以实现逻辑函数，但两者的区别是，一片 n 位二进制输入端的译码器，只能用于产生变量数不大于 n 的组合逻辑函数，它可以附加门电路，实现多个输出的组合逻辑电路。一片 n 位地址输入端的数据选择器，可以实现变量数大于 n 的逻辑函数。由于数据选择器只有一个输出端，所以只能实现单个输出的逻辑函数。

4. 注重基础突出工程应用

电子技术基础课程学习的最终落脚点是对实际电路的分析和设计。经过理论分析和计算得到的设计结果还必须搭建实际电路进行测试，以检验是否满足设计要求。由于电子器件的电气特性具有分散性，理论设计出的电路在实际中也会出现意想不到的现象。例如用实验验证计数器 74×161 和一些门构成的 60 进制计数译码显示电路。一些同学的理论设计和线路连接均没有问题，但实验中出现了由瞬时状态产生的错误计数，此时只要在反馈门的输出端与地之间接一个小电容，即可消除瞬时状态造成的影响。

5. 注重新技术的学习

电子技术的发展是以电子器件的发展为基础的，新的器件层出不穷，旧的器件随时被淘汰。可编程器件的广泛使用使数字电路或系统的实现更灵活，并且体积小，功耗低，可靠性

高。因此,基于 Verilog 硬件描述语言和 CAD 工具的现代设计方法已成为从事电子电路设计人员必须掌握的技术,也是培养学生分析和解决问题能力以及创新能力的一个重要环节。

6. 建议学时

理论教学:56~64 学时。实验教学:32~40 学时。

为了帮助学生学习,现将教育部高等学校工科基础课程教学指导委员会于 2019 年制定的数字电子技术基础课程教学基本要求附后(见本节附录)。

附录:“数字电子技术基础”课程教学基本要求[①]

① 这是教育部高等学校工科基础课程教学指导委员会于 2019 年制定的。这里所谓基本要求是指最低课程质量要求,各校在教学上留有发展空间。

1 数字逻辑概论

一、内容提要及重点

本章的内容提要：

1. 信号包括：模拟信号、数字信号。对应的电路有模拟电路和数字电路。

2. **0**、**1** 可以用来表示二进制数，也可以表示逻辑状态。

3. 常用的数制有：二进制、八进制、十进制和十六进制。各种进制之间可以相互转换。

4. 无符号二进制数的算术运算。有符号的二进制数的原码、反码和补码。用补码进行带符号数的加减运算。

5. 常用的代码：二-十进制（BCD）码、格雷码、ASCII 码。常用的 BCD 码包括：8421、2421、5421、余 3 码、余 3 循环码等。

6. 基本逻辑运算：**与**、**或**、**非**。复合逻辑运算：**与非**、**或非**、**与或非**、**异或**、**同或**。

7. 逻辑函数的表示方法：真值表、逻辑函数表达式、逻辑图、波形图、卡诺图、HDL 语言描述。这些描述方法之间可以相互转换。

本章的重点：

二进制数、十六数制数及其与十进制数之间的转换；8421BCD 码、格雷码；**与**、**或**、**非** 3 种基本逻辑运算及其复合运算；逻辑函数的表示方法及其相互之间的转换等。

二、典型例题解析

例 1.1 将十进制数 25.562 转换成二进制数，要求转换误差不大于 2^{-6}。

解题思路：① 将整数与小数分开转换。将十进制数转换为二进制（或任意进制）数时，通常采用基数乘除法，即整数转换采用基数除法，小数转换采用基数乘法。

② 根据误差要求，需要保留小数点后 6 位，但需要多算一位，然后进行“四舍五入”处理。

解：整数部分采用基数除法，反复除 2，则

$$
\begin{array}{rrlll}
2 & 25 & \cdots\cdots\cdots & \text{余 } \mathbf{1}\cdots\cdots b_0 & \text{低位} \\
2 & 12 & \cdots\cdots\cdots & \text{余 } \mathbf{0}\cdots\cdots b_1 & \uparrow \\
2 & 6 & \cdots\cdots\cdots & \text{余 } \mathbf{0}\cdots\cdots b_2 & \\
2 & 3 & \cdots\cdots\cdots & \text{余 } \mathbf{1}\cdots\cdots b_3 & \\
 & 1 & \cdots\cdots\cdots & \text{余 } \mathbf{1}\cdots\cdots b_4 & \text{高位}
\end{array}
$$

$(25)_D = (\mathbf{11001})_B$

小数部分采用基数乘法，则

$$
\begin{array}{ll}
0.562\times 2 = 1.124\cdots\cdots \text{整数为 } \mathbf{1}\cdots\cdots b_{-1} & \text{高位} \\
0.124\times 2 = 0.248\cdots\cdots \text{整数为 } \mathbf{0}\cdots\cdots b_{-2} & \downarrow \\
0.248\times 2 = 0.496\cdots\cdots \text{整数为 } \mathbf{0}\cdots\cdots b_{-3} & \\
0.496\times 2 = 0.992\cdots\cdots \text{整数为 } \mathbf{0}\cdots\cdots b_{-4} & \\
0.992\times 2 = 1.984\cdots\cdots \text{整数为 } \mathbf{1}\cdots\cdots b_{-5} & \\
0.984\times 2 = 1.968\cdots\cdots \text{整数为 } \mathbf{1}\cdots\cdots b_{-6} & \\
0.968\times 2 = 1.936\cdots\cdots \text{整数为 } \mathbf{1}\cdots\cdots b_{-7} & \text{低位}
\end{array}
$$

$(0.562)_D = (\mathbf{0.1000111})_B \approx (\mathbf{0.100100})_B$

例 1.2 将十进制数 132.125 转换为十六进制数。

解题思路：此题有两种解法，一是直接转换法，用基数乘除法直接将十进制数转换为十六进制数；另一种是间接转换法，先将十进制数转换为二进制数，然后再将二进制数转换为十六进制数。

解一：将十进制数的整数和小数分别反复除 16 和乘 16，则

整数部分

$$
\begin{array}{rrlll}
16 & 132 & \cdots\cdots\cdots & \text{余 } 4\cdots\cdots h_0 & \text{低位} \\
 & 8 & \cdots\cdots\cdots & \text{余 } 8\cdots\cdots h_1 & \uparrow\ \text{高位}
\end{array}
$$

小数部分

$$0.125\times 16 = 2.0 \quad \cdots\cdots \quad \text{整数为 } 2\cdots\cdots\ h_{-1}$$

所以得 $(132.125)_D = (84.2)_H$

解二：将十进制整数转换为二进制数时，如果十进制数比较大使除法过程比较繁琐，也可以将十进制数与相当的 2 乘幂项相比，简化转换过程。由于 $2^7 = 128$，而 $132 = 128+4 = 2^7 + 2^2$，所以

$(132)_D = (2^7+2^2)_D = (\mathbf{10000100})_B$

小数部分

$0.125\times2=0.25$ …… 整数为 $0\cdots\cdots b_{-1}$

$0.25\times2=0.5$ …… 整数为 $0\cdots\cdots b_{-2}$

$0.5\times2=1.0$ …… 整数为 $1\cdots\cdots b_{-3}$

所以 $(132.125)_D=(\mathbf{1000\ 0100.001})_B=(84.2)_H$

例 1.3 已知输出 L 对应输入 A、B、C 的波形如图 1.3 所示，试列出该电路真值表。

解题思路：① 首先将波形图分段，对应每个时间段内，将输入变量和输出变量的取值关系列成表格，即得到逻辑函数的真值表。

② 如果波形图中没有出现的某一最小项，说明这种输入组合不会出现，它所对应的输出是无关项，用×表示。（无关项在第 2.4.2 节介绍）。

解：图 1.3 波形的每个时间段分别对应输入变量从 **000～111** 的组合状态，将输入与输出的取值关系列表，得到真值表如表 1.3 所示。



图 1.3 例 1.3 的波形图

表 1.3 例 1.3 的真值表

A	B	C	L
0	**0**	**0**	**0**
0	**0**	**1**	**1**
0	**1**	**0**	**0**
0	**1**	**1**	**0**
1	**0**	**0**	**×**
1	**0**	**1**	**×**
1	**1**	**0**	**0**
1	**1**	**1**	**1**

三、习题全解

1.1 数字电路与数字信号

1.1.1 试按表 1.1.1 所列的数字集成电路的分类为依据，指出下列 IC 器件属于何种集成度器件：(1) 微处理器；(2) 计数器；(3) 加法器；(4) 逻辑门；(5) 4 兆位存储器。

表 1.1.1 数字集成电路的集成度分类

分类	晶体管的个数	典型集成电路
小规模	小于 100 个	逻辑门、触发器
中规模	$10^2\sim10^3$	计数器、加法器
大规模	$10^3\sim10^5$	小型存储器、门阵列
超大规模	$10^5\sim10^6$	大型存储器、微处理器
甚大规模	10^6 以上	可编程逻辑器件、多功能专用集成电路

解：依照表 1.1.1 所示的分类，所列的五种器件：(1)、(5)属超大规模；(2)、(3)属中规模；(4)属小规模。

1.1.2　一周期性数字波形如图题 1.1.2 所示，试计算：

(1) 周期；(2) 频率；(3) 占空比。

图题 1.1.2

解：因为如图题 1.1.2 所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，$T=10$ ms。

频率为周期的倒数，$f=\dfrac{1}{T}=\dfrac{1}{0.01\ \text{s}}=100\ \text{Hz}$。

占空比为高电平脉冲宽度与周期的百分比，$q=\dfrac{1\ \text{ms}}{10\ \text{ms}}\times 100\%=10\%$。

1.2　数制

1.2.1　一数字波形如图题 1.2.1 所示，时钟频率为 4 kHz，试确定：

(1) 它所表示的二进制数；(2) 串行方式传送 8 位数据所需要的时间；(3) 以 8 位并行方式传送数据时需要的时间。



图题 1.2.1

解：该波形所代表的二进制数为 **00101100**。

$$\text{时钟周期 } T=\frac{1}{f}=\frac{1}{4\ \text{kHz}}=0.25\ \text{ms}$$

串行方式传送数据时，每个时钟周期传送一位数据，因此，传送 8 位数据所需要的时间 $t=0.25\ \text{ms}\times 8=2\ \text{ms}$。

8 位并行方式传送数据时，每个时钟周期可以将 8 位数据同时并行传送，因此，需要的时间 $t=0.25$ ms。

1.2.2　将下列二进制数转换为十进制数：

(1) $(\mathbf{1011})_{\text{B}}$　　(2) $(\mathbf{0.101})_{\text{B}}$　　(3) $(\mathbf{10.01})_{\text{B}}$　　(4) $(\mathbf{1110.1001})_{\text{B}}$

解：将二进制数转换为十进制数采用求加权和的方法，即将每一位二进制数与其位权相乘，然后相加便得到相应的十进制数。

(1) $(\mathbf{1011})_{\text{B}}=\mathbf{1}\times 2^3+\mathbf{1}\times 2^1+\mathbf{1}\times 2^0=(11)_{\text{D}}$

(2) $(\mathbf{0.101})_{\text{B}}=\mathbf{1}\times 2^{-1}+\mathbf{1}\times 2^{-3}=(0.625)_{\text{D}}$

（3）$(\mathbf{10.01})_B = \mathbf{1}\times 2^{1} + \mathbf{1}\times 2^{-2} = (2.25)_D$

（4）$(\mathbf{1110.1001})_B = \mathbf{1}\times 2^{3} + \mathbf{1}\times 2^{2} + \mathbf{1}\times 2^{1} + \mathbf{1}\times 2^{-1} + \mathbf{1}\times 2^{-4} = (14.5625)_D$

1.2.3 将下列二进制数转换为八进制和十六进制数：

（1）$(\mathbf{101001})_B$　　（2）$(\mathbf{1011.0101})_B$

（3）$(\mathbf{11010.11001})_B$　　（4）$(\mathbf{110111.011101})_B$

解：将各个二进制数从小数点开始，整数部分从右向左，小数部分从左向右，每3位二进制数表示1位八进制数，不够3位的补**0**。同理，每4位二进制数表示1位十六进制数。可得：

（1）$(\mathbf{101001})_B = (51)_O = (29)_H$

（2）$(\mathbf{1011.0101})_B = (13.24)_O = (B.5)_H$

（3）$(\mathbf{11010.11001})_B = (32.62)_O = (1A.C8)_H$

（4）$(\mathbf{110111.011101})_B = (67.35)_O = (37.74)_H$

1.2.4 将下列十进制数转换为二进制数、八进制数和十六进制数：

（1）$(43)_D$　　（2）$(59)_D$　　（3）$(127)_D$　　（4）$(234)_D$

解：此题的解答可分为三部分，即十-二、十-八和十-十六进制转换。解题过程及结果如下：

1. 十-二进制转换

（1）对于十进制整数43转换为二进制数，采用“短除法”，其过程如下：

$$
\begin{array}{r|l}
2 & 43 \quad \cdots\cdots \text{余 } \mathbf{1} \cdots\cdots b_0 \quad \text{低位} \\
2 & 21 \quad \cdots\cdots \text{余 } \mathbf{1} \cdots\cdots b_1 \quad \uparrow \\
2 & 10 \quad \cdots\cdots \text{余 } \mathbf{0} \cdots\cdots b_2 \quad | \\
2 & 5 \quad \cdots\cdots \text{余 } \mathbf{1} \cdots\cdots b_3 \quad | \\
2 & 2 \quad \cdots\cdots \text{余 } \mathbf{0} \cdots\cdots b_4 \quad | \\
2 & 1 \quad \cdots\cdots \text{余 } \mathbf{1} \cdots\cdots b_5 \quad | \\
\multicolumn{2}{c}{0} & \text{高位}
\end{array}
$$

从高位到低位写出二进制数，可得$(43)_D = (\mathbf{101011})_B$。

（2）采用“短除法”得到$(59)_D = (\mathbf{111011})_B$

（3）将十进制数127转换为二进制数，可以采用“短除法”，也可以采用“拆分法”。

采用“短除法”，将127逐次除2，所得余数即为二进制数，$(127)_D = (\mathbf{1111111})_B$。

采用“拆分法”，由于2^7为128，所以可得$(127)_D = 2^7 - 1 = (\mathbf{10000000})_B - \mathbf{1} = (\mathbf{1111111})_B$。

（4）采用“拆分法”，$(234)_D = 2^8 - 22 = (\mathbf{100000000})_B - (\mathbf{10110})_B = (\mathbf{11101010})_B$。

2. 十-八进制转换

十进制数到八进制数的转换方法有两种，一是首先将十进制数转换为二进制数，然后再

将二进制数转换为八进制数。二是利用“短除法”,直接将十进制数转换为八进制数。

采用第一种方法时,首先将十进制数转换为二进制数,将每 3 位二进制数对应于 1 位八进制数,整数部分由低位到高位划分,高位不够 3 位的补 **0**。

所以得,$(43)_D=(\mathbf{101\ 011})_B=(53)_O$。

以$(43)_D$转换为八进制数为例来说明“短除法”,将 43 逐步除 8 来求得:

$$
\begin{array}{r|l}
8 & 43 \quad \cdots\cdots \text{余 } 3\cdots\cdots o_0 \\
\hline
8 & 5 \quad \cdots\cdots \text{余 } 5\cdots\cdots o_1 \\
\hline
 & 0
\end{array}
$$

由此得 $(43)_D=(53)_O$。

前述 4 个十进制数转换二进制数后,可以将各个二进制整数从右向左,每 3 位二进制数表示 1 位八进制数,可得:

(1) $(43)_D=(\mathbf{101\ 011})_B=(53)_O$

(2) $(59)_D=(\mathbf{111\ 011})_B=(73)_O$

(3) $(127)_D=(\mathbf{1\ 111\ 111})_B=(177)_O$

(4) $(234)_D=(\mathbf{11\ 101\ 010})_B=(352)_O$

3. 十-十六进制转换

与十-八转换的方法类似,十-十六转换也有两种方法,一是首先将十进制数转换为二进制数,整数部分从右向左,每 4 位二进制数表示 1 位十六进制数。二是利用“短除法”,逐步除 16 来求得。

以$(43)_D$转换为十六进制数为例来说明“短除法”,将 43 连除以 16 如下:

$$
\begin{array}{r|l}
16 & 43 \quad \cdots\cdots \text{余 } 11 \\
\hline
16 & 2 \quad \cdots\cdots \text{余 } 2 \\
\hline
 & 0
\end{array}
$$

十进制数 11 为十六进制数 B,由此得$(43)_D=(2B)_H$。

对于上述 4 个十进制整数,用第一种方法可得十六进制数如下:

(1) $(43)_D=(\mathbf{10\ 1011})_B=(2B)_H$

(2) $(59)_D=(\mathbf{11\ 1011})_B=(3B)_H$

(3) $(127)_D=(\mathbf{111\ 1111})_B=(7F)_H$

(4) $(234)_D=(\mathbf{1110\ 1010})_B=(EA)_H$

1.2.5 将下列十进制数转换为二进制数(要求保留小数点后 8 位):

(1) $(0.34)_D$ (2) $(7.2)_D$ (3) $(45.62)_D$ (4) $(1002.456)_D$

解:(1) 小数部分的十-二进制转换,采用“连乘法”,演算过程如下:

$0.34\times2=0.68\cdots\cdots\mathbf{0}\cdots\cdots b_{-1}$ 高位

$0.68\times2=1.36\cdots\cdots\mathbf{1}\cdots\cdots b_{-2}$

$0.36\times2=0.72\cdots\cdots\mathbf{0}\cdots\cdots b_{-3}$

$0.72\times2=1.44\cdots\cdots\mathbf{1}\cdots\cdots b_{-4}$

$0.44\times2=0.88\cdots\cdots\mathbf{0}\cdots\cdots b_{-5}$

$0.88\times2=1.76\cdots\cdots\mathbf{1}\cdots\cdots b_{-6}$

$0.76\times2=1.52\cdots\cdots\mathbf{1}\cdots\cdots b_{-7}$

$0.52\times2=1.04\cdots\cdots\mathbf{1}\cdots\cdots b_{-8}$ 低位

最后的小数小于0.5，即 $b_{-9}=\mathbf{0}$，不会向 b_{-8} 产生进位。因此

$(0.34)_D=(\mathbf{0.01010111})_B$

（2）将十进制整数和小数分别用短除法和连乘法得到 $(7.2)_D=(\mathbf{111.00110011})_B$

（3）$(45.62)_D=(\mathbf{101101.10011111})_B$

（4）$(1002.456)_D=(\mathbf{1111101010.01110101})_B$

1.2.6 将下列十进制数转换为二进制数和十六进制数（要求转换误差不大于 2^{-4}）：

（1）$(0.9)_D$ （2）$(4.8)_D$ （3）$(15.27)_D$ （4）$(254.35)_D$

解：首先将十进制数转换为二进制数，然后再将二进制数转换为十六进制数。要求转换误差不大于 2^{-4}，只要保留二进制数小数点后4位即可，但注意根据“四舍五入”原则，需要多算一位。

（1）$(0.9)_D=(\mathbf{0.1110})_B=(0.E)_H$

（2）$(4.8)_D=(\mathbf{100.1101})_B=(4.D)_H$

（3）$(15.27)_D=(\mathbf{1111.0100})_B=(F.4)_H$

（4）$(254.35)_D=(\mathbf{11111110.0110})=(FE.6)_H$

1.2.7 将下列十六制数转换为二进制数：

（1）$(7)_H$ （2）$(D4)_H$ （3）$(23F.45)_H$ （4）$(A040.51)_H$

解：将每位十六进制数用4位二进制数表示，并填入原数中相应的位置，得

（1）$(7)_H=(\mathbf{0111})_B$

（2）$(D4)_H=(\mathbf{1101\ 0100})_B$

（3）$(23F.45)_H=(\mathbf{10\ 0011\ 1111.0100\ 0101})_B$

（4）$(A040.51)_H=(\mathbf{1010\ 0000\ 0100\ 0000.0101\ 0001})_B$

1.2.8 将下列十六进制数转换为十进制数：

（1）$(13)_H$ （2）$(103.2)_H$ （3）$(A3.0C)_H$ （4）$(A45D.0BC)_H$

解：将十六进制数按权展开相加，即可得十进制数。

（1）$(13)_H=1\times16^1+3\times16^0=(19)_D$

（2）$(103.2)_H=1\times16^2+3\times16^0+2\times16^{-1}=(259.125)_D$

（3）$(A3.0C)_H=10\times16^1+3\times16^0+12\times16^{-2}$

$=160+3+0.046875$

$$=(163.046875)_D$$

(4) $(A45D.0BC)_H=10\times16^3+4\times16^2+5\times16^1+13\times16^0+11\times16^{-2}+12\times16^{-3}$

$$=40960+1024+80+13+0.04296875+0.0029296875$$

$$=(42077.0458984375)_D$$

1.2.9 试比较下列各数,并指出从大到小的排列顺序:

(1) $(74)_D$ (2) $(\mathbf{1101101})_B$ (3) $(165)_O$ (4) $(10E)_H$

解:将各个数转换为二进制数进行比较。

$(74)_D=(\mathbf{1001010})_B$,$(165)_O=(\mathbf{1110101})_B$,$(10E)_H=(\mathbf{100001110})_B$,

比较 4 个二进制数可知:

$(10E)_H>(165)_O>(\mathbf{1101101})_B>(74)_D$

1.3 二进制数的算术运算

1.3.1 写出下列二进制数的原码、反码和补码:

(1) $(\mathbf{+1110})_B$ (2) $(\mathbf{+10110})_B$ (3) $(\mathbf{-1110})_B$ (4) $(\mathbf{-10110})_B$

解:二进制数为正数时,其原码、反码与补码相同;二进制数为负数时,将原码的数值位逐位求反(即得到反码),然后在最低位加 **1** 得到补码。所以,

(1) $A_{原}=A_{反}=A_{补}=\mathbf{1110}$。

(2) $A_{原}=A_{反}=A_{补}=\mathbf{10110}$。

(3) $A_{原}=\mathbf{11110}$,$A_{反}=\mathbf{10001}$,$A_{补}=\mathbf{10010}$。

(4) $A_{原}=\mathbf{110110}$,$A_{反}=\mathbf{101001}$,$A_{补}=\mathbf{101010}$。

1.3.2 写出下列有符号二进制补码所表示的十进制数:

(1) **01011** (2) **0010111** (3) **11101000** (4) **11011001**

解:二进制数的最高位为符号位。最高位为 **0** 表示正数,为 **1** 表示负数。

(1) **01011** 为正数,所以$(\mathbf{01011})_B=(11)_D$。

(2) **0010111** 为正数,所以$(\mathbf{010111})_B=(23)_D$。

(3) **11101000** 为负数的补码,首先将其数值位再次求补还原为有符号的二进制数$(\mathbf{-0011000})_B$,再转换为十进制数为$(-24)_D$。

(4) **11011001** 为负数的补码,其数值再次求补得到有符号的二进制数$(\mathbf{-0100111})_B$,再转换为十进制数为$(-39)_D$。

1.3.3 试用 8 位二进制补码表示下列十进制数:

(1) +11 (2) +68 (3) −24 (4) −90

解:首先将十进制数转换为 8 位二进制数,最高位为符号位。正数的二进制原码、反码与补码相同;求负数的二进制补码时,符号位不变,将数值位逐位求反,然后在最低位加 1 得到补码。所以,

(1) $+11=\mathbf{00001011}$

(2) $+68=\mathbf{01000100}$

(3) $-24=(\mathbf{10011000})_B=(\mathbf{11101000})_{补}$

(4) $-90=(\mathbf{11011010})_B=(\mathbf{10100110})_{补}$

1.3.4 试用8位二进制补码计算下列各式，并用十进制数表示结果：

（1）12+9　　（2）11−3　　（3）−29−25　　（4）−120+30

解：（1）$(12+9)_{补}=(12)_{补}+(9)_{补}$

$=\mathbf{00001100+00001001}$

$=\mathbf{00010101}$

求出$(\mathbf{00010101})_{补}$的十进制数为21

（2）$(11-3)_{补}=(11)_{补}+(-3)_{补}$

$=\mathbf{00001011+11111101}$

$=\mathbf{00001000}$

上述加法过程，将最高位的**1**舍弃。$(\mathbf{00001000})_{补}$转换成十进制数为8。

（3）$(-29-25)_{补}=(-29)_{补}+(-25)_{补}$

$=\mathbf{11100011+11100111}$

$=\mathbf{11001010}$

上述加法过程，最高位的**1**被舍弃。将**11001010**求反补得到有符号的二进制数$(\mathbf{-0110110})_{B}$，再转换成十进制数为(−54)。

（4）$(-120+30)_{补}=(-120)_{补}+(30)_{补}$

$=\mathbf{10001000+00011110}$

$=\mathbf{10100110}$

将**10100110**求反补得到有符号的二进制数$(\mathbf{-1011010})_{B}$，再转换成十进制数为(−90)。

1.4 二进制代码

1.4.1 将下列十进制数转换为8421BCD码：

（1）43　　（2）127　　（3）254.25　　（4）2.718

解：将每位十进制数用4位8421BCD码表示，并填入原数中相应的位置，得

（1）$(43)_{D}=(\mathbf{0100\ 0011})_{BCD}$

（2）$(127)_{D}=(\mathbf{0001\ 0010\ 0111})_{BCD}$

（3）$(254.25)_{D}=(\mathbf{0010\ 0101\ 0100.0010\ 0101})_{BCD}$

（4）$(2.718)_{D}=(\mathbf{0010.\ 0111\ 0001\ 1000})_{BCD}$

1.4.2 将下列数码分别作为自然二进制数和8421BCD码时，求出相应的十进制数。

（1）**10010111**　　（2）**100010010011**　　（3）**000101001001**　　（4）**10000100.10010001**

解：当上述4个数码作为自然二进制数转换为十进制数时，按权展开相加，即可得十进制数。二进数的位权表如下



上述4个数码作为8421BCD码时，整数部分从右向左，小数部分从左到右，每4位二进制数表示1位十进制数，不够4位的补0，整数部分在左边高位补0，小数部分在右边低位

补 0。

(1) $(\mathbf{10010111})_B = \mathbf{1}\times2^7+\mathbf{1}\times2^4+\mathbf{1}\times2^2+\mathbf{1}\times2^1+\mathbf{1}\times2^0 = (151)_D$

作为 BCD 码时,$(\mathbf{1001\ 0111})_{BCD} = (97)_D$

(2) $(\mathbf{100010010011})_B = \mathbf{1}\times2^{11}+\mathbf{1}\times2^7+\mathbf{1}\times2^4+\mathbf{1}\times2^1+\mathbf{1}\times2^0 = (2195)_D$

作为 BCD 码时,$(\mathbf{1000\ 1001\ 0011})_{BCD} = (893)_D$

(3) $(\mathbf{000101001001})_B = \mathbf{1}\times2^8+\mathbf{1}\times2^6+\mathbf{1}\times2^3+\mathbf{1}\times2^0 = (329)_D$

作为 BCD 码时,$(\mathbf{0001\ 0100\ 1001})_{BCD} = (149)_D$

(4) $(\mathbf{10000100.10010001})_B = \mathbf{1}\times2^7+\mathbf{1}\times2^2+\mathbf{1}\times2^{-1}+\mathbf{1}\times2^{-4}+\mathbf{1}\times2^{-8} = (132.56640625)_D$

作为 BCD 码时,$(\mathbf{1000\ 0100.1001\ 0001})_{BCD} = (84.91)_D$

1.4.3 将下列二进制码转换为格雷码:

(1) **101** (2) **1011** (3) **11010** (4) **101101**

解:二进制码转换为格雷码方法:

(a) 格雷码的最高位(最左边)与二进制码的最高位相同。

(b) 从左到右,逐一将二进制码相邻的两位相加(舍去进位),作为格雷码的下一位。

(1) **101** 的转换过程如下:

1 — + → 0 — + → 1 二进制码

↓ ↓ ↓

1 1 1 格雷码

(2) **1011** 的转换过程如下:

1 — + → 0 — + → 1 — + → 1 二进制码

↓ ↓ ↓ ↓

1 1 1 0 格雷码

(3) **11010** 的转换过程如下:

1 — + → 1 — + → 0 — + → 1 — + → 0 二进制码

↓ ↓ ↓ ↓ ↓

1 0 1 1 1 格雷码

(4) **101101** 的转换过程如下:

1 — + → 0 — + → 1 — + → 1 — + → 0 — + → 1 二进制码

↓ ↓ ↓ ↓ ↓ ↓

1 1 1 0 1 1 格雷码

1.4.4 将下列格雷码转换为二进制码:

(1) **110** (2) **1111** (3) **10110** (4) **110111**

解:格雷码转换为二进制码方法:

(a) 二进制码的最高位(最左边)与格雷码的最高位相同。

(b) 将产生的每一位二进制码,与下一位相邻的格雷码相加(舍去进位),作为二进制码的下一位。

(1) **110** 的转换过程如下:



（2）**1111** 的转换过程如下：



（3）**10110** 的转换过程如下：



（4）**110111** 的转换过程如下：



1.4.5 试用十六进制数写出下列字符的 ASCII 码的表示：

（1）+　　（2）@　　（3）you　　（4）43

解：首先根据表 1.4.5A，查出每个字符所对应的二进制表示的 ASCII 码，然后将二进制码转换为十六进制数表示。

表 1.4.5A　ASCII 码

$b_3b_2b_1b_0$	$b_7b_6b_5$							
	000	**001**	**010**	**011**	**100**	**101**	**110**	**111**
0000	NUL	DLE	SP	0	@	P	`	p
0001	SOH	DC1	!	1	A	Q	a	q
0010	STX	DC2	"	2	B	R	b	r
0011	ETX	DC3	#	3	C	S	c	s
0100	EOT	DC4	$	4	D	T	d	t
0101	ENQ	NAK	%	5	E	U	e	u
0110	ACK	SYN	&	6	F	V	f	v
0111	BEL	ETB	'	7	G	W	g	w
1000	BS	CAN	(	8	H	X	h	x
1001	HT	EM	)	9	I	Y	i	y
1010	LF	SUB	*	:	J	Z	j	z
1011	VT	ESC	+	;	K	[	k	{
1100	FF	FS	,	<	L	\	l	|
1101	CR	GS	-	=	M	]	m	}
1110	SO	RS	.	>	N	^	n	~
1111	SI	US	/	?	O	—	o	DEL

（1）“+”的 ASCII 码为 **0101011**，则（**0010 1011**）$_{B}$=（2B）$_{H}$

（2）@ 的 ASCII 码为 **1000000**，（**0100 0000**）$_{B}$=（40）$_{H}$

（3）you 的 ASCII 码为 **1111001**，**1101111**，**1110101**，对应的十六进制数分别为 79H，6FH，75H。

（4）43 的 ASCII 码为 **0110100**，**0110011**，对应的十六进制数分别为 34H，33H。

1.5 二值逻辑变量与基本逻辑运算

1.5.1 在图题 1.5.1 中，已知输入信号 A、B 的波形，画出各逻辑门输出 L 的波形。



图题 1.5.1

解：首先根据输入信号的变化分段，然后按照每一段输入信号的取值，确定输出信号，逐段画出输出波形。在图题 1.5.1 中，只要**与**门的输入有 **0**，输出就为 **0**；输入全为 **1** 时，输出为 **1**。只要**或**门的输入有 **1**，输出就为 **1**；输入全为 **0** 时，输出为 **0**。所以，得到 L_1 和 L_2 的波形如图题解 1.5.1 所示。



图题解 1.5.1

1.5.2 在图题 1.5.2 中，已知输入信号 A、B 的波形，画出各逻辑门输出 L 的波形。



图题 1.5.2



图题解 1.5.2

解：在图题 1.5.2 中，**与非门**的输入有 **0**，输出就为 **1**；输入全为 **1** 时，输出为 **0**。**或非门**的输入有 **1**，输出就为 **0**；输入全为 **0** 时，输出为 **1**。所以，得到 L_1 和 L_2 的波形如图题解 1.5.2 所示。

1.5.3 在图题 1.5.3 中，已知输入信号 A、B 的波形，画出各逻辑门输出 L 的波形。

解：在图题 1.5.3 中，对于**异或门**，只要两个输入不同时，输出 L_1 为 **1**，否则 L_1 为 **0**。对于**同或门**，只要两个输入相同时，输出 L_2 为 **1**，否则 L_2 为 **0**。所以，得到 L_1 和 L_2 的波形如图题解 1.5.3 所示。



图题 1.5.3



图题解 1.5.3

1.6 逻辑函数及其表示方法

1.6.1 已知逻辑函数的真值表如表题 1.6.1 所示，试写出其逻辑函数表达式。

解：根据真值表写逻辑表达式的方法：逻辑变量之间是**与**的关系，而输出状态之间的组合则是**或**的关系。对于输入变量 A、B 或输出 L，凡取 **1** 值的用原变量表示，取 **0** 值用反变量表示。因此得到逻辑表达式

$$L=\overline{A}\,\overline{B}\,\overline{C}+\overline{A}BC+A\overline{B}C$$

表题 1.6.1 题 1.6.1 的真值表

A	B	C	L
0	**0**	**0**	**1**
0	**0**	**1**	**0**
0	**1**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**0**	**0**
1	**0**	**1**	**1**
1	**1**	**0**	**0**
1	**1**	**1**	**0**

1.6.2 已知逻辑函数 $L=A+\overline{B}C+\overline{A}B\,\overline{C}$，试求其对应的真值表。

解：逻辑表达式中有 3 种情况使输出为 **1**。当 $A=1$ 时，无论 B、C 为何值，$L=1$。当 $B=0$

并且 $C=1$ 时，无论 A 为何值，$L=1$。当 $A=C=0$ 并且 $B=1$ 时，$L=1$。因此得到真值表如表题解 1.6.2 所示。

表题解 1.6.2　题 1.6.2 的真值表

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

1.6.3　已知逻辑图如图题 1.6.3 所示，试求 L 的逻辑函数表达式。



图题 1.6.3



图题解 1.6.3

解：从输入端开始写出每个逻辑符号输出端的表达式，如图题解 1.6.3 所示，得到最后的表达式为

$$L=\overline{AB}\odot\overline{A+B+C}$$

1.6.4　已知逻辑函数 L 的波形图如图题 1.6.4 所示，试求其真值表和逻辑函数表达式。

解：根据图题 1.6.4 中输入信号的取值，确定输出信号，列出真值表如表题解 1.6.4 所示。根据真值表写逻辑表达式：逻辑变量之间是**与**的关系，而输出状态之间的组合则是**或**的关系。对于输入变量 A、B、C 或输出 L，凡取 **1** 值的用原变量表示，取 **0** 值用反变量表示。因此得到逻辑表达式

$$L=\overline{A}B\,\overline{C}+A\,\overline{B}C+ABC$$



图题 1.6.4

表题解 1.6.4 题 1.6.4 的真值表

A	*B*	*C*	*L*
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

2 逻辑代数与硬件描述语言基础

一、 内容提要及重点

本章的内容提要：

1. 逻辑代数的基本定律、恒等式和基本规则。这些公式主要作用：一是证明逻辑等式；二是对逻辑表达式进行变换和化简。

2. 逻辑函数式的两种标准形式为标准**与-或**式和标准**或-与**式。标准**与-或**式又称为最小项之和表达式，即函数式中每一个**与**项均为最小项。最小项用 m_i 表示。标准**或-与**式又称为最大项之和表达式，即函数式中每一个**或**项均为最大项。最大项用 M_i 表示。最小项与最大项之间的关系：

$$M_i = \overline{m_i}$$

3. 逻辑函数化简。

逻辑函数的最简形式通常是**与-或**逻辑式，通过变换，很容易得到其他形式的表达式。判别**与-或**式是否最简的条件是：

① 表达式中包含的乘积项最少；

② 每个乘积项中所含的变量数最少。

常用逻辑函数化简的方法有代数法和卡诺图法。

（1）代数化简法。常用的方法有并项法、吸收法、消去法和配项法等。该方法的特点是灵活方便，不受变量数目的约束，但没有固定的规律和步骤可循，当函数较复杂时不容易判断是否已化成最简式。

（2）卡诺图化简法。化简时，找出卡诺图中在逻辑上相邻的最小项，消去相邻最小项中的不同变量。卡诺图合并最小项的规则：2^n 个最小项相邻，可以合并成一项，并消去 n 对互**非**的变量。

4. 具有无关项的逻辑函数化简。

在实际工作中，当逻辑变量被赋予特定含义时，有一些变量的取值组合是不应该出现的，它们对应的最小项称为约束项。而在有的情况下，受客观条件所限，有些最小项根本不会出现，于是其函数值可以是任意的（它的值可以取 **0** 或取 **1**），将变量取这些值所对应的最小项称为任意项。

约束项和任意项统称为无关项。与用 m 表示最小项类似，用 d 表示无关项，其对应的

函数值通常以×（或 ϕ）表示。

合理利用无关项，一般能得到更简单的化简结果。在卡诺图中，无关项填×，化简时，将无关项与邻近填 1 的小方格一起画包围圈，则可以得到更简单的逻辑表达式。

5. 硬件描述语言（HDL）是一种基于计算机的建模语言，它专门用于描述数字逻辑电路的行为。人们可以用 HDL 编写设计说明文档，还能被计算机识别和处理，计算机对 HDL 的处理包括两个方面：逻辑仿真和逻辑综合。因此，HDL 与数字逻辑电路的基础知识一起，为我们进入数字设计世界提供了一个切入点。

本章的重点：

逻辑代数的基本定律和规则；逻辑函数的最小项之和表达式；逻辑函数的变换和卡诺图化简法等。

二、典型例题解析

例 2.1 试证明等式 $AB+\overline{A}C+BC=AB+\overline{A}C$ 成立。

解题思路：等式的证明可以采用列真值表法、代数法或卡诺图法等。

列真值表法是对应输入变量取值的所有组合状态，列出等式两边逻辑表达式的真值表，若两个真值表相等，则等式成立。

代数法是利用逻辑函数的定理和规则，将等式两边化成相同的形式，则等式成立。

卡诺图法是分别画出等式两边逻辑表达式的卡诺图，若两个卡诺图相等，则等式成立。

解一：用真值表法证明。列出表达式 $AB+\overline{A}C+BC$ 和 $AB+\overline{A}C$ 的真值表如表 2.1 所示。由表可见，对于任何一组输入变量的取值，两个表达式的值均相等，因此，等式成立。

表 2.1 例 2.1 的真值表

A	B	C	$AB+\overline{A}C+BC$	$AB+\overline{A}C$
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	1
1	1	1	1	1

解二：用代数法证明。

$$
\begin{aligned}
AB+\overline{A}C+BC &= AB+\overline{A}C+(A+\overline{A})BC && \text{（根据 } A+\overline{A}=1\text{）}\\
&= AB+\overline{A}C+ABC+\overline{A}BC && \text{（分配律）}\\
&= AB(1+C)+\overline{A}C(1+B) && \text{（根据 } 1+A=1\text{）}\\
&= AB+\overline{A}C
\end{aligned}
$$

由此可见，左、右两边表达式相等。因此，等式成立。

解三：用卡诺图法证明。分别画出等式左、右两边表达式的卡诺图，如图 2.1 所示。由图可见，两个卡诺图完全相同。因此，等式成立。



图 2.1　例 2.1 的卡诺图

可见，当变量数比较少时，采用真值表法比较简单；如果变量数较多且逻辑表达式比较复杂，则采用代数法；卡诺图法用于变量数为 3～4 个的函数式。有时将代数法和卡诺图法结合使用。

例 2.2　利用卡诺图化简函数 $L=(AB+BD)\overline{C}+(\overline{A\oplus B})D+CD$。

解题思路：① 首先将逻辑函数变换成**与-或**形式，将各个乘积项填入卡诺图。

② 按照卡诺图合并最小项的原则画包围圈，包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。如果有无关项，其值可以取 **0** 或 **1**，以使函数尽量得到简化为宜。

③ 最后将各个包围圈对应的乘积项相加，即得到简化的**与-或**逻辑表达式。

解：为清楚起见，将逻辑函数变换成**与-或**式，再化成最小项形式，便于填卡诺图。

$$
\begin{aligned}
L&=(AB+BD)\overline{C}+(\overline{A\oplus B})D+CD\\
&=AB\overline{C}+B\overline{C}D+(\overline{A}\,\overline{B}+AB)D+CD\\
&=AB\overline{C}+B\overline{C}D+\overline{A}\,\overline{B}D+ABD+CD\\
&=AB\overline{C}(\overline{D}+D)+(\overline{A}+A)B\overline{C}D+\overline{A}\,\overline{B}(\overline{C}+C)D+AB(\overline{A}+A)D+(\overline{A}+A)(\overline{B}+B)CD\\
&=\overline{A}\,\overline{B}\,\overline{C}D+\overline{A}\,\overline{B}CD+\overline{A}B\overline{C}D+\overline{A}BCD+A\overline{B}CD+AB\overline{C}\,\overline{D}+AB\overline{C}D+ABCD\\
&=m_1+m_3+m_5+m_7+m_{11}+m_{12}+m_{13}+m_{15}
\end{aligned}
$$

将上述逻辑表达式填入卡诺图，画包围圈如图 2.2 所示。由此得最简逻辑表达式

$$L=\overline{A}D+BD+CD+AB\overline{C}$$



图 2.2　例 2.2 的卡诺图

例 2.3　已知函数 L 的逻辑功能为：$AB=$ **00** 时 $L=C+D$，$AB=$ **01** 时 $L=\overline{CD}$；$AB=$ **10** 时 $L=C\oplus D$；$AB=$ **11** 时，L 为任意项。试用卡诺图化简该逻辑函数。

解题思路：①首先确定逻辑函数的变量数，画出相应的卡诺图。

② 根据 L 的逻辑功能描述填卡诺图。

③ 按照卡诺图合并最小项的原则画包围圈。最后得到简化的**与或**逻辑表达式。

解：L 与 A、B、C、D 4 个变量有关，因此画出 4 变量卡诺图。

$AB=\mathbf{00}$ 表示$\overline{A}\,\overline{B}$，对应卡诺图第1行，而 $L=C+D=\overline{C}D+CD+C\,\overline{D}$，表示第1行除$\overline{C}\,\overline{D}$对应第1方格为**0**，其余3个方格为**1**。以此类推填入 $AB=\mathbf{01}$ 和 $AB=\mathbf{10}$ 的各项。当 $AB=\mathbf{11}$ 时，L 为任意项，即对应卡诺图第3行均填入“×”。

画包围圈如图2.3所示。由此得最简逻辑表达式

$$L=\overline{C}D+C\,\overline{D}+B\,\overline{C}+\overline{A}\,\overline{B}C$$



图2.3 例2.3的卡诺图

例2.4 求逻辑函数 $L=\overline{(AB+\overline{A}C)C+\overline{C}D}$ 的最简**与-或**式和**或-与**式。

解题思路：①由于此题没有规定用何种化简方法，可以采用代数法或卡诺图法化简得到最简**与-或**式，然后使用公式 $A+BC=(A+B)(A+C)$ 进行变换，得到最简**或-与**式。

②如果用卡诺图法求最简**或-与**式，可以采用合并**0**的方法，求出$\overline{L}$的最简**与-或**式，然后对$\overline{L}$取反，得到 L 的最简**或-与**式。

解一：用代数法化简。

$$\begin{aligned}
L&=\overline{(AB+\overline{A}C)C+\overline{C}D}\\
&=\overline{(AB+\overline{A}C)}+\overline{C}+\overline{C}D\\
&=(\overline{A}+\overline{B})(A+\overline{C})+\overline{C}\\
&=A\,\overline{B}+\overline{A}\,\overline{C}+\overline{B}\,\overline{C}+\overline{C}\\
&=A\,\overline{B}+\overline{C}\qquad\text{（最简与-或式）}\\
&=(A+\overline{C})(\overline{B}+\overline{C})\qquad\text{（最简或-与式）}
\end{aligned}$$

解二：用合并**0**的卡诺图法化简。首先将逻辑函数变换成**与-或**式

$$\begin{aligned}
L&=\overline{(AB+\overline{A}C)C+\overline{C}D}\\
&=A\,\overline{B}+\overline{A}\,\overline{C}+\overline{B}\,\overline{C}+\overline{C}+\overline{C}D
\end{aligned}$$

将上述表达式填入卡诺图，如图2.4所示，合并**0**的方格，得

$$\overline{L}=\overline{A}C+BC$$



图2.4 例2.4的卡诺图

对$\overline{L}$求反得

$$L=(A+\overline{C})(\overline{B}+\overline{C})$$

三、习题全解

2.1　逻辑代数的基本定理和规则

2.1.1　用真值表证明下列恒等式：

（1）$(A\oplus B)\oplus C=A\oplus(B\oplus C)$　　（2）$\overline{A\oplus B}=\overline{A}\,\overline{B}+AB$

解：根据题意，首先分别列出等式两边逻辑表达式的真值表，然后观察它们是否完全相同，若相同，则说明等式成立。

（1）根据逻辑恒等式$(A\oplus B)\oplus C=A\oplus(B\oplus C)$列写真值表，如表题解 2.1.1(a)所示。

表题解 2.1.1(a)

A	B	C	$(A\oplus B)$	$(B\oplus C)$	$(A\oplus B)\oplus C$	$A\oplus(B\oplus C)$
0	0	0	0	0	0	0
0	0	1	0	1	1	1
0	1	0	1	1	1	1
0	1	1	1	0	0	0
1	0	0	1	0	1	1
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	1	0	0	1	1

由表题解 2.1.1(a)的最右边两栏可知，$(A\oplus B)\oplus C$ 与 $A\oplus(B\oplus C)$ 的真值表完全相同，故等式$(A\oplus B)\oplus C=A\oplus(B\oplus C)$成立。

（2）根据逻辑恒等式$\overline{A\oplus B}=\overline{A}\,\overline{B}+AB$ 列写真值表，如表题解 2.1.1(b)所示。

表题解 2.1.1 (b)

A	B	$A\oplus B$	$\overline{A}\,\overline{B}$	AB	$\overline{A\oplus B}$	$\overline{A}\,\overline{B}+AB$
0	0	0	1	0	1	1
0	1	1	0	0	0	0
1	0	1	0	0	0	0
1	1	0	0	1	1	1

由表题解 2.1.1(b)的最右边两栏可知，$\overline{A\oplus B}$与 $\overline{A}\,\overline{B}+AB$ 的真值表完全相同，故等式$\overline{A\oplus B}=\overline{A}\,\overline{B}+AB$ 成立。

2.1.2　用逻辑代数定律证明下列等式：

（1）$A+\overline{A}B=A+B$　　（2）$(A+B)(A+\overline{B})=A$

（3）$AB+\overline{A}C+BCD=AB+\overline{A}C$　　（4）$(A+B)(B+C)(\overline{A}+C)=(A+B)(\overline{A}+C)$

解：对于这类题目，需要读者熟练运用逻辑代数的基本定律，对等式的一边进行化简推导，得到另一边的等式。

（1）$A+B=(A+B)(A+\overline{A})$　　（根据 $A+\overline{A}=1$）

$=A+AB+\overline{A}B=A+\overline{A}B$　　（根据 $A+AB=A$）

或者：$A+\overline{A}B=A(1+B)+\overline{A}B$　　（根据 $A+1=1$）

$=A+AB+\overline{A}B=A+B(A+\overline{A})=A+B$

（2）$(A+B)(A+\overline{B})=AA+A\,\overline{B}+AB+B\,\overline{B}$　　（根据 $A(B+C)=AB+AC$）

$=A+A\,\overline{B}+AB=A(1+\overline{B}+B)$　　（根据 $A+1=1$）

$=A$　　（根据 $A\cdot 1=A$）

（3）$AB+\overline{A}C+BCD=AB+\overline{A}C+BCD(A+\overline{A})$　　（根据 $A+\overline{A}=1$）

$=AB+\overline{A}C+ABCD+\overline{A}BCD$

$=AB(1+CD)+\overline{A}C(1+BD)$　　（根据 $A+1=1$）

$=AB+\overline{A}C$

（4）左边 $=(A+B)(B+C)(\overline{A}+C)=(A+B)(\overline{A}B+\overline{A}C+BC+CC)$

$=(A+B)(\overline{A}B+C(\overline{A}+B+1))$

$=(A+B)(\overline{A}B+C)$

$=AC+\overline{A}B+BC$

右边 $=(A+B)(\overline{A}+C)=A\overline{A}+AC+\overline{A}B+BC$

$=AC+\overline{A}B+BC$

左边=右边，原式成立。

2.1.3　应用反演规则和对偶规则，求下列函数的**非**函数和对偶函数（用**与-或**形式表示）。

（1）$L=A\cdot B+\overline{A}\cdot\overline{B}$　　（2）$L=\overline{A}\cdot\overline{B}+\overline{\overline{A}\cdot B\cdot\overline{C}\cdot D}$

解：（1）根据反演规则，得到

$\overline{L}=(\overline{A}+\overline{B})\cdot(A+B)=\overline{A}B+A\overline{B}$

根据对偶规则，得到

$L'=(A+B)\cdot(\overline{A}+\overline{B})=A\overline{B}+\overline{A}B$

（2）根据反演规则，得到

$\overline{L}=(A+B)\cdot(\overline{A+\overline{B}+C+\overline{D}})=(A+B)(\overline{A}B\overline{C}+\overline{D})$

$=A\overline{D}+\overline{A}B\overline{C}+B\overline{D}$

根据对偶规则，得到

$$L'=(\overline{A}+\overline{B})\cdot(\overline{\overline{A}+B+\overline{C}+D})=(\overline{A}+\overline{B})(A\overline{B}C+D)$$

$$=\overline{A}D+A\overline{B}C+\overline{B}D$$

2.1.4 某逻辑函数的对偶式 $L'=\overline{\overline{A}B}\cdot(\overline{\overline{BC}+\overline{D}})$，则该逻辑函数 $L=$ _____，其反演式 $\overline{L}=$ _____。

解：根据对偶规则，得到原来的逻辑函数为

$$L=\overline{\overline{A}+B+(\overline{\overline{B+C}\cdot\overline{D}})}=A\cdot\overline{B}+\overline{B}\cdot\overline{C}\cdot\overline{D}$$

根据反演规则，得到

$$\overline{L}=(\overline{A}+B)\cdot(B+C+D)$$

2.2 逻辑函数表达式的形式

2.2.1 将下列各式转换成**与-或**形式：

(1) $\overline{A\oplus B\oplus\overline{C\oplus D}}$　　(2) $\overline{\overline{A+B}+\overline{C+D}}+\overline{\overline{C+D}+\overline{A+D}}$

(3) $\overline{\overline{AC\cdot BD}\cdot\overline{BC\cdot AB}}$

解：与-或形式就是乘积项之和的形式，也称为积之和形式。在化简时，一般要多次用到摩根定理，因此，要熟记该定理，以达到灵活应用的目的。

(1) $\overline{A\oplus B\oplus\overline{C\oplus D}}$

$=\overline{A\overline{B}+\overline{A}B\oplus C\overline{D}+\overline{C}D}$　　（根据 $\overline{A+B+C}=\overline{A}\cdot\overline{B}\cdot\overline{C}$）

$=\overline{A\overline{B}}\cdot\overline{\overline{A}B\oplus C\overline{D}}\cdot\overline{\overline{C}D}$　　（根据 $\overline{A\cdot B\cdot C}=\overline{A}+\overline{B}+\overline{C}$）

$=(\overline{A}+B)(A+\overline{B})\oplus(\overline{C}+D)(C+\overline{D})$

$=(\overline{A}\,\overline{B}+AB)\oplus(\overline{C}\,\overline{D}+CD)$

（若直接用 $\overline{A\oplus B}=A\odot B=\overline{A}\,\overline{B}+AB$ 进行变换，此题会更简单）

$=\overline{(\overline{A}\,\overline{B}+AB)(\overline{C}\,\overline{D}+CD)}+\overline{(\overline{A}\,\overline{B}+AB)(\overline{C}\,\overline{D}+CD)}$

$=(A\overline{B}+\overline{A}B)(\overline{C}\,\overline{D}+CD)+(\overline{A}\,\overline{B}+AB)(C\overline{D}+\overline{C}D)$

$=A\overline{B}\,\overline{C}\,\overline{D}+A\overline{B}CD+\overline{A}B\,\overline{C}\,\overline{D}+\overline{A}BCD+\overline{A}\,\overline{B}C\,\overline{D}+\overline{A}\,\overline{B}\,\overline{C}D+ABC\overline{D}+AB\overline{C}D$

(2) $\overline{\overline{A+B}+\overline{C+D}}+\overline{\overline{C+D}+\overline{A+D}}$

$=(A+B)(C+D)+(C+D)(A+D)$

$=AC+AD+BC+BD+AC+AD+CD+D$

$=AC+AD+BC+BD+CD+D$

$=AC+BC+(A+B+C+1)D$

$=AC+BC+D$

(3) $\overline{\overline{\overline{AC\cdot BD}\cdot\overline{BC\cdot AB}}}=\overline{(AC+BD)(BC+AB)}$

$$=\overline{ABC+ABC+BCD+ABD}$$

$$=\overline{ABC+BCD+ABD}=\overline{ABC}\cdot\overline{BCD}\cdot\overline{ABD}$$

$$=(\overline{A}+\overline{B}+\overline{C})(\overline{B}+\overline{C}+\overline{D})(\overline{A}+\overline{B}+\overline{D})$$

$$=(\overline{A}\,\overline{B}+\overline{A}\,\overline{C}+\overline{A}\,\overline{D}+\overline{B}+\overline{B}\,\overline{C}+\overline{B}\,\overline{D}+\overline{C}+\overline{C}\,\overline{D})(\overline{A}+\overline{B}+\overline{D})$$

$$=[(\overline{A}+1+\overline{C}+\overline{D})\overline{B}+(\overline{A}+\overline{B}+\overline{D}+1)\overline{C}+\overline{A}\,\overline{D}](\overline{A}+\overline{B}+\overline{D})$$

$$=(\overline{B}+\overline{C}+\overline{A}\,\overline{D})(\overline{A}+\overline{B}+\overline{D})$$

$$=\overline{A}\,\overline{B}+\overline{A}\,\overline{C}+\overline{A}\,\overline{D}+\overline{B}+\overline{B}\,\overline{C}+\overline{A}\,\overline{B}\,\overline{D}+\overline{B}\,\overline{D}+\overline{C}\,\overline{D}$$

$$=(\overline{A}+1+\overline{C}+\overline{A}\,\overline{D}+\overline{D})\overline{B}+\overline{A}\,\overline{C}+\overline{A}\,\overline{D}+\overline{C}\,\overline{D}$$

$$=\overline{A}\,\overline{C}+\overline{A}\,\overline{D}+\overline{C}\,\overline{D}+\overline{B}$$

2.2.2 列出逻辑函数 $L(A,B,C)=A\overline{B}+B\overline{C}$的真值表，并写出该函数的最小项表达式。

解：该函数的真值表如表题解 2.2.2 所示。一个函数的真值表和它的最小项表达式之间具有一一对应的关系，找出真值表中函数值为 **1** 所对应的最小项，直接写出 L 的最小项表达式

$$L(A,B,C)=\sum m(2,4,5,6)$$

表题解 2.2.2

A	B	C	L
0	**0**	**0**	**0**
0	**0**	**1**	**0**
0	**1**	**0**	**1**
0	**1**	**1**	**0**
1	**0**	**0**	**1**
1	**0**	**1**	**1**
1	**1**	**0**	**1**
1	**1**	**1**	**0**

2.2.3 试写出下列各个函数的最小项表达式。

（1）$L=A\overline{C}D+\overline{B}C\overline{D}+ABCD$

（2）$L=\overline{\overline{A}(B+\overline{C})}$

（3）$L=\overline{\overline{AB}+ABD(B+\overline{C}D)}$

（4）$L=\overline{(A\overline{B}+B\overline{C})\overline{AB}}$

解：求一个函数的最小项表达式通常分为两步：第一步，将函数表达式变换成为一般的**与-或**表达式；第二步，使表达式中的每个**与**项包含所有的逻辑变量，使其成为最小项。对

于某个**与**项而言，若缺少某变量，一般利用 $A+\overline{A}=1$ 补齐该变量。

(1) $L=A\overline{C}D+\overline{B}C\overline{D}+ABCD$

$=A\overline{C}D(B+\overline{B})+\overline{B}C\overline{D}(A+\overline{A})+ABCD$

$=AB\overline{C}D+A\overline{B}\ \overline{C}D+A\overline{B}C\overline{D}+\overline{A}\overline{B}C\overline{D}+ABCD$

$=\sum m(2,9,10,13,15)$

(2) $L=\overline{\overline{A}(B+\overline{C})}=A+\overline{B+\overline{C}}=A+\overline{B}C$

$=A(B+\overline{B})(C+\overline{C})+\overline{B}C(A+\overline{A})$

$=ABC+AB\overline{C}+A\overline{B}C+A\overline{B}\,\overline{C}+\overline{A}\,\overline{B}C$

$=\sum m(1,4,5,6,7)$

(3) $L=\overline{\overline{AB}+ABD(B+\overline{C}D)}$

$=AB\overline{ABD}(B+\overline{C}D)=AB(\overline{A}+\overline{B}+\overline{D})(B+\overline{C}D)$

$=AB\overline{D}(B+\overline{C}D)=AB\overline{D}+AB\overline{D}\,\overline{C}D$

$=AB\overline{D}(C+\overline{C})+0=ABC\overline{D}+AB\overline{C}\,\overline{D}$

$=\sum m(12,14)$

(4) $L=\overline{(A\overline{B}+B\overline{C})\overline{AB}}=\overline{A\overline{B}+B\overline{C}}+AB$

$=\overline{A\overline{B}}\cdot\overline{B\overline{C}}+AB=(\overline{A}+B)(\overline{B}+C)+AB$

$=\overline{A}\cdot\overline{B}+\overline{A}\cdot C+BC+AB$

$=\overline{A}\cdot\overline{B}(C+\overline{C})+\overline{A}\cdot C(B+\overline{B})+BC(A+\overline{A})+AB(C+\overline{C})$

$=\overline{A}\cdot\overline{B}\cdot C+\overline{A}\cdot\overline{B}\cdot\overline{C}+\overline{A}\cdot B\cdot C+\overline{A}\cdot\overline{B}\cdot C+A\cdot B\cdot C+\overline{A}\cdot B\cdot C+A\cdot B\cdot C+A\cdot B\cdot\overline{C}$

$=\overline{A}\cdot\overline{B}\cdot\overline{C}+\overline{A}\cdot\overline{B}\cdot C+\overline{A}BC+AB\overline{C}+ABC$

$=\sum m(0,1,3,6,7)$

2.2.4 判断下列等式是否成立？

(1) $\overline{A}C+AB\overline{C}+\overline{A}B+A\overline{B}=\overline{B}C+A\overline{C}+B\overline{C}+\overline{A}BC$

(2) $(A+C)(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B)=(A+B)(B+C)(\overline{A}+\overline{C})$

解：要判断一个等式是否成立，通常有两种方法：方法一，为等式两侧的表达式各建一个真值表，若这两个真值表相同，则等式成立；方法二，将等式两侧的表达式转换成为最小项（或者最大项）表达式，由于一个函数最小项（或者最大项）表达式是唯一的，若等式两侧的最小项（或者最大项）表达式相同，则等式成立。

(1) 左边 $=\overline{A}C(B+\overline{B})+AB\overline{C}+\overline{A}B(C+\overline{C})+A\overline{B}(C+\overline{C})$

$=\overline{A}BC+\overline{A}\,\overline{B}C+AB\overline{C}+\overline{A}BC+\overline{A}B\overline{C}+A\overline{B}C+A\overline{B}\,\overline{C}$

$=m_3+m_1+m_6+m_3+m_2+m_5+m_4$

$$=\sum m(1,2,3,4,5,6)$$

右边 $=\overline{B}C(A+\overline{A})+A\overline{C}(B+\overline{B})+B\overline{C}(A+\overline{A})+\overline{A}BC$

$=A\overline{B}C+\overline{A}\,\overline{B}C+AB\overline{C}+A\overline{B}\,\overline{C}+AB\overline{C}+\overline{A}B\overline{C}+\overline{A}BC$

$=m_5+m_1+m_6+m_4+m_6+m_2+m_3$

$=\sum m(1,2,3,4,5,6)$

由于等式两侧的最小项表达式相同，它们代表的是同一个函数，所以该等式成立。

(2) 左边 $=(A+C+0)(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B+0)$

$=(A+C+B\overline{B})(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B+C\overline{C})$（根据 $A+B\cdot C=(A+B)\cdot(A+C)$）

$=(A+C+B)(A+C+\overline{B})(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B+C)(\overline{A}+B+\overline{C})$

$=(A+B+C)(A+\overline{B}+C)(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B+C)(\overline{A}+B+\overline{C})$

$=M_0\cdot M_2\cdot M_7\cdot M_4\cdot M_5$

$=\prod M(0,2,4,5,7)$

右边 $=(A+B+0)(B+C+0)(\overline{A}+\overline{C}+0)$

$=(A+B+C\overline{C})(B+C+A\overline{A})(\overline{A}+\overline{C}+B\overline{B})$

$=(A+B+C)(A+B+\overline{C})(B+C+A)(B+C+\overline{A})(\overline{A}+\overline{C}+B)(\overline{A}+\overline{C}+\overline{B})$

$=(A+B+C)(A+B+\overline{C})(\overline{A}+B+C)(\overline{A}+B+\overline{C})(\overline{A}+\overline{B}+\overline{C})$

$=M_0\cdot M_1\cdot M_4\cdot M_5\cdot M_7$

$=\prod M(0,1,4,5,7)$

由于等式两侧的最大项表达式不相同，所以该等式不成立。

2.2.5 列出逻辑函数 $L(A,B,C)=\overline{A}\cdot C+A\cdot\overline{B}\cdot\overline{C}$ 的真值表，并写出该函数的最大项表达式。

解：该函数的真值表如表题解 2.2.5 所示。一个函数的真值表和它的最大项表达式之间同样具有一一对应的关系，找出真值表中函数值为 **0** 所对应的最大项，直接写出 L 的最大项表达式

$$L(A,B,C)=\prod M(0,2,5,6,7)$$

表题解 2.2.5

A	B	C	L
0	**0**	**0**	**0**
0	**0**	**1**	**1**
0	**1**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**0**	**1**
1	**0**	**1**	**0**

续表

A	B	C	L
1	**1**	**0**	**0**
1	**1**	**1**	**0**

2.2.6　已知下列函数的最大项表达式，试写出其最小项表达式。

（1）$L(A,B)=\prod M(0,1,2)$　　（2）$L(A,B,C)=\prod M(0,1,3,6,7)$

解：由于相同变量构成的最小项与最大项之间存在互补关系，若已知函数的最大项表达式，由未出现在最大项表达式中的各标号组成的最小项之和就构成了最小项表达式。

（1）$L(A,B)$是一个两变量函数，自变量A、B共有**00~11**四种取值组合，故它的最小项表达式为

$$L(A,B)=m_3=AB$$

（2）$L(A,B,C)$是一个三变量函数，自变量A、B、C共有**000~111**八种取值组合，故它的最小项表达式为

$$\begin{aligned}L(A,B,C)&=\sum m(2,4,5)\\&=\overline{A}B\,\overline{C}+A\,\overline{B}\,\overline{C}+\overline{A}B\,\overline{C}\end{aligned}$$

2.2.7　已知下列函数的最小项表达式，试写出其最大项表达式。

（1）$L(A,B)=\sum m(1,2)$　　（2）$L(A,B,C,D)=\sum m(1,2,5,6)$

解：由于相同变量构成的最小项与最大项之间存在互补关系，若已知函数的最小项表达式，由未出现在最小项表达式中的各标号组成的最大项之积就构成了最大项表达式。

（1）$L(A,B)$是一个两变量函数，自变量A、B共有**00~11**四种取值组合，故它的最大项表达式为

$$\begin{aligned}L(A,B)&=\prod M(0,3)\\&=(A+B)(\overline{A}+\overline{B})\end{aligned}$$

（2）$L(A,B,C,D)$是一个四变量函数，自变量A、B、C、D共有**0000~1111**十六种取值组合，故它的最大项表达式为

$$L(A,B,C,D)=\prod M(0,3,4,7,8,9,10,11,12,13,14,15)$$

2.3　逻辑函数的代数化简法

2.3.1　用代数法将下列各式化简成最简的**与-或**表达式：

（1）$\overline{\overline{(\overline{A}+B)}+\overline{(A+B)}+\overline{(\overline{A}B)}\,\overline{(A\overline{B})}}$　　（2）$\overline{B}+ABC+\overline{AC}+\overline{AB}$

（3）$ABC\overline{D}+ABD+BC\overline{D}+ABCD+B\overline{C}$　　（4）$\overline{\overline{AC}+\overline{A}BC+\overline{B}C+AB\overline{C}}$

解：本题要求读者应用逻辑代数的公式和定理进行逻辑运算，以便消去多余的乘积项和多余的因子，从而得到逻辑函数的最简式。

（1）$\overline{\overline{(\overline{A}+B)}+\overline{(A+B)}+\overline{\overline{A}B}\,\overline{A\overline{B}}}$　　（根据$\overline{A+B+C}=\overline{A}\cdot\overline{B}\cdot\overline{C}$）

$$=\overline{A\cdot\overline{B}+\overline{A}\cdot\overline{B}+(A+\overline{B})(\overline{A}+B)} \qquad (根据\overline{A\cdot B\cdot C}=\overline{A}+\overline{B}+\overline{C})$$

$$=\overline{\overline{B}+AB+\overline{A}\,\overline{B}}$$

$$=\overline{AB}+\overline{\overline{B}}=\overline{A}+\overline{\overline{B}}=\overline{A}B \qquad (根据\ A+\overline{A}B=A+B)$$

(2) $\overline{B}+ABC+\overline{AC}+\overline{AB}$ （根据 $A+\overline{A}B=A+B$）

$=\overline{B}+AC+\overline{AC}+\overline{AB}$ （根据 $A+\overline{A}=1$）

$=\overline{B}+1+\overline{AB}=1$ （根据 $A+1=1$）

(3) $ABC\,\overline{D}+ABD+BC\,\overline{D}+ABCD+B\,\overline{C}$

$=ABC(\overline{D}+D)+ABD+B(C\,\overline{D}+\overline{C})$ （根据 $A+\overline{A}=1$）

$=B(AC+AD+\overline{C}+\overline{D})$ （根据 $A+\overline{A}B=A+B$）

$=B(A+\overline{C}+A+\overline{D})$

$=B(A+\overline{C}+\overline{D})$

$=AB+B\overline{C}+B\overline{D}$

(4) $\overline{\overline{AC+\overline{A}BC+\overline{B}C+AB\overline{C}}}$

$=\overline{C(A+\overline{A}B)+\overline{B}C+AB\overline{C}}$ （根据 $A+\overline{A}B=A+B$）

$=\overline{(\overline{A+B})C+\overline{B}C+AB\overline{C}}$ （根据$\overline{A\cdot B\cdot C}=\overline{A}+\overline{B}+\overline{C}$）

$=\overline{\overline{A+B}+\overline{C}+\overline{B}C+AB\overline{C}}$ （根据$\overline{A+B+C}=\overline{A}\cdot\overline{B}\cdot\overline{C}$）

$=\overline{A}\,\overline{B}+\overline{C}+\overline{B}=\overline{\overline{B}}+\overline{C}$

$=BC$

2.3.2 已知逻辑函数表达式为 $L=\overline{A}BC\overline{D}$，画出实现该式的逻辑电路图，限使用**非**门和2输入**与非**门。

解：由逻辑式→逻辑图，一般先根据题目要求，将函数式变换为适于使用限定图形符号的形式，然后用图形符号代替代数运算符号。对该题而言，要将函数式化为**与非-与非**的形式，然后用**非**门和2输入**与非**门画出逻辑图。如图题解2.3.2所示。

$$L=\overline{\overline{A}B\cdot C\overline{D}}=\overline{\overline{\overline{A}B}\cdot\overline{C\overline{D}}}$$



图题解2.3.2

2.3.3　画出实现下列逻辑表达式的逻辑电路图，限使用**非**门和 2 输入**与非**门。

（1）$L=AB+AC$　　（2）$L=\overline{D(A+C)}$　　（3）$L=\overline{(A+B)(C+D)}$

解：先将逻辑表达式化为**与非-与非**形式，再用**与非**门、**非**门实现函数。最后实现的逻辑电路图如图题解 2.3.3 所示。

（1）$L=\overline{\overline{AB+AC}}=\overline{\overline{AB}\,\overline{AC}}$

（2）$L=\overline{D(A+C)}=\overline{DA+DC}=\overline{\overline{DA}\cdot\overline{DC}}=\overline{\overline{\overline{DA}\cdot\overline{DC}}}$

（3）$L=\overline{(A+B)(C+D)}=\overline{\overline{A}+\overline{B}+\overline{C}+\overline{D}}=\overline{\overline{\overline{A}\,\overline{B}+\overline{C}\,\overline{D}}}=\overline{\overline{\overline{A}\,\overline{B}}\cdot\overline{\overline{C}\,\overline{D}}}$



图题解2.3.3

2.3.4　已知逻辑函数表达式为 $L=A\overline{B}+\overline{A}C$，画出实现该式的逻辑电路图，限使用**非**门和 2 输入**或非**门。

解：先将函数式化为**或非-或非**表达式，再用**或非**门和**非**门实现之。得到的逻辑电路图如图题解 2.3.4 所示。

$$L=\overline{\overline{A\,\overline{B}}\,\overline{\overline{A}C}}=\overline{\overline{A}+B+A+\overline{C}}=\overline{\overline{\overline{A}+B+A+\overline{C}}}$$



图题解 2.3.4

2.3.5 写出下列图题2.3.5所示电路的逻辑表达式，将其转换成**与非-与非**表达式，然后画出仅用**非门**和**与非门**实现的逻辑图。



图题2.3.5

解：（1）根据逻辑图，得到逻辑表达式

$$L=\overline{A}\cdot\overline{B}\cdot\overline{C}+A\cdot\overline{B}\cdot\overline{C}+\overline{A}\cdot\overline{B}\cdot D$$

（2）应用摩根定理，将逻辑表达式转换成**与非-与非**表达式

$$L=\overline{\overline{A}\cdot\overline{B}\cdot\overline{C}+A\cdot\overline{B}\cdot\overline{C}+\overline{A}\cdot\overline{B}\cdot D}$$

$$=\overline{\overline{A}\,\overline{B}\,\overline{C}\cdot A\,\overline{B}\,\overline{C}\cdot\overline{A}\,\overline{B}D}$$

（3）根据**与非-与非**表达式，画出逻辑图，如图题解2.3.5所示。



图题解2.3.5

2.4 逻辑函数的卡诺图化简法

2.4.1 已知逻辑函数 $L(A,B,C)=A\overline{B}+B\overline{C}+C\overline{A}$，试用真值表、卡诺图和逻辑图（限用**非门**和**与非门**）表示。

解：（1）根据逻辑函数表达式，可以直接列出真值表，如表题解2.4.1所示。

（2）根据真值表，画出卡诺图，如图题解2.4.1（a）所示。

（3）应用摩根定理，将逻辑表达式转换成**与非-与非**表达式

$$L(A,B,C)=\overline{\overline{A\bar{B}}+\overline{B\bar{C}}+\overline{C\bar{A}}}=\overline{A\bar{B}}\cdot\overline{B\bar{C}}\cdot\overline{C\bar{A}}$$

表题解2.4.1

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



(a)



(b)

图题解 2.4.1

2.4.2　已知函数 $L(A,B,C,D)$ 的卡诺图如图题 2.4.2 所示，试写出函数 L 的最简**与-或**表达式。



图题 2.4.2



图题解 2.4.2

解：因为任何逻辑函数都等于它的卡诺图中为 **1** 的那些最小项之和。要得到一个函数的最简**与-或**表达式，就是要将逻辑上相邻的最小项圈成一个包围圈，且每个包围圈必须含

2^n个方格，对应每个包围圈写成一个新的乘积项，然后将所有包围圈对应的乘积项相加即可。此题可画3个包围圈，每个对应的乘积项如图题解2.4.2所示，其最简**与-或**表达式为

$$L(A,B,C,D)=B\overline{C}\,\overline{D}+\overline{B}\,\overline{C}D+\overline{B}C\overline{D}$$

2.4.3 用卡诺图法化简下列各式：

(1) $A\overline{B}CD+AB\overline{C}D+A\overline{B}+A\overline{D}+A\overline{B}C$

(2) $A\overline{B}CD+D(\overline{B}\,\overline{C}D)+(A+C)B\overline{D}+\overline{A}\overline{(\overline{B}+C)}$

(3) $L(A,B,C,D)=\sum m(0,2,4,8,10,12)$

(4) $L(A,B,C,D)=\sum m(0,4,6,13,14,15)+\sum d(1,2,3,5,7,9,10,11)$

解：先将函数化为用最小项表示的**与-或**表达式，画出卡诺图（或根据表达式直接填写卡诺图），再化简。在画卡诺图的包围圈时，包围圈要尽可能覆盖填**1**的方格，且包围圈的数目要尽可能少，这样可得最简**与-或**表达式。

(1) $A\overline{B}CD+AB\overline{C}D+A\overline{B}+A\overline{D}+A\overline{B}C$

$=A\overline{B}CD+AB\overline{C}D+A\overline{B}(C+\overline{C})(D+\overline{D})+A\overline{D}(B+\overline{B})(C+\overline{C})+A\overline{B}C(D+\overline{D})$

$=A\overline{B}CD+AB\overline{C}D+A\overline{B}C\overline{D}+A\overline{B}\,\overline{C}D+A\overline{B}\,\overline{C}\,\overline{D}+ABC\overline{D}+AB\overline{C}\,\overline{D}$

$=m_{11}+m_{13}+m_{10}+m_9+m_8+m_{14}+m_{12}=\sum m(8,9,10,11,12,13,14)$

由逻辑表达式作卡诺图，如图题解2.4.3(a)所示。

由卡诺图得最简逻辑表达式 $L=A\overline{C}+A\overline{D}+A\overline{B}$

(2) $A\overline{B}CD+D(\overline{B}\,\overline{C}D)+(A+C)B\overline{D}+\overline{A}\overline{(\overline{B}+C)}$

$=A\overline{B}CD+\overline{B}\,\overline{C}D+AB\overline{D}+BC\overline{D}+\overline{A}B\overline{C}$

$=A\overline{B}CD+(A+\overline{A})\overline{B}\,\overline{C}D+AB(C+\overline{C})\overline{D}+(A+\overline{A})BC\overline{D}+\overline{A}B\overline{C}(D+\overline{D})$

$=A\overline{B}CD+A\overline{B}\,\overline{C}D+\overline{A}\overline{B}\,\overline{C}D+ABC\overline{D}+AB\overline{C}\,\overline{D}+ABC\overline{D}+\overline{A}BC\overline{D}+\overline{A}B\overline{C}D+\overline{A}B\overline{C}\,\overline{D}$

$=\sum m(1,4,5,6,9,11,12,14)$

由逻辑表达式直接作卡诺图，如图题解2.4.3(b)所示。



图题解2.4.3(a)



图题解2.4.3(b)

由卡诺图得最简逻辑表达式 $L=B\overline{D}+A\overline{B}D+\overline{A}\,\overline{C}D$

(3) $L(A,B,C,D)=\sum m(0,2,4,8,10,12)$

由逻辑表达式作卡诺图，如图题解 2.4.3(c)所示。

由卡诺图得最简逻辑表达式 $L=\overline{C}\,\overline{D}+\overline{B}\,\overline{D}$

(4) $L(A,B,C,D)=\sum m(0,4,6,13,14,15)+\sum d(1,2,3,5,7,9,10,11)$

由逻辑表达式作卡诺图，如图题解 2.4.3(d)所示。

由卡诺图得最简逻辑表达式 $L=\overline{A}+AD+AC$

或者，$L=\overline{A}+C+D$

此题卡诺图也可以采用包围 **0** 的方法，进行化简。得到$\overline{L}=A\cdot\overline{C}\cdot\overline{D}$



图题解2.4.3(c)



图题解 2.4.3(d)

2.4.4　用卡诺图化简法，求下列函数的最简**或-与**表达式。

(1) $L(A,B,C,D)=A\,\overline{C}+AD+\overline{B}\,\overline{C}+\overline{B}D$

(2) $L(A,B,C,D)=\sum m(3,4,5,7,13,14,15)$

(3) $L(A,B,C,D)=(\overline{A}+D)(B+\overline{D})(A+B)$

(4) $L(A,B,C,D)=\prod M(3,4,6,7,11,12,13,14,15)$

解：求一个函数的最简**或-与**表达式，通常采用“两次取反法”，具体可分为两种情况处理。①当给定的函数 L 为**与-或**表达式时，首先画出卡诺图，合并卡诺图上的 **0** 方格，求出非函数$\overline{L}$的最简**与-或**表达式，然后对$\overline{L}$取**非**，得到函数 L 的最简**或-与**表达式。②当给定的函数 L 为**或-与**表达式时，首先根据反演规则求出**非**函数$\overline{L}$，画出$\overline{L}$的卡诺图，合并卡诺图上的 **1** 方格，求出**非**函数$\overline{L}$的最简**与-或**表达式，然后对$\overline{L}$取**非**，得到函数 L 的最简**或-与**表达式。

(1) 首先根据给定的逻辑表达式，画出卡诺图，如图题解 2.4.4(a)所示。图中，**1** 方格表示原函数 L 所包含的最小项，**0** 方格表示**非**函数$\overline{L}$所包含的最小项(L 为 **0** 时，$\overline{L}$为 **1**)。合并卡诺图中的 **0** 方格，可以得到**非**函数$\overline{L}$的最简**与-或**表达式为

$$\overline{L}(A,B,C,D)=\overline{A}B+C\,\overline{D}$$

然后对$\overline{L}$的最简**与-或**表达式取**非**，得到函数 L 的最简**或-与**表达式

$$L(A,B,C,D)=\overline{\overline{A}B+C\,\overline{D}}=(A+\overline{B})(\overline{C}+D)$$



图题解 2.4.4(a)



图题解 2.4.4(b)

（2）根据给定的逻辑表达式，画出卡诺图，如图题解 2.4.4(b)所示。合并卡诺图中的 **0** 方格，得到**非**函数$\overline{L}$的最简**与-或**表达式为

$$\overline{L}(A,B,C,D)=A\overline{B}+\overline{B}\,\overline{C}+A\overline{C}\,\overline{D}+\overline{A}C\overline{D}$$

然后对$\overline{L}$的最简**与-或**表达式取**非**，得到函数 L 的最简**或-与**表达式

$$L(A,B,C,D)=\overline{A\overline{B}+\overline{B}\,\overline{C}+A\overline{C}\,\overline{D}+\overline{A}C\overline{D}}$$

$$=(\overline{A}+B)(B+C)(\overline{A}+C+D)(A+\overline{C}+D)$$

（3）根据给定的**或-与**表达式，应用反演规则，得到**非**函数$\overline{L}$的表达式

$$\overline{L}(A,B,C,D)=A\overline{D}+\overline{B}D+\overline{A}\,\overline{B}$$

画出$\overline{L}$的卡诺图，如图题解 2.4.4(c)所示。合并卡诺图中的 **1** 方格，得到**非**函数$\overline{L}$的最简**与-或**表达式为

$$\overline{L}(A,B,C,D)=\overline{B}+A\overline{D}$$

然后对$\overline{L}$的最简**与-或**表达式取**非**，得到函数 L 的最简**或-与**表达式

$$L(A,B,C,D)=\overline{\overline{B}+A\overline{D}}=B(\overline{A}+D)$$



图题解 2.4.4(c)



图题解 2.4.4(d)

（4）根据给定的**最大项**表达式，画出 L 的卡诺图，如图题解 2.4.4(d)所示。合并卡诺图中的 **0** 方格，得到非函数$\overline{L}$的最简**与-或**表达式为

$$\overline{L}(A,B,C,D)=B\overline{D}+AB+CD$$

然后对$\overline{L}$的最简**与-或**表达式取**非**，得到函数 L 的最简**或-与**表达式

$$L(A,B,C,D)=\overline{B\overline{D}+AB+CD}=(\overline{B}+D)(\overline{A}+\overline{B})(\overline{C}+\overline{D})$$

2.5　硬件描述语言 Verilog HDL 基础[①]

2.5.1　在 Verilog HDL 中，下列标识符是否正确？

(1) system1　　(2) 2reg　　(3) FourBit_Adder　　(4) exec$　　(5) _2to1mux

解：(1)、(3)、(4)和(5)正确；(2)错误，因为标识符通常由英文字母、数字、$ 符或者下划线组成，并且规定标识符必须以英文字母或下划线开始，不能以数字或 $ 符开头。该标识符以数字开头，所以是错误的。

2.5.2　Verilog 语言规定的 4 种基本逻辑值是什么？

答：Verilog 语言规定的 4 种基本逻辑值如表题解 2.5.2 所示。

表题解 2.5.2　四种逻辑状态的表示

0	逻辑 **0**、逻辑假
1	逻辑 **1**、逻辑真
x 或 X	不确定的值(未知状态)
z 或 Z	高阻态

2.5.3　在 Verilog 程序中，如果没有说明输入、输出变量的数据类型，试问它们的数据类型是什么？

答：在 Verilog 程序中，默认的数据类型为 1-bit 的 **wire** 类型。

2.5.4　填空题：

(1) 问下列运算的二进制值是多少？

```
reg [3:0] m;
m=4'b1010;   //{2{m}}的二进制值是_____;
```

(2) 假设 m=4'b0101，按要求填写下列运算的结果：

&m=_____，　|m =_____，

^m=_____，~^m =_____。

解：(1) {2{m}}的二进制值是 8'b1010 1010；

(2) &m=1'b0，|m =1'b1，^m =1'b0，~^m =1'b1。

2.5.5　下列 Verilog 程序描述了图题 2.5.5 所示的电路，但程序中每一行有一个语法错误，请改正(注意：基本门级元件的调用名可以省略)。

```
module Ex1(A,B,C,X,Y)
```

① 为了与程序保持一致，本书 Verilog HDL 部分的信号名称均与程序一致。

```
  input A, B, C
  output X, Y
  reg E;
  and G1(A,B,E);
  NOT (Y, C);
  OR (X, E, Y);
endmodule;
```



图题 2.5.5

解：在第1、2、3行末尾添加漏掉了的分号，第4行将"**reg** E;"改为"**wire** E;"，第5行将"**and** G1(A,B,E);"改为"**and** G1(E , A, B);"，第6行将"NOT (Y, C);"改为"**not** (Y, C);"，第7行将"OR (X, E, Y);"改为"**or** (X, E, Y);"，第8行将末尾的分号去掉。

注意，Verilog的关键词均为小写英文字母。

2.5.6 根据下面的HDL描述，画出数字电路的逻辑图。

```
module circuit(A,B,L);
  input A,B;
  output L;
  wire a1,a2,Anot,Bnot;
  and G1(a1,A,B);
  and G2(a2,Anot,Bnot);
  not (Anot, A);
  not (Bnot, B);
  or (L, a1, a2);
endmodule
```



图题解 2.5.6

解：逻辑图如图题解2.5.6所示。

2.5.7 使用Verilog连续赋值语句描述下列逻辑函数表示的电路。

(1) $Sum=\overline{A}B+A\overline{B}$, $Co=AB$

(2) $Y_0=\overline{S}_0D_0+S_0D_1$, $Y_1=\overline{S}_0D_2+S_0D_3$

解：(1) 将模块取名为adder，其代码如下：

```
//文件名:adder.v
module adder (
  input A,B,              //输入端口
  output wire Sum, Co    //输出端口及数据类型
);
  //电路功能描述
  assign Sum = (~A & B) | (A & ~B);
  assign Co = A & B;
endmodule
```

(2) 将模块取名为_2mux2to1，其代码如下：

```
//文件名:_2mux2to1.v
module _2mux2to1 (
  input D0, D1, D2, D3,      //输入端口
  output wire Y0, Y1         //输出端口及数据类型
);
  //电路功能描述
  assign Y0 = (~S0 & D0) | (S0 & D1);
  assign Y1 = (~S0 & D2) | (S0 & D4);
endmodule
```

2.5.8 写出图题 2.3.5 所示电路的 Verilog 门级描述代码。

解:将模块取名为 gate,其代码如下:

```
//文件名:gate.v
module gate(
  input A,B,C,D,     //输入端口
  output L           //输出端口
);
  wire Anot,Bnot, Cnot;  //内部节点
  wire L1, L2, L3;       //内部节点
//电路逻辑功能描述
  not (Anot, A), (Bnot, B), (Cnot, C);
  and U1(L1, Anot, Bnot, Cnot),
      U2(L2, A, Bnot, Cnot),
      U3(L3, Anot, Bnot, D);
  or  U4(L,L1,L2,L3);
endmodule
```

2.5.9 假设 A=4'b1010,B=4'b1101,执行下列代码中的运算后,Ynot, Yand, Yor, Yxor 和 Yxnor 的结果是多少?

```
module Bitwise  (
 input [3:0] A, B,
 output [3:0] Ynot, Yand, Yor, Yxor,Yxnor
);
 assign Ynot  = ~A;
 assign Yand  = A & B;
 assign Yor    = A | B;
 assign Yxor  = A ^B;
 assign Yxnor  = A ~^B;
endmodule
```

解:由 **assign** 语句给出的运算均为位运算,将 A 和 B 的对应位按位进行相应的运算,得

到的结果仍为4位。结果如下

```
Ynot=4'b0101, Yand=4'b1000, Yor=4'b1111,
Yxor=4'b0111,Yxnor=4'b1000
```

2.5.10 假设A=4'b1010,执行下列代码中的运算后,red_and, red_nand, red_or, red_nor, red_xor和red_xnor的结果是多少?

```
module Reduction (
 input [3:0] A,
 output red_and, red_nand, red_or, red_nor, red_xor, red_xnor
 );
 assign    red_and = &A,
    red_nand = ~&A,
    red_or = |A,
    red_nor = ~|A,
    red_xor = ^A,
    red_xnor = ^~A;
endmodule
```

解:这里只有一条**assign**语句,各种不同的缩位运算之间均用逗号进行分隔,最后的同或运算用逗号,缩位运算的结果为1位。缩位运算类似于数字电路中各种逻辑门的运算。结果如下

```
red_and=0, red_nand=1, red_or=1,
red_nor=0, red_xor=0, red_xnor=1
```

3 逻辑门电路

数字电路中，各种逻辑运算都是用相应的门电路实现的。门电路是组成数字电路的基本逻辑单元。

一、内容提要及重点

本章的内容提要：

1. 门电路的分类

（1）根据制造工艺分：



（2）根据输出结构分：

（3）根据逻辑功能分：

门电路
- 与门
- 或门
- 非门
- 与非门
- 或非门
- 与或非门
- 异或门
- 同或门

2. 数字电路中 MOS 管或 BJT 管工作在“闭合”和“断开”两种状态。

3. MOS 管的输出特性分为三个区：截止区、饱和区、可变电阻区。数字电路中 MOS 工作在截止区或可变电阻区。

4. BJT 管的输出特性分为三个区：截止区、放大区、饱和区。数字电路中 BJT 管工作在截止区或饱和区。

5. 半导体器件的特性分为静态特性和动态特性。静态特性是指 MOS 管或 BJT 管工作在导通或截止状态下的特性。动态特性是指开关管在状态转换过程的特性

6. 逻辑门电路的重要参数有：输入和输出高、低电平，噪声容限，传输延迟时间，功耗，扇入和扇出数，等等。

7. 当不同系列的逻辑门电路混合使用时，要考虑门电路的输入或输出电平是否超过数据手册规定的极值，逻辑电平兼容问题以及扇出问题。即：

$$V_{I(\min)} \leqslant V_I \leqslant V_{I(\max)}$$
$$V_{O(\min)} \leqslant V_O \leqslant V_{O(\max)}$$
$$V_{OH(\min)} \geqslant V_{IH(\min)}$$
$$V_{OL(\max)} \leqslant V_{IL(\max)}$$
$$I_{OL(\max)} \geqslant |I_{IL(\text{total})}|$$
$$|I_{OH(\max)}| \geqslant I_{IH(\text{total})}$$

8. CMOS 集成门电路在使用时，输入端不能悬空。对多余输入端的处理以不改变电路工作状态并且稳定可靠为原则。

本章的重点：

MOS 管及 BJT 管的开关特性。CMOS 门电路的逻辑功能和主要的外特性（包括三态输出和漏极开路）。不同类型集成电路直接接口必须满足电压兼容和电流匹配。

二、典型例题解析

例 3.1 NMOS 构成的开关电路如图 3.1 所示，其参数为 $K_n = 4$ mS，$V_T = 0.8$ V。该电路用于使发光二极管导通或截止。二极管的正向压降为 $V_F = 1.5$ V。如果电源电压 $V_{DD} = 5$ V，输入 $v_I = 5$ V 时二极管导通电流为 12 mA，试确定此时 R_d 及 v_{DS} 的数值。

解题思路：NMOS 构成的开关电路中，为了使 NMOS 管工作在开关状态，必须保证输入

为低电平时 NMOS 管工作在截止区，d、s 间呈现高阻抗，漏极电流近似为零，v_{DS} 趋于 V_{DD}；输入为高电平时 NMOS 管工作在可变电阻区，d、s 间呈现低阻抗，使 v_{DS} 趋于零。

解：（1）当 $v_I=0$ 时，$v_{GS}<V_T$，因此，NMOS 管处于截止状态。

（2）当 $v_I=5$ V 时，要求 NMOS 管工作在可变电阻区。

因为 $i_D=K_n[2(v_{GS}-V_T)v_{DS}-v_{DS}^2]$，将已知参数代入并整理得

$$v_{DS}^2-8.4v_{DS}+3=0$$

解得　$v_{DS1}\approx 0.38\text{V}$，$v_{DS2}\approx 8.03\text{V}$（舍去）。

$v_{DS}=0.38$ V$<(v_{GS}-V_T)=4.2$ V，NMOS 管确实工作在可变电阻区。则

$$R_d=\frac{V_{DD}-V_F-v_{DS}}{i_D}$$

$$=\frac{5-1.5-0.38}{12\times 10^{-3}}\Omega$$

$$=260\ \Omega$$



图 3.1　例 3.1 电路

例 3.2　试分析如图 3.2 所示的 CMOS 电路，写出其逻辑表达式。

解题思路：① 根据 CMOS **与非**门和**或非**门的工作原理可知，分析 CMOS 门电路时主要看 NMOS 管的连接方式，如果两个 NMOS 管串联，则与栅极相连的两变量相**与**，如果两个 NMOS 管并联，则与栅极相连的两变量相**或**，然后在输出端取**非**。

② 将电路分成若干基本功能模块。图 3.2 所示的 CMOS 电路有 3 个基本模块，点画线左上电路是**或非**门结构，左下电路是**与非**门结构，点画线右边电路是串联 NMOS 管相**与**，再与另一个 NMOS 管并联实现**或**功能，最后输出端取**非**。



图 3.2　例 3.2 电路

解：分析图 3.2 所示 CMOS 电路的 3 个基本模块，点画线左上电路两个 NMOS 管并联，实现**或**功能，在输出端取**非**，即 $X=\overline{A+B}$。左下电路两个 NMOS 管串联，实现**与**功能，在输出端取**非**，即 $Y=\overline{CD}$。

点画线右边电路，与 X 和 Y 相连的两个 NMOS 管串联，实现**与**的功能，之后再与 E 相连的 NMOS 管并联，实现**或**功能，即 $XY+E$，经过输出端取**非**，得到 $L=\overline{XY+E}$，然后将 X 和 Y 的表达式带入，可以得到最后的逻辑表达式：

$$\begin{aligned} L &= \overline{XY+E} = \overline{\overline{A+B}\cdot\overline{CD}+E} \\ &= \overline{\overline{A+B+CD}+E} \\ &= (A+B+CD)\,\overline{E} \end{aligned}$$

例 3.3 某同学设计的声光报警电路如图 3.3 所示，报警时 LED 发光，同时喇叭发出 1 kHz 的声响。LED 正向导通压降为 1.6V，导通电流为 4 mA。CMOS **与**门 74HC08 的供电电源为 5 V 时，$V_{IH(min)}=3.5$ V，$V_{OH(min)}=4.4$ V，$I_{OH(max)}=-4$ mA。

（1）电路是否能正常工作？如果不能如何修改？

（2）当正常工作时，输入信号满足什么条件，电路才能完成声、光同时报警的功能？

解题思路：① 电路中驱动门 G_1 输出高电平时，所接发光二极管 LED 将导通发光。但 LED 支路没有限流电阻，将不能正常工作。

② 当 G_1 门输出高电平时，G_2 门的另一个输入端所接 1kHz 脉冲信号传递到其输出端，作为小功率 BJT 开关电路的输入信号，控制 BJT 工作在导通和截止状态。当脉冲为高电平时，BJT 饱和导通，脉冲为低电平时，BJT 截止，因此，喇叭发出 1 kHz 声响。

解：（1）驱动门 G_1 输出 4.4 V 高电平时，所接发光二极管 LED 将导通，其导通压降为 1.6V，将 G_1 输出的高电平钳位在 1.6 V，致使后面连接的 G_2 门电路输入高电平不满足 $V_{IH(min)}=3.5$ V，将导致错误逻辑输出。因此，LED 支路必须增加限流电阻 R，用于分担 G_1 高电平的其余 4.4 V−1.6 V=2.8 V 输出电压，R 的值为

$$R=\frac{V_{OH(min)}-V_D}{I_{OH(max)}}=\frac{(4.4-1.6)\text{ V}}{4\text{ mA}}=0.7\text{ k}\Omega$$

（2）增加限流电阻后的电路，当 $A=B=\mathbf{1}$ 时，G_1 输出高电平时使声、光同时报警。



图 3.3 例 3.3 电路

三、习题全解

3.1　逻辑门电路简介

3.1.1　按照制造门电路三极管的不同，集成门电路分为哪几种类型？各种类型的代表是什么？

解：按照制造门电路的三极管的不同，集成门电路分为 MOS 型、双极型和混合型。MOS 型集成逻辑门有 CMOS、NMOS、PMOS，双极型集成逻辑门主要有 TTL，混合型集成逻辑门有 BiCMOS。

3.1.2　为什么要发展低电压和超低电压 CMOS 器件？

解：笔记本电脑、数码相机等便携式设备的发展，要求使用体积小、重量轻、功耗低的半导体器件。降低器件的电源电压可以降低其功耗，因此，发展低电压和超低电压 CMOS 器件。

3.1.3　数字逻辑变量可以取什么值？三极管在数字电路中工作在什么状态？

解：数字逻辑变量可以取 **0** 或 **1**。数字电路中，三极管工作在“闭合”和“断开”两种状态。

3.2　基本 CMOS 逻辑门电路

3.2.1　已知图题 3.2.1 所示各 MOS 管的 $|V_T| = 0.5\ \text{V}$，$R_d = 2\ \text{k}\Omega$，导通时 $I_D = 0.5\ \text{mA}$，试分别确定它们的工作状态（导通或截止）。



图题 3.2.1

解：图题 3.2.1（a）和（b）所示为 N 沟道增强型 MOS 管，图题 3.2.1（c）和（d）所示为 P 沟道增强型 MOS 管。

NMOS 管的开启电压 V_T 为正。当 $v_{GS} < V_T$ 时，MOS 管处于截止区；当 $v_{GS} \geqslant V_T$，且 $v_{DS} \leqslant v_{GS} - V_T$ 时，MOS 管处于可变电阻区；当 $v_{GS} \geqslant V_T$，且 $v_{DS} \geqslant v_{GS} - V_T$ 时，MOS 管处于恒流区。

对于图题 3.2.1（a），假设 NMOS 管导通，$v_{GS} = 2.5\ \text{V}$，$v_{DS} = V_{DD} - I_D R_d = 1.5\ \text{V}$，因此，$v_{DS} < v_{GS} - V_T$，该 MOS 管处于可变电阻区。可见，假设正确，NMOS 管导通。

对于图题 3.2.1（b），$v_{GS} = 0\ \text{V} < V_T$，所以 NMOS 管处于截止区，即 NMOS 管截止。

PMOS 管的开启电压 V_T 为负。当 $v_{GS} > V_T$ 时，MOS 管处于截止区；当 $v_{GS} \leqslant V_T$，$v_{DS} \geqslant v_{GS} -$

V_T时，MOS管处于可变电阻区；当$v_{GS} \leqslant V_T$，$v_{DS} \leqslant v_{GS}-V_T$时，MOS管处于恒流区。

对于图题3.2.1(c)，三个电极对地的电压分别为$v_G=2.5$ V，$v_S=1.5$ V，$v_D=0$ V。$v_{GS}=1$ V$>V_T$，该PMOS管处于截止区，即PMOS管截止。

对于图题3.2.1(d)，同样可以求出$v_{GS}=-1.5$ V，$v_{DS}=-1.5$ V，$v_{DS} \leqslant v_{GS}-V_T$。该MOS管处于恒流区，即PMOS管导通。

3.2.2 一个反相器的输入和输出波形如图题3.2.2所示，试确定：

（1）输入信号的周期和频率；

（2）输出由高电平变为低电平的传输延迟时间t_{pHL}和由低电平变为高电平的传输延迟时间t_{pLH}。



图题3.2.2

解：（1）输入信号的周期为

$$T=100\ \mu s+140\ \mu s=240\ \mu s$$

频率为

$$f=\frac{1}{T}=\frac{1}{240\ \mu s}\approx 4.2\ kHz$$

（2）$t_{pHL}=7$ ns，$t_{pLH}=7$ns。

3.2.3 为什么说74LVC系列CMOS**与非**门在3.3 V电源工作时，输入端在以下四种接法下都属于逻辑**0**(74LVC系列输入、输出电压值参考主教材中表3.3.2)？

（1）输入端接地；

（2）输入端接低于0.8 V的电源；

（3）输入端接同类**与非**门的输出低电平0.2 V；

（4）输入端到地之间接10 kΩ的电阻。

解：对于74LVC系列CMOS门电路来说，输出和输入低电平的标准电压值分别为：$V_{OL}=0.2$ V，$V_{IL}=0.8$ V。因此，

（1）$v_i=0<V_{IL}=0.8$V，属于逻辑**0**。

（2）$v_i<0.8$ V$=V_{IL}$，属于逻辑**0**。

（3）$v_i=0.2$ V$<V_{IL}=0.8$ V，属于逻辑**0**。

（4）由于CMOS管的栅极电流非常小，通常小于1 μA，在10 kΩ电阻上产生的压降小于10 mV，即$v_i<0.01$ V$<V_{IL}=0.8$ V，故亦属逻辑**0**。

3.2.4　试分析图题 3.2.4 所示的电路，写出 L 的逻辑表达式，画出由**与**门、**或**门、**非**门逻辑符号构成的电路图。

解：CMOS 电路中，NMOS 管串联实现“**与**”功能，并联实现“**或**”功能，PMOS 管则相反。由此可知

（a）A、B 相**与**，C、D 相**与**，然后两者相**或**，反相后输出，则 $L=\overline{AB+CD}$

（b）A、B 相**或**，C、D 相**或**，然后两者相**与**，反相后输出，则 $L=\overline{(A+B)(C+D)}$

逻辑符号构成的电路图分别如图题解 3.2.4（a）和 3.2.4（b）所示。



图题 3.2.4



图题解 3.2.4

3.2.5　试分析图题 3.2.5 所示电路，写出 L 的逻辑表达式。

解：该 CMOS 电路中的 NMOS 管 T_{2N} 和 T_{3N} 串联实现 B 和 C 相**与**，然后两者与 T_{4N} 管并联实现与 D 相**或**，最后再与 T_{1N} 管串联实现与 A 相**与**。因此，逻辑表达式为

$$L=\overline{A(BC+D)}$$

3.2.6　试分析图题 3.2.6 所示的电路，写出 L 的逻辑表达式，说明它实现什么逻辑功能？

解：该电路由两部分组成，如图题 3.2.6 所示，点画线左边为一级**与非**门，即**与非**门的输出 $X=\overline{AB}$。点画线右边组成**或与非**门，其中 T_{3N} 和 T_{4N} 并联实现**或**功能，两者再与 T_{5N} 串联实现**与**功能。**或与非**门的输出 L 为

$$L=\overline{(A+B)X}=\overline{(A+B)\overline{AB}}=AB+\overline{A}\ \overline{B}=A\odot B$$



图题 3.2.5



图题 3.2.6

该电路实现**同或**功能。

3.2.7 CMOS 集成芯片 4007 中包含两个互补对和一个反相器，如图题 3.2.7 所示，试分别连接：

（1）三个反相器；

（2）3 输入端**或非**门；

（3）3 输入端**与非**门；

（4）**或与非**门[$L=\overline{C(A+B)}$]；

（5）传输门（一个**非**门控制两个传输门分时传送）。



图题 3.2.7

解：（1）三个反相器

将图题 3.2.7 所示电路按下列方式连接，可以得到三个反相器。

① 8、13 相连，6 端为输入，8 端为输出，14 端接 V_{DD}，7 端接地；

② 1、5 相连，3 端为输入，5 端为输出，2 端接 V_{DD}，4 端接地；

③ 10 端为输入，12 端为输出，11 端接 V_{DD}，9 端接地。

（2）三输入端**或非**门

一种连接方式的电路图如图题解 3.2.7(a)所示。

（3）三输入端**与非**门



图题解 3.2.7(a)

一种连接方式的电路图如图题解 3.2.7(b)所示。



图题解 3.2.7(b)

(4) **或与非门**

一种连接方式的电路图如图题解 3.2.7(c)所示。

(5) 传输门

电路图如图题解 3.2.7(d)所示,由 6 端输入的信号控制 TG_1、TG_2分时传送数据。6 端接低电平时,TG_1导通,2 端的数据传送到 12 端;6 端接高电平时,TG_2导通,4 端的数据传送到 12 端。

3.2.8 试分析图题 3.2.8 所示 CMOS 门电路,写出 L 的逻辑表达式,说明它实现什么逻辑功能。

解:输入信号 A 为传输门的控制信号。当 $A=\mathbf{0}$ 时,TG 导通($L=B$),但此时无论 B 为 **0**



图题解 3.2.7(c)



图题解 3.2.7(d)

或 **1**，T_N和 T_P均截止，当 $A=\mathbf{1}$ 时，TG 截止，$B=\mathbf{0}$ 时，T_N截止，T_P导通，$L=\mathbf{1}$。$B=\mathbf{1}$ 时，T_N导通，T_P截止，$L=\mathbf{0}$。列出真值表如表题解 3.2.8 所示。



图题 3.2.8

L 与 A、B 是**异或**逻辑关系，即 $L=\overline{A}B+A\,\overline{B}$。

表题解 3.2.8

A	B	T_N	T_P	TG	L
0	**0**	截止	截止	导通	**0**
0	**1**	截止	截止	导通	**1**
1	**0**	截止	导通	截止	**1**
1	**1**	导通	截止	截止	**0**

3.2.9　试分析图题 3.2.9 所示 CMOS 门电路，写出 L 的逻辑表达式，说明它实现什么逻辑功能。

解：电路由两个输入反相器、一个输出反相器、一个传输门及 T_1、T_2 和 T_3 构成的电路组成。传输门由 B 和 $\overline{B}$ 控制，当 $B=\mathbf{0}$ 时传输门导通，$B=\mathbf{1}$ 时传输门截止。T_1、T_2 和 T_3 构成的电路的工作状态由 $\overline{B}$ 控制，当 $\overline{B}=\mathbf{1}$ 时 T_1、T_3 均截止，T_1、T_2 和 T_3 构成的电路不工作；当 $\overline{B}=\mathbf{0}$ 时 T_1、T_3 均导通，T_1、T_2 和 T_3 构成的电路工作，并且起反相作用，其输入等于 $\overline{A}$，输出为 A。然后再经过一级 CMOS **非**门得到 $L=\overline{A}$。

综上所述，当 $B=\mathbf{0}$ 时，T_1、T_2 和 T_3 构成的电路不工作，传输门导通，输出 $L=A$；当 $B=\mathbf{1}$ 时 T_1、T_2 和 T_3 构成的电路工作，传输门截止，输出 $L=\overline{A}$。列出真值表如表题解 3.2.9 所示。其逻辑表达式 $L=\overline{A}B+A\,\overline{B}=A\oplus B$，故电路为**异或**门电路。



图题 3.2.9

表题解 3.2.9

A	B	L
0	**0**	**0**
0	**1**	**1**
1	**0**	**1**
1	**1**	**0**

3.2.10　试用两个传输门和两个反相器实现**同或**逻辑功能，并画出逻辑电路。

解：由传输门和反相器构成的**同或**电路如图题解 3.2.10 所示。输入信号 B 为传输门的控制信号。当 $B=\mathbf{0}$ 时，TG_1 截止，TG_2 导通，$L=\overline{A}$。当 $B=\mathbf{1}$ 时，TG_1 导通，TG_2 截止，$L=A$。因此，可得 L 与 A、B 是**同或**逻辑关系，即 $L=\overline{A}\,\overline{B}+AB=A\odot B$。

3.2.11　由 CMOS 传输门构成的电路如图题 3.2.11 所示，S_1、S_0 为控制端，D_0、D_1、D_2、D_3



图题解 3.2.10

为输入，L 为输出，试列出其功能表，并写出输出逻辑函数表达式。



图题 3.2.11

表题解 3.2.11

S_1	S_0	TG_1	TG_2	TG_3	TG_4	TG_5	TG_6	L
0	**0**	导通	截止	导通	截止	导通	截止	D_0
0	**1**	截止	导通	截止	导通	导通	截止	D_1
1	**0**	导通	截止	导通	截止	截止	导通	D_2
1	**1**	截止	导通	截止	导通	截止	导通	D_3

解：根据控制端的4种组合，判断各个传输门的状态，例如 $S_1S_0=\mathbf{00}$ 时，TG_1、TG_3 和 TG_5 导通，其余为断开状态，输入 D_0 传到输出端，则 $L=D_0$。依此分析电路可以列出功能表如表题解 3.2.11 所示，由功能表可知，根据控制端的状态选择不同的输入传送到输出端。根据功能表写出其逻辑函数表达式为

$$L=\overline{S}_1\overline{S}_0D_0+\overline{S}_1S_0D_1+S_1\overline{S}_0D_2+S_1S_0D_3$$

3.3 CMOS 逻辑门电路的其他输出结构及参数

3.3.1 在漏极开路门电路中，输出上拉电阻值的大小对逻辑门有什么影响？

解：当 OD 门作为驱动门时，其输出电容、负载门的输入电容以及接线电容的存在，上拉电阻 R_P 的大小必将影响 OD 门的开关速度，R_P 的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但上拉电阻不能任意地减小，它必须保证 OD 门输出端的电流不能超过允许的最大值 $I_{OL(max)}$。

3.3.2 试判断下列哪些 CMOS 门可以将输出端并接使用：

（1）普通的互补输出；

（2）漏极开路输出；

（3）三态输出。

解：（1）普通互补输出门的输出端不能并接。

（2）OD 门输出端可以并接，但输出端需要接上拉电阻。

（3）三态输出端可以并接，但各个门的使能端不能同时有效。

3.3.3 试用普通反相器和 OD 输出反相器实现下列表达式，并画出逻辑电路图。

（1）$L=A\overline{BC}$

（2）$L=AB\overline{C}\,\overline{D}$

解：题中要求的两个表达式均需要进行**与**运算，故用 OD 门实现**与**逻辑关系，电路分别如图题解 3.3.3(a)、(b)所示。



图题解 3.3.3

3.3.4 用 74HC03 中 2 个漏极开路**与非**门及 74HC00 中的 4 个**与非**门构成的电路如图题 3.3.4 所示。试确定上拉电阻 R_P 的取值范围。已知 $V_{DD}=5$ V，OD 门输出低电平 $V_{OL(max)}=0.33$ V 时的输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA。负载门高电平和低电平输入电流最大值 $I_{IH(max)}=I_{IL(max)}=1$ μA。

解：当 OD 门输出低电平，即灌电流情况时，求出 R_P 的最小值

$$R_{P(min)}=\frac{V_{DD}-V_{OL(max)}}{I_{OL(max)}-I_{IL(total)}}=\frac{(5-0.33)\text{ V}}{(4-0.001\times 8)\text{ mA}}\approx 1.2\text{ k}\Omega$$

当OD门输出高电平，即拉电流情况时，求出 R_P 的最大值

$$R_{P(max)}=\frac{V_{DD}-V_{OH(min)}}{I_{OZ(total)}+I_{IH(total)}}=\frac{(5-4.4)\text{ V}}{(0.005\times 2+0.001\times 8)\text{ mA}}\approx 33.3\text{ k}\Omega$$



图题 3.3.4



图题 3.3.5

3.3.5 由CMOS漏极开路门及**与非**门组成的电路如图题3.3.5所示。已知驱动门输出低电平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA，负载门高电平和低电平输入电流均为1 μA。

（1）试写出输出与输入的逻辑关系式。

（2）计算 $R_{P(min)}$ 和 $R_{P(max)}$。

解：（1）第一级的三个漏极开路**与非**门的输出为“线与”，然后其输出在第二级跟输入 E 进行**与非**，逻辑表达式

$$L=\overline{\overline{AB}\cdot\overline{BC}\cdot\overline{D}\cdot E}$$

（2）当OD门输出低电平，即灌电流情况时，求出 R_P 的最小值

$$R_{P(min)}=\frac{V_{DD}-V_{OL(max)}}{I_{OL(max)}-I_{IL(total)}}=\frac{(5-0.33)\text{ V}}{(4-0.001)\text{ mA}}\approx 1.2\text{ k}\Omega$$

当OD门输出高电平，即拉电流情况时，求出 R_P 的最大值

$$R_{P(max)}=\frac{V_{DD}-V_{OH(min)}}{I_{OZ(total)}+I_{IH(total)}}=\frac{(5-4.4)\text{ V}}{(0.005\times 3+0.001)\text{ mA}}=37.5\text{ k}\Omega$$

3.3.6 由OD **异或**门和OD **与非**门构成的电路及输入电压波形如图题3.3.6所示。已知输出低电平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA。

（1）试写出输出与输入的逻辑关系式，画出输出电压波形。

（2）计算 $R_{P(min)}$ 和 $R_{P(max)}$。

解：（1）其逻辑表达式

$$L=(A\overline{B}+\overline{A}B)\overline{BC}=A\overline{B}+\overline{A}B\overline{C}$$

输出电压波形如图题解 3.3.6 所示。

(2) 当 OD 门输出低电平时,求出 R_P 的最小值

$$R_{P(min)}=\frac{V_{DD}-V_{OL(max)}}{I_{OL(max)}}=\frac{(5-0.33)\text{V}}{4\text{mA}}\approx 1.2\ \text{k}\Omega$$

当 OD 门输出高电平时,求出 R_P 的最大值

$$R_{P(max)}=\frac{V_{DD}-V_{OH(min)}}{I_{OZ(total)}}=\frac{(5-4.4)\text{V}}{0.005\times 2\text{mA}}=60\ \text{k}\Omega$$



图题 3.3.6



图题解 3.3.6

3.3.7 试分析图题 3.3.7 所示的 CMOS 电路,说明它们的逻辑功能。

解:对于图题 3.3.7(a)所示的 CMOS 电路,$\overline{EN}=\mathbf{0}$ 时,T_{P2} 和 T_{N2} 均导通,T_{P1} 和 T_{N1} 构成的反相器正常工作,$L=\overline{A}$;当 $\overline{EN}=\mathbf{1}$ 时,T_{P2} 和 T_{N2} 均截止,无论 A 为高电平还是低电平,输出端均为高阻状态,其真值表如表题解 3.3.7 所示,该电路是低电平使能三态**非**门,其逻辑符号如图题解 3.3.7(a)所示。

图题 3.3.7(b)所示的 CMOS 电路,$\overline{EN}=\mathbf{0}$ 时,T_{P2} 导通,**或非**门打开,T_{P1} 和 T_{N1} 构成的反相器正常工作,$L=A$;当 $\overline{EN}=\mathbf{1}$ 时,T_{P2} 截止,**或非**门输出低电平,使 T_{N1} 截止,输出端处于高阻状态,该电路是低电平使能三态缓冲器,其逻辑符号如图题解 3.3.7(b)所示。

同理可以分析图题 3.3.7(c)和 3.3.7(d)所示的 CMOS 电路,它们分别为高电平使能三



图题 3.3.7

态缓冲器和低电平使能三态非门，其逻辑符号分别如图题解 3.3.7(c)和 3.3.7(d)所示。

表题解 3.3.7

$\overline{EN}$	A	L
0	**0**	**1**
0	**1**	**0**
1	×	高阻



图题解 3.3.7

3.3.8 CMOS 电路及输入波形如图题 3.3.8 所示，画出输出 L 的波形。

解：使能端 EN 控制三态门 G_1、G_2 轮流工作，其逻辑表达式

$$L=\overline{AB\,\overline{EN}}\cdot\overline{\overline{A}\,\overline{B}EN}$$

当 $EN=\mathbf{0}$ 时，$L=\overline{AB}$；当 $EN=\mathbf{1}$ 时，$L=\overline{\overline{A}\,\overline{B}}=A+B$。输出电压波形如图题解 3.3.8 所示。

3.3.9 图题 3.3.9 表示三态门用于总线传输的示意图，图中 n 个三态门的输出连接到



(a) (b)

图题 3.3.8



图题解 3.3.8

数据传输总线，D_1、D_2、…、D_n为数据输入端，EN_1、EN_2、…、EN_n为使能信号输入端。

（1）如何控制 EN 信号，以便数据 D_1、D_2、…、D_n能通过该总线进行正常传输；

（2）EN 信号能否有两个或两个以上同时有效？如果出现两个或两个以上有效，可能发生什么情况？

（3）如果所有 EN 信号均无效，总线处在什么状态？

（4）如果三态门的开通比断开要快，可能发生什么情况？

解：（1）根据图题 3.3.9 可知，输入使能信号 EN_1、EN_2、…、EN_n为高电有效，当 $EN_i = \mathbf{1}$ 时，第 i 个三态门被选中，其输入数据被送到数据传输总线上。根据数据传输的速度，分时地给 EN_1、EN_2、…、EN_n端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上。

（2）EN 信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突。即总线不能同时既为 **0** 又为 **1**。

（3）如果所有 EN 信号均无效，总线处于高阻状态。

（4）如果三态门的开通比断开要快，可能导致两个不同的信号在总线上发生冲突。

3.3.10 三态门与总线的连接方式如图题 3.3.10 所示，试分析电路的逻辑功能。

解：图题 3.3.10 所示电路可以实现数据的双向传输。当 $EN = \mathbf{1}$ 时，G_1门工作，G_2门为高阻态，数据 D_1/D_0经 G_1门送到总线上。当 $EN = \mathbf{0}$ 时，G_2门工作，G_1门为高阻态，数据从总线上经 G_2门送到 D_1/D_0端。

3.3.11 根据表题 3.3.11 所列的三种逻辑门电路的技术参数，试选择一种最适合工作在高噪声环境下的门电路。



图题 3.3.9



图题 3.3.10

表题 3.3.11 逻辑门电路的技术参数表

	$V_{OH(min)}$/V	$V_{OL(max)}$/V	$V_{IH(min)}$/V	$V_{IL(max)}$/V
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

解：根据表题 3.1.11 所示逻辑门的参数，以及主教材中式(3.3.3)和式(3.3.4)，计算出逻辑门 A 的高电平和低电平噪声容限分别为

$$V_{NHA}=V_{OH(min)}-V_{IH(min)}=2.4\ \text{V}-2\ \text{V}=0.4\ \text{V}$$

$$V_{NLA}=V_{IL(max)}-V_{OL(max)}=0.8\ \text{V}-0.4\ \text{V}=0.4\ \text{V}$$

同理分别求出逻辑门 B 和 C 的噪声容限为

$$V_{NHB}=V_{OH(min)}-V_{IH(min)}=3.5\ \text{V}-2.5\ \text{V}=1\ \text{V}$$

$$V_{NLB}=V_{IL(max)}-V_{OL(max)}=0.6\ \text{V}-0.2\text{V}=0.4\ \text{V}$$

$$V_{NHC}=V_{OH(min)}-V_{IH(min)}=4.2\ \text{V}-3.2\text{V}=1\ \text{V}$$

$$V_{NLC}=V_{IL(max)}-V_{OL(max)}=0.8\ \text{V}-0.2\text{V}=0.6\ \text{V}$$

电路的噪声容限愈大，其抗干扰能力愈强，综合考虑，选择逻辑门 C。

3.3.12 CMOS 反相器的负载电容 $C_L=100$ pF，功耗电容 $C_{PD}=15$ pF，电源电压 $V_{DD}=3.3$ V，输入矩形波的频率为 1 MHz，试计算反相器的动态功耗。

解：根据主教材中 CMOS 电路动态功耗的计算公式(3.3.5)可得

$$P_D=(C_{PD}+C_L)V_{DD}{}^2f=(100+15)\times10^{-12}\times3.3^2\times10^6\ \text{mW}\approx1.3\ \text{mW}$$

3.3.13 当 74HC 系列 CMOS 电路的电源电压由 5 V 降至 3.3 V，其功耗下降了百分之多少？

解：根据主教材中 CMOS 电路动态功耗的计算公式(3.3.5)可得

$$\frac{\Delta P_D}{P_D}=\frac{CV_{DD1}^2f-CV_{DD2}^2f}{CV_{DD1}^2f}=\frac{5^2-3.3^2}{5^2}\times100\%\approx56\%$$

3.3.14 根据表题 3.3.14 所列的三种逻辑门电路的技术参数，计算出它们的延时-功耗

积，并指出哪一种逻辑门的性能最好。

表题 3.3.14 逻辑门电路的技术参数表

	t_{pLH}/ ns	t_{pHL}/ ns	P_D/ mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

解：延时-功耗积为传输延迟时间与功耗的乘积，即

$$DP = t_{pd}P_D$$

根据上式可以计算出各逻辑门的延时-功耗积分别为

$$DP_A = \frac{t_{pLH}+t_{pHL}}{2} \cdot P_D = \frac{(1+1.2)\,\text{ns}}{2} \times 16\ \text{mW} = 17.6\times10^{-12}\,\text{J} = 17.6\ \text{pJ}$$

同理得出，$DP_B = 44\text{pJ}$，$DP_C = 10\text{pJ}$。逻辑门的 DP 值愈小，表明它的特性愈好，所以，逻辑门 C 的性能最好。

3.3.15 根据主教材表 3.3.4 所示的电流值，求 74LVC 门驱动同类门的扇出数。

解：根据主教材表 3.3.4 可知：$I_{OH} = -0.1$ mA，$I_{OL} = 0.1$ mA，$I_{IH} = 5$ μA，$I_{IL} = -5$ μA。

计算时不考虑符号，拉电流工作时

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{0.1}{0.005} = 20$$

灌电流工作时，

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{0.1}{0.005} = 20$$

因此，扇出数为 20。

3.4 类 NMOS 和 BiCMOS 逻辑门电路

3.4.1 写出图题 3.4.1 所示电路的逻辑表达式。



图题 3.4.1

解：通过分析类 NMOS **与非**门和**或非**门可知，两个工作管串联实现**与**功能，并联实现**或**功能。根据图题 3.4.1 所示电路，左半边电路中 B、C 对应的工作管串联实现 BC **与**功能，两者又与 D、E 对应的工作管并联，实现 $(BC+DE)$ **或**功能，然后再与 A 对应的工作管串联实现 $A(BC+DE)$ 的功能；右半边电路实现 $(A+G)EF$ 的功能，并注意**与**、**或**、**非**之间的先后顺序，可写出电路的逻辑表达式

$$L=\overline{(BC+DE)A+(A+G)EF}。$$

3.4.2 写出图题 3.4.2 所示电路的逻辑表达式。

解：图题 3.4.2 所示电路由三部分组成，第一、三部分为类 NMOS 反相器，分析中间电路可得真值表如表题解 3.4.2 所示，该电路为**同或**门，即 $Y=A\odot X$。而 $X=\overline{B}$，$L=\overline{Y}$，所以 $L=A\oplus X=A\oplus\overline{B}=A\odot B$，即电路为**同或**门。



图题 3.4.2

表题解 3.4.2

A	X	T_{N3}	T_{N2}	Y
0	**0**	截止	截止	**1**
0	**1**	导通	截止	**0**
1	**0**	截止	导通	**0**
1	**1**	截止	截止	**1**

3.4.3 分析图题 3.4.3 所示电路的工作原理，写出 L 的逻辑表达式。

解：图题 3.4.3 所示的电路中，两个 NMOS 管 M_{NA} 和 M_{NB} 彼此串联，而两个 PMOS 管 M_{PA} 和 M_{PB} 则彼此并联。输入 A 和 B、输出 L 及各管工作情况如表题解 3.4.3 所示。

当输入 A、B 均为低电平时，M_{NA}、M_{NB}、M_{1A}、M_{1B} 均截止，M_{PA} 和 M_{PB} 均导通，使 T_1 基极为高电平，则 M_2 和 T_1 均导通，同时 T_2 基极为低电平，使 T_2 截止，输出 L 为高电平。

当 $A=\mathbf{0}$、$B=\mathbf{1}$ 时，M_{NA} 和 M_{1A} 截止，M_{PA} 导通，则 T_1 基极为高电平，使 T_1 和 M_2 导通，则 T_2 截止，输出 L 为高电平。

同理分析当 $A=\mathbf{1}$、$B=\mathbf{0}$ 时的情况，输出 L 为高电平。

当 $A=\mathbf{1}$、B 由低电平向高电平跳变的过程中，M_{PA} 截止，M_{PB} 由导通向截止转换，M_{1A} 和 M_{NA} 导通，M_{1B} 和 M_{NB} 由截止向导通转变，使 M_2 和 T_1 趋向截止。当 B 的电压升高到大于 V_T+V_{BE2} 时，使 M_{NB} 导通，在 T_1 完全截止前，由 T_1 通过 M_{NA}、M_{NB} 向 T_2 提供基极电流，使 T_2 导通。随着 B 的输入电压达到标准高电平后，T_1 可靠截止，使输出变为低电平。由于 $v_{BE2}\geqslant 0.5$ V，即使忽略 M_{NA} 和 M_{NB} 的导通压降（$v_{DS}=0$），v_O 的低电平也无法为 0 V。如果希望 v_O 低电平接近地电位，可以采取一些改进措施①。

① Seder/Semith. *Microelectronic Circuits*. 7th ed. Oxford University Press, New York 2015.

根据表题解 3.4.3 可以看出，电路实现**与非**逻辑功能 $L=\overline{A \cdot B}$。

表题解 3.4.3

A	B	M_{NA}	M_{NB}	M_{PA}	M_{PB}	M_{1A}	M_{1B}	M_2	T_1	T_2	L
0	**0**	截止	截止	导通	导通	截止	截止	导通	导通	截止	**1**
0	**1**	截止	导通	导通	截止	截止	导通	导通	导通	截止	**1**
1	**0**	导通	截止	截止	导通	导通	截止	导通	导通	截止	**1**
1	**1**	导通	导通	截止	截止	导通	导通	截止	截止	导通	**0**

3.4.4　分析图题 3.4.4 所示电路的工作原理，写出 L 的逻辑表达式。



图题 3.4.3



图题 3.4.4

解：电路输入 A 和 B、输出 L 及各管工作情况如表题解 3.4.4 所示。

当输入 A、B 均为低电平时，M_{NA}、M_{NB}、M_{1A}、M_{1B}均截止，M_{PA}和 M_{PB}均导通，使 T_1基极为高电平，则 M_2和 T_1均导通，同时 T_2基极为低电平，使 T_2截止，输出 L 为高电平。

当 $A=\mathbf{0}$，B 由低电平向高电平跳变的过程中，M_{NB}和 M_{1B}由截止向导通转变，T_1和 M_2由导通向截止转换，当 B 的电压升高到大于 V_T+V_{BE2}时，M_{NB}导通，在 T_1完全截止前，由 T_1通过 M_{NB}向 T_2提供基极电流，使 T_2导通。随着 B 的输入电压达到标准高电平后，T_1可靠截止，使输出 L 变为低电平。由于 $v_{BE2} \geqslant 0.5$ V，即使忽略 M_{NB}的导通压降（$v_{DS}=0$），v_O的低电平也无法为 0 V。如果希望 v_O低电平接近地电位，可以采取一些改进措施①。

同理分析当 $A=\mathbf{1}$、$B=\mathbf{0}$ 和 $A=\mathbf{1}$、$B=\mathbf{1}$ 时的情况，输出 L 均为低电平。

① Seder/Semith.*Microelectronic Circuits*. 7th ed. Oxford University Press, New York 2015.

根据表题解 3.4.4 可以看出，电路实现**或非**逻辑功能 $L=\overline{A+B}$。

表题解 3.4.4

A	B	M_{NA}	M_{NB}	M_{PA}	M_{PB}	M_{1A}	M_{1B}	M_2	T_1	T_2	L
0	**0**	截止	截止	导通	导通	截止	截止	导通	导通	截止	**1**
0	**1**	截止	导通	导通	截止	截止	导通	截止	截止	导通	**0**
1	**0**	导通	截止	截止	导通	导通	截止	截止	截止	导通	**0**
1	**1**	导通	导通	截止	截止	导通	导通	截止	截止	导通	**0**

3.5 TTL 逻辑门电路

3.5.1 由 BJT 构成的反相器如图题 3.5.1 所示，$V_{CC}=5\ \text{V}$，$V_{BE}=0.7\ \text{V}$，$\beta=100$。当输入 v_I 为 5 V 时，BJT 工作在饱和区，有 $I_C \leqslant \beta I_B$，输出为 0.2 V，试计算 R_b/R_c 的最大比值。

解：当反相器的输入 v_I 为 5 V，输出为 0.2 V 时，BJT 工作在饱和区，有 $I_C \leqslant \beta I_B$。分别在输入回路和输出回路，列出 I_B 与 R_b、I_C 与 R_c 的关系式，代入上述关系式即可得出 R_b/R_c 的最大比值。



图题 3.5.1

由图可得

$$I_B=\frac{v_I-V_{BE}}{R_b}=\frac{5\ \text{V}-0.7\ \text{V}}{R_b}=\frac{4.3\ \text{V}}{R_b}$$

$$V_{CE}=V_{CC}-I_C R_c$$

BJT 工作在饱和区时 $I_C \leqslant \beta I_B$，所以，

$$V_{CE} \geqslant V_{CC}-\beta I_B R_c$$

$$0.2\ \text{V} \geqslant 5\ \text{V}-100\times\frac{4.3\ \text{V}}{R_b}R_c$$

$$\frac{R_b}{R_c} \leqslant \frac{430\ \text{V}}{4.8\ \text{V}} \approx 90$$

R_b/R_c 的最大比值约为 90。

3.5.2 为什么说 TTL **非**门的输入端在以下四种接法下，都属于逻辑 **1**。已知 TTL 门电路的输出和输入高电平的标准电压值为：$V_{OH}=2.7\ \text{V}$，$V_{IH}=2\ \text{V}$。

（1）输入端悬空；

（2）输入端接高于 2 V 的电源；

（3）输入端接同类门的输出高电平 3.6 V；

（4）输入端到地之间接 10 kΩ 的电阻。

解：（1）对于图题解 3.5.2 所示的**非**门电路，当输入端悬空时，T_1 的发射极电流 $i_E=0$，集电结正偏。V_{CC} 通过 R_{b1} 和 T_1 的集电结向 T_2、T_3 提供基极电流，使 T_2、T_3 饱和导通，输出为低电平。可见输入端悬空等效于逻辑 **1**。

（2）$v_A>2\text{V}=V_{IH}$，属于逻辑 **1**。

（3）$v_A = 3.6\text{V} > V_{IH}$，属于逻辑 **1**。

（4）对于图题解 3.5.2 所示的**非**门电路，考虑 A 端接 10 kΩ 电阻接地时，则电源电压 $V_{CC} = 5$ V 分配到 4 kΩ 电阻、T_1 的发射结（0.7 V）和 10 kΩ 电阻上，显然，$V_{10k\Omega} > V_{IH}$（2V），故此时输入端亦属逻辑 **1**。



图题解 3.5.2　TTL 非门电路

3.6　逻辑描述中的几个问题

3.6.1　试对图题 3.6.1 所示电路的逻辑门进行变换，使其可以用单一的**或非**门实现。

解：将图题 3.6.1 所示电路第二级的**与**门用其等效符号代替，得到图题解 3.6.1（a）所示电路。然后将第二级输入端的小圆圈移至第一级的输出端，得到图题解 3.6.1（b）所示电路，该电路可以用**或非**门 74HCT02 实现。

另外，也可以将电路的逻辑表达式进行变换得

$$L = (A+B)(C+D) = \overline{\overline{(A+B)(C+D)}} = \overline{\overline{A+B}+\overline{C+D}}$$

直接用**或非**门实现上述表达式，得到如图题解 3.6.1（b）所示的逻辑电路。



图题 3.6.1



图题解 3.6.1

3.6.2　电路如图题 3.6.2 所示，试用**与非**门实现。

解：将图题 3.6.2 所示电路第二级的**或**门用其等效符号代替，得到图题解 3.6.2（a）所示电路。然后将第二级输入端的小圆圈移至第一级的输出端，得到图题解 3.6.2（b）所示电路，该电路可以用一片包含四个 2 输入**与非**门的 74HCT00 和一片包含三个 3 输入**与非**门的 74HCT10 实现。



图题 3.6.2



(a)



(b)

图题解 3.6.2

3.7 逻辑门电路使用中的几个实际问题

3.7.1 当供电电源不同的两种门电路相互连接时，要考虑哪些电压和电流参数？这些参数应满足怎样的关系？

解：当供电电源不同的两种门电路相互连接时，首先要考虑门电路的输入或输出电平是否超过数据手册规定的极值，即：

$$V_{I(\min)} \leqslant V_I \leqslant V_{I(\max)}$$

$$V_{O(\min)} \leqslant V_O \leqslant V_{O(\max)}$$

如果不满足上述两个条件，有可能损坏芯片。

然后需要考虑驱动门输出的电压和电流值 $V_{OH(\min)}$、$V_{OL(\max)}$、$I_{OH(\max)}$、$I_{OL(\max)}$，负载门输入端的电压和电流值 $V_{IH(\min)}$、$V_{IL(\max)}$、I_{IH}、I_{IL}。

驱动门和负载门是否匹配需要考虑两个因素。一个是逻辑门电路的扇出问题，即驱动门必须能对负载门提供足够的灌电流或者拉电流。

灌电流情况下应满足：　　$I_{OL(\max)} \geqslant |I_{IL(\text{total})}|$

拉电流情况下应满足：　　$|I_{OH(\max)}| \geqslant I_{IH(\text{total})}$

另一个是逻辑电平兼容性问题，驱动门的输出电压必须满足负载门所要求的高电平或者低电平输入电压的范围。即：

$$V_{OH(\min)} \geqslant V_{IH(\min)}$$

$$V_{OL(\max)} \leqslant V_{IL(\max)}$$

如果上述条件均满足，则两种门电路可以直接相互连接；如果不满足，则需要通过上拉电阻或电平移动器等接口电路进行连接。

3.7.2 若只考虑逻辑电平的兼容性，根据主教材中表 3.3.4 所示的参数值，试确定：

（1）当用 5 V 供电的 74AHC00 驱动 3 V 供电的 74LVC00 时，是否需要接口，计算其扇出数。

（2）当用 74LVC00 驱动 74AHC00 时，是否需要接口，若需要，选择 74LVC1T45 并画出它们的连接示意图。

解：（1）当用 74AHC00 驱动 74LVC00 时，根据主教材中表 3.3.4 所示参数：$V_{OH(\min)}$ = 4.9 V，$V_{OL(\max)}$ = 0.1 V，$I_{OH(\max)}$ = −50 μA，$I_{OL(\max)}$ = 50 μA，$V_{IH(\min)}$ = 2 V，$V_{IL(\max)}$ = 0.8 V，$I_{IH(\max)}$ = 5 μA，$I_{IL(\max)}$ = −5 μA。

满足逻辑电平关系

$$V_{OH(\min)} \geqslant V_{IH(\min)}$$

$$V_{OL(\max)} \leqslant V_{IL(\max)}$$

计算扇出数时不考虑电流符号,拉电流工作时

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{50}{5}\mu A = 10$$

灌电流工作时,

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{50}{5}\ \mu A = 10$$

因此,扇出数为 10。

(2) 当用 74LVC00 驱动 74AHC00 时,根据主教材中表 3.3.4 所示参数:$V_{OH(\min)} = 2.8$ V,$V_{OL(\max)} = 0.2$ V,$V_{IH(\min)} = 3.5$ V,$V_{IL(\max)} = 1.5$ V。

不满足逻辑电平的关系

$$V_{OH(\min)} \geqslant V_{IH(\min)}$$

因此,需要接口,选择主教材介绍的 74LVC1T45,它与 74LVC00 及 74AHC00 的连接示意图如图题解 3.7.2 所示。控制端 *DIR* 接 3 V 电源,则 *A* 信号传到 *B* 端。74LVC1T45 是 1 位逻辑电平转换器,如果 74LVC00 有多位与 74AHC00 连接时,可选择多位逻辑电平转换器如 16 位的 74ALVC164245。



图题解 3.7.2

3.7.3 根据主教材中图 3.7.1 所示的逻辑电平值,试计算:

(1) 3.3V CMOS 系列驱动 2.5V CMOS 系列高、低电平噪声容限;

(2) 2.5V CMOS 系列驱动 3.3V CMOS 系列的高、低电平噪声容限。

(假设 2.5V CMOS 系列输入输出均能承受 3.3V 电压)。

解:根据主教材中图 3.7.1 所示逻辑电平值可知:

(1) 当 3.3V CMOS 系列驱动 2.5V CMOS 系列时,$V_{OH(\min)} = 2.4$ V,$V_{OL(\max)} = 0.4$ V,$V_{IH(\min)} = 1.7$ V,$V_{IL(\max)} = 0.7$ V,计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2.4\ \text{V} - 1.7\ \text{V} = 0.7\ \text{V}$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.7\ \text{V} - 0.4\ \text{V} = 0.3\ \text{V}$$

(2) 当 2.5 V CMOS 系列驱动 3.3 V CMOS 系列时,$V_{OH(\min)} = 2.0$ V,$V_{OL(\max)} = 0.4$ V,

$V_{IH(min)}=2\ V$，$V_{IL(max)}=0.8\ V$，计算高电平和低电平噪声容限分别为：

$$V_{NH}=V_{OH(min)}-V_{IH(min)}=2\ V-2\ V=0\ V$$

$$V_{NL}=V_{IL(max)}-V_{OL(max)}=0.8\ V-0.4\ V=0.4\ V$$

3.7.4 根据主教材中图3.7.1所示的逻辑电平值，试计算：

（1）3.3 V CMOS系列驱动1.8 V CMOS系列的高、低电平噪声容限；

（2）2.5 V CMOS系列驱动1.8 V CMOS系列的高、低电平噪声容限。

（假设1.8 V CMOS系列输入可承受3.3V电压）。

解：根据主教材中图3.7.1所示逻辑电平值可知：

（1）当3.3 V CMOS系列驱动1.8 V CMOS系列时，$V_{OH(min)}=2.4\ V$，$V_{OL(max)}=0.4\ V$，$V_{IH(min)}=1.17\ V$，$V_{IL(max)}=0.63\ V$，计算高电平和低电平噪声容限分别为：

$$V_{NH}=V_{OH(min)}-V_{IH(min)}=2.4\ V-1.17\ V=1.23\ V$$

$$V_{NL}=V_{IL(max)}-V_{OL(max)}=0.63\ V-0.4\ V=0.23\ V$$

（2）当2.5 V CMOS系列驱动1.8 V CMOS系列时，$V_{OH(min)}=2\ V$，$V_{OL(max)}=0.4\ V$，$V_{IH(min)}=1.17\ V$，$V_{IL(max)}=0.63\ V$，计算高电平和低电平噪声容限分别为：

$$V_{NH}=V_{OH(min)}-V_{IH(min)}=2\ V-1.17\ V=0.83\ V$$

$$V_{NL}=V_{IL(max)}-V_{OL(max)}=0.63\ V-0.4\ V=0.23\ V$$

3.7.5 复习一下CMOS门的输出电路。若CMOS的输出级超载时，电路会出现什么现象？用什么仪器进行判断？

解：CMOS门输出超载可能有两种情况，以主教材中图3.7.1所示74HC系列逻辑电平值为例：（1）灌电流超载，此时V_{OL}将超过0.5 V；（2）拉电流超载，V_{OH}将低于4.4 V。用数字电压表测量V_{OL}和V_{OH}，即可判断是否超载。

3.7.6 由CMOS非门74AHC04驱动发光二极管电路如图题3.7.6所示（主教材中图3.7.10(b)），试确定上拉电阻R的值。已知74AHC04的参数为$V_{OL(max)}=0.44\ V$，$I_{OL(max)}=8\ mA$。发光二极管的参数为$V_F=2.5\ V$，$I_D=4.5\ mA$。

解：电路中的限流电阻

$$R=\frac{V_{CC}-V_F-V_{OL(max)}}{I_D}=\frac{(5-2.5-0.44)\ V}{4.5\ mA}\approx 458\ \Omega$$



图题3.7.6

3.7.7 在图题3.7.7所示的电路中，CMOS与非门74AC00的参数$V_{OH(min)}=4.4\ V$，$I_{OH(max)}=-24\ mA$，$V_{IH(min)}=3.5\ V$，$I_{IH(max)}=1\ \mu A$。发光二极管参数为$V_F=1.6\ V$，$I_D=10\ mA$，试确定：

（1）限流电阻 R 的值。

（2）当 $R=0$ 时，会出现什么现象？

解：（1）当 G_1 门输出高电平时，发光二极管发光，忽略 G_2 和 G_3 门输入端电流，限流电阻

$$R=\frac{V_{OH(min)}-V_F}{I_D}=\frac{(4.4-1.6)\,V}{10mA}=0.28\ k\Omega$$

（2）当 G_1 门输出高电平时，发光二极管 D 导通，与其相连的 G_2 和 G_3 门输入端为高电平。此时如果 $R=0$ 时，导通的二极管 D 将 G_1 门的输出钳位在 1.6V，低于 G_2 和 G_3 门的输入高电平 $V_{IH(min)}=3.5$ V，使 G_2 和 G_3 门不能正常工作。



图题 3.7.7



图题 3.7.8

3.7.8 在图题 3.7.8 所示的电路中，CMOS **与非**门 74AC00 的参数 $V_{OL(max)}=0.37$ V，$I_{OL(max)}=24$ mA，$V_{IL(max)}=1.5$ V，$I_{IL(max)}=-1$ μA。发光二极管参数为 $V_F=1.6$ V，$I_D=10$ mA，试确定：

（1）限流电阻 R 的值。

（2）当 $R=0$ 时，会出现什么现象？

解：（1）当 G_1 门输出低电平时，发光二极管发光，忽略 G_2 和 G_3 门输入端电流，限流电阻

$$R=\frac{V_{CC}-V_F-V_{OL(max)}}{I_D}=\frac{(5-1.6-0.37)\,V}{10\ mA}=0.303\ k\Omega$$

（2）当 G_1 门输出低电平时，发光二极管 D 导通，与其相连的 G_2 和 G_3 门输入端为低电平。此时如果 $R=0$ 时，导通的二极管 D 将 G_1 门的输出钳位在 $(5-1.6)$ V $=3.4$ V，高于 G_2 和 G_3 门的输入低电平 $V_{IL(max)}=1.5$ V，使 G_2 和 G_3 门不能正常工作。

3.7.9 由 CMOS 漏极开路 OD 门及**与非**门组成的电路如图题 3.7.9 所示。试计算 $R_{P(min)}$ 和 $R_{P(max)}$。已知 OD 门输出低电平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA，负载门高电平和低电平输入电流均为 1 μA。发光二极管参数为 $V_F=1.6$ V，$I_D=4$ mA。

解：当 OD 门输出低电平时，求出 R_P 的最小值：

$$R_{P(min)}=\frac{V_{DD}-V_{OL(max)}}{I_{OL(max)}-I_{IL(total)}}=\frac{(5-0.33)\ V}{(4-2\times0.001)\ mA}\approx1.2\ k\Omega$$

输出高电平时，求出 R_P 的最大值：

$$R_{p(max)}=\frac{V_{DD}-V_{OH(min)}}{I_{OZ}+I_{IH(total)}}=\frac{(5-4.4)\ \text{V}}{(0.005+2\times0.001)\ \text{mA}}\approx85.7\ \text{k}\Omega$$



图题 3.7.9

3.7.10 由 CMOS 门构成的电路如图题 3.7.10 所示，试对多余输入端进行处理，并写出 L 的最简**与-或**表达式。

解：CMOS 门电路的多余输入端绝对不能悬空。多余输入端的处理方式如图题解 3.7.10 所示，也可以将多余输入端与相邻的输入端并联在一起。电路输出端逻辑函数表达式分别为(a) $L=AB+\overline{C}$ (b) $L=CD$。



图题 3.7.10



图题解 3.7.10

3.7.11 可配置多功能门电路 74LVC1G57 的内部结构如图题 3.7.11 所示（输入端的 3 个**非**门具有施密特特性，施密特电路在第 9 章介绍，这里可将其视为普通**非**门进行逻辑功能分析）。根据需要将 I_1、I_2、I_3 接输入变量、地或 V_{CC} 就可以实现不同逻辑功能，试确定输入端的连接方式以便分别实现：(1) $L=AB$；(2) $L=\overline{A+B}$；(3) $L=AB+\overline{A}\ \overline{B}$。



图题 3.7.11

解:由图题 3.7.11 所示的电路可知,输出端的表达式为

$$L=\bar{I}_1\bar{I}_3+I_2I_3$$

(1) 当 $I_1=+V_{CC}$,$I_2=A$,$I_3=B$ 时,$L=AB$。

(2) 当 $I_1=A$,$I_2=\mathbf{0}$,$I_3=B$ 时,$L=\overline{A+B}$。

(3) 当 $I_1=A$,$I_2=\ A$,$I_3=B$ 时,$L=AB+\overline{AB}$。

* 3.8 用 Verilog HDL 描述 CMOS 门电路

3.8.1 试用 Verilog 提供的基本开关元件对图题 3.8.1(主教材图 3.2.18)所示的**或非**门电路进行描述。



图题 3.8.1 CMOS **或非**门

解:**或非**门电路的 Verilog HDL 程序如下:

```
module SNOR2 (L,A,B);
    input A,B;
    output L;
    supply1  Vdd;
    supply0  GND;
    wire W1;   //将 PMOS 管之间的节点定义为 W1
    pmos TP1(W1,Vdd,B);   //(漏极,源极,控制栅极)
    pmos TP2 (L,W1,A);    //两个 PMOS 管串行连接
    nmos TN1(L, GND,B);   //两个 NMOS 管并行连接
```

```
    nmos TN2(L,GND,A);  //NMOS管的源极与地相连
endmodule
```

3.8.2 试用Verilog提供的基本开关元件对图题3.8.2(主教材图3.2.19)所示的**异或**门电路进行描述。



图题3.8.2 **异或**门电路

解:异或门电路Verilog HDL程序如下:

```
module SXOR2 (L,A,B);
    input A,B;
    output L;
    supply1  Vdd;
    supply0  GND;
    wire X, W1,W2,W3;
    pmos TP1(W1,Vdd,B);
    pmos TP2 (X,W1,A);
    nmos TN1(X, GND,B);
    nmos TN2(X,GND,A);
    pmos TP3(W2,Vdd,B);
    pmos TP4 (W2, Vdd,A);
    pmos TP5 (L,W2,X);
    nmos TN5(L,GND,X);
    nmos TN3(W3, GND,B);
    nmos TN4(L,W3,A);
endmodule
```

4 组合逻辑电路

一、内容提要及重点

本章的内容提要：

1. 组合逻辑电路的结构特点：(1) 输出、输入之间没有反馈延迟通路；(2) 电路中不含有记忆功能的元件。

2. 组合逻辑电路的工作特点：电路输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来的状态无关。

3. 组合逻辑电路的分析是确定已知电路的逻辑功能。

4. 组合逻辑电路的设计是对于提出的实际问题和选用的逻辑器件，设计出满足功能要求、成本低并且工作速度快的电路，即优化实现。

5. 组合电路的种类非常多，但分析方法和设计方法是通用的。因此，无须记忆各种电路。按照分析步骤或设计步骤可以完成组合电路的分析或设计。

6. 组合电路的实现可以采用门电路、数据选择器等基本模块，或者可编程器件。因此，逻辑函数化简要结合所选用的器件进行，以满足要求。

7. 典型的组合逻辑电路包括：奇偶校验电路、各种码转换电路、编码器、译码器/数据分配器、数据选择器、加法器、数值比较器、算术运算电路等等。这些典型电路在 EDA 设计过程中作为基本模块，用来构建更大规模的电路或系统。

8. 竞争-冒险是组合逻辑输入电平变化时，电路出现与稳态下的逻辑功能不一致的错误输出。在电路设计中应尽量减小由竞争而产生的冒险。

本章的重点：

组合逻辑电路的分析方法和步骤。组合逻辑电路的设计方法和步骤。典型的组合逻辑电路：编码器、译码器、加法器、数据选择器、比较器等的逻辑功能和使用方法。

二、典型例题解析

例 4.1 分析图 4.1 所示组合逻辑电路，试说明该电路的逻辑功能。

解题思路：该题目是由门电路组成的多输出组合逻辑电路的分析。按照组合逻辑电路

的分析步骤进行分析。最后根据真值表分析电路的功能时要注意多输出之间的关系。

解：(1) 写出输出函数表达式并化简

$$X = \overline{AB}(A + B) \oplus C$$

$$= \overline{\overline{AB}(A + B)C + \overline{AB}(A + B)\overline{C}}$$

$$= (AB + \overline{A + B})C + (\overline{A} + \overline{B})(A + B)\overline{C}$$

$$= ABC + \overline{A}\,\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\,\overline{C}$$

$$Y = \overline{\overline{AB}\,\overline{C} + \overline{A + B}}$$

$$= (AB + C)(A + B)$$

$$= AB + AC + BC$$

(2) 列真值表如表 4.1 所示。

(3) 功能判断。由真值表可见，该电路实现全加器的功能，其中 A、B 分别为加数与被加数，C 为来自低位的进位，X 为本位的和，Y 为向高位的进位。



图 4.1 例 4.1 的逻辑电路

表 4.1 例 4.1 的真值表

A	B	C	X	Y
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

例 4.2 设计一个实现 2 位二进制数相乘的乘法电路。

解题思路：此题关键是能够根据 2 位二进制数相乘的 16 种情况，列出表示输出与输入关系的真值表。

解：(1) 2 位二进制相乘有 4 个输入变量，应该有 4 个输出变量。设输入为 A、B、C、D，输出为 P_3、P_2、P_1、P_0。

(2) 当 AB 和 CD 相乘时，可列出真值表如表 4.2 所示。

(3) 根据真值表画卡诺图如图 4.2(a)所示，写出简化的逻辑表达式并进行变换，其中 P_3 的表达式可直接写出。

$$P_3 = ABCD$$

$$P_2 = A\overline{B}C + AC\overline{D} = AC\overline{BD}$$

$$P_1 = A\overline{B}D + A\overline{C}D + BC\overline{D} + \overline{A}BC = AD\,\overline{BC} + \overline{AD}BC$$

$$P_0 = BD$$

(4) 该电路没有限制门电路的类型，用**与**门、**非**门和**异或**门实现的电路如图 4.2(b)

所示。

表 4.2 例 4.2 的真值表

A	B	C	D	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1



(a) 卡诺图



(b) 逻辑电路图

图 4.2 例 4.2 的卡诺图及逻辑电路图

例 4.3 试用 74HC138 译码器设计组合电路，当二进制数 $ABCD$ 能被 5 整除时，输出 L 为 **1**，否则为 **0**。

解题思路：① 当控制端接有效电平时，译码器的输出是输入变量的全部最小项。因此，用译码器实现逻辑函数，首先以最小项之和的形式写出逻辑函数表达式。

② 74HC138 有 3 个输入端，用一片只能产生变量数不大于 3 的组合逻辑函数。现在需要实现变量数为 4 的逻辑函数，因此需要两片进行扩展。

解：（1）当输入 $ABCD$ 为 0、5、10、15 时，可以被 5 整除，输出 $L=\mathbf{1}$，除此之外，输出均为 **0**。写出用最小项表示的逻辑表达式

$$L=m_0+m_5+m_{10}+m_{15}$$

（2）将 3 线-8 线译码器扩展为 4 线-16 线译码器，输入变量 BCD 分别接两片地址输入端 A_2、A_1、A_0，输入变量 A 接片(0)的使能端$\overline{E}_2$，同时接(1)的使能端 E_3。当 $A=\mathbf{0}$ 时，片(0)工作；当 $A=\mathbf{1}$ 时，片(1)工作。译码器输出为低电平有效，所以将表达式变换为

$$L=\overline{\overline{m}_0\cdot\overline{m}_5\cdot\overline{m}_{10}\cdot\overline{m}_{15}}=\overline{\overline{Y}_0\cdot\overline{Y}_5\cdot\overline{Y}_{10}\cdot\overline{Y}_{15}}$$

（3）用一个 4 输入**与非**门即可实现该逻辑函数，如图 4.3 所示。



图 4.3 例 4.3 的逻辑电路图

因此，可以得出结论：

（1）如果译码器有 n 个输入，2^n 个输出，其输出分别为 n 个输入的最小项形式。用译码器实现逻辑函数，首先以最小项之和的形式写出逻辑函数表达式。

（2）n 个输入端的译码器，只能用于产生变量数不大于 n 的组合逻辑函数。

（3）如果需要实现变量数大于 n 的逻辑函数时，需要多个芯片扩展使用。

例 4.4 人的血型有 O、A、B、AB。输血时输血者和受血者血型必须符合图 4.4(a)中箭头指示的关系。试用 4 选 1 数据选择器和必要的门电路设计一个逻辑电路，用以检测输血者和受血者的血型是否符合要求。

解题思路：首先根据给定逻辑问题确定输入变量和输出函数。输血者和受血者血型都有4种血型，如果将他们每种血型作为输入变量，则会有8个输入变量，显然变量数太多不便于设计。因此，用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。



(a) 血液授受关系图　　(b) 逻辑电路图

图 4.4　例 4.4 的血液授受关系图及逻辑电路图

解：(1) 用变量 C、D 的4种取值表示输血者的血型，变量 E、F 的4种取值表示受血者的血型，如表 4.4(a)所示。电路输出用 L 表示，当授受者血型相符 $L=\mathbf{1}$，否则为 $\mathbf{0}$。

(2) 根据表 4.4(a)可以列出输出与输入变量之间关系的真值表，如表 4.4(b)所示。

(3) 4选1数据选择器有2个选择输入端，将变量 C 和 D 分别接入选择输入端 S_1、S_0。根据表中 L 和 E、F 的关系，当 $CD=\mathbf{00}$ 时，可以求出 $L=\mathbf{1}$ 即数据端 $D_0=\mathbf{1}$。同理求出 $D_1=F$，$D_2=E$，$D_3=EF$。将变量 E、F 用逻辑门组合后接入数据端，这样可以实现变量数更多的逻辑函数。得出逻辑图如图 4.4(b)所示。

表 4.4(a)　输血者和受血者的血型变量设定

血　型	输血者		受血者	
	C	D	E	F
O	**0**	**0**	**0**	**0**
A	**0**	**1**	**0**	**1**
B	**1**	**0**	**1**	**0**
AB	**1**	**1**	**1**	**1**

表 4.4(b)　例 4.4 的真值表

C	D	E	F	L	
0	**0**	**0**	**0**	**1**	$L=\mathbf{1}$
0	**0**	**0**	**1**	**1**	
0	**0**	**1**	**0**	**1**	
0	**0**	**1**	**1**	**1**	
0	**1**	**0**	**0**	**0**	$L=F$
0	**1**	**0**	**1**	**1**	
0	**1**	**1**	**0**	**0**	
0	**1**	**1**	**1**	**1**	

续表

C	D	E	F	L	
1	**0**	**0**	**0**	**0**	$L=E$
1	**0**	**0**	**1**	**0**	
1	**0**	**1**	**0**	**1**	
1	**0**	**1**	**1**	**1**	
1	**1**	**0**	**0**	**0**	$L=EF$
1	**1**	**0**	**1**	**0**	
1	**1**	**1**	**0**	**0**	
1	**1**	**1**	**1**	**1**	

因此，可以得出结论：

（1）用一个具有 n 位选择输入的数据选择器，实现变量数不大于的 n 逻辑函数时，根据函数值确定每一个数据输入端是接 **0** 还是接 **1**。

（2）当变量数大于 n 时，有两种方法实现逻辑函数。一是将其中 n 个变量接到选择输入端，剩余的变量可以直接接到数据输入端，或经过门电路组合后连接到数据输入端。二是将多个芯片扩展使用。例如上述例题采用第一种方法，4选1数据选择器有2个地址输入，实现4变量的函数时需要将另外2个变量通过门电路接入数据输入端。

三、习题全解

4.1 组合逻辑电路的分析

4.1.1 组合逻辑电路的输入波形（从高位到低位依次为 $ABCD$）及输出波形（从高位到低位依次为 $WXYZ$）如图题4.1.1所示，试分析电路的逻辑功能。



图题 4.1.1

解：分析输入波形可知，输入变量从高位到低位依次为 A、B、C、D，输入信号依次从 **0000** 递增到 **1111**，根据波形图可列出真值表，如表题解 4.1.1 所示。

表题解 4.1.1

A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

分析真值表可以看出，电路的功能是实现两位二进制数乘法，AB 与 CD 相乘，结果为 $WXYZ$。

4.1.2 试分析图题 4.1.2 所示逻辑电路的功能。

解：组合逻辑电路的分析步骤是，首先由逻辑电路写出逻辑表达式，然后根据逻辑表达式列出真值表，再由真值表判断逻辑功能。

由逻辑电路写出逻辑表达式

$$L=(A\odot B)\ \odot(C\odot D)$$

列出真值表如表题解 4.1.2 所示。

表题解 4.1.2

A	B	C	D	$A\odot$B	$C\odot D$	L
0	0	0	0	1	1	1
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	1	1
0	1	0	0	0	1	0
0	1	0	1	0	0	1
0	1	1	0	0	0	1
0	1	1	1	0	1	0
1	0	0	0	0	1	0
1	0	0	1	0	0	1

续表

A	B	C	D	$A\odot B$	$C\odot D$	L
1	**0**	**1**	**0**	**0**	**0**	**1**
1	**0**	**1**	**1**	**0**	**1**	**0**
1	**1**	**0**	**0**	**1**	**1**	**1**
1	**1**	**0**	**1**	**1**	**0**	**0**
1	**1**	**1**	**0**	**1**	**0**	**0**
1	**1**	**1**	**1**	**1**	**1**	**1**

由真值表可知，输入偶数个**1**（或全**0**），输出 $L=\mathbf{1}$，输入奇数个**1**，输出 $L=\mathbf{0}$。该电路为偶校验电路。



图题 4.1.2



图题 4.1.3

4.1.3 逻辑电路如图题 4.1.3 所示，试分析其逻辑功能。

解：根据组合逻辑电路的分析步骤

（1）由逻辑电路写出输出与输入的逻辑表达式

$$L_1=\overline{\overline{A}+B}=A\overline{B}$$

$$L_2=\overline{\overline{\overline{A}+B}+\overline{A+\overline{B}}}=(\overline{A}+B)\cdot(A+\overline{B})=AB+\overline{A}\ \overline{B}$$

$$L_3=\overline{A+\overline{B}}=\overline{A}B$$

（2）列出真值表，如表题解 4.1.3 所示。

表题解 4.1.3

A	B	L_1	L_2	L_3
0	**0**	**0**	**1**	**0**
0	**1**	**0**	**0**	**1**
1	**0**	**1**	**0**	**0**
1	**1**	**0**	**1**	**0**

由真值表可知，

当 $A>B$，$L_1=\mathbf{1}$，$L_2=L_3=\mathbf{0}$；

当 $A<B$，$L_3=\mathbf{1}$，$L_1=L_2=\mathbf{0}$；

当 $A=B$，$L_2=\mathbf{1}$，$L_1=L_3=\mathbf{0}$。

该逻辑电路为 1 位数值比较器。

4.1.4 分析图题 4.1.4 所示逻辑电路的功能。

解:根据组合逻辑电路的分析步骤,首先写出逻辑表达式

$$S=A\oplus B\oplus C_i$$

$$\begin{aligned}C_o &= \overline{\overline{(A\oplus B)C_i}\cdot\overline{AB}}\\ &=(A\oplus B)C_i+AB\\ &=AB+AC_i+BC_i\end{aligned}$$

根据逻辑表达式列真值表,如表题解 4.1.4 所示。



图题 4.1.4

表题解 4.1.4

A	B	C_i	S	C_o
0	**0**	**0**	**0**	**0**
0	**0**	**1**	**1**	**0**
0	**1**	**0**	**1**	**0**
0	**1**	**1**	**0**	**1**
1	**0**	**0**	**1**	**0**
1	**0**	**1**	**0**	**1**
1	**1**	**0**	**0**	**1**
1	**1**	**1**	**1**	**1**

该电路为 1 位数全加器。A、B 为被加数及加数,C_i 为低位进位,S 为和,C_o 为高位进位。

4.1.5 试分析图题 4.1.5 所示逻辑电路的功能。

解:根据组合逻辑电路的分析步骤,首先写出逻辑表达式

$$X=A\oplus B\oplus C$$

$$\begin{aligned}Y &= \overline{\overline{A(B\oplus C)}\cdot\overline{BC}}\\ &=\overline{A}(B\oplus C)+BC\\ &=\overline{A}B+\overline{A}C+BC\end{aligned}$$

根据逻辑表达式列真值表,如表题解 4.1.5 所示。

表题解 4.1.5

A	B	C	X	Y
0	**0**	**0**	**0**	**0**
0	**0**	**1**	**1**	**1**
0	**1**	**0**	**1**	**1**
0	**1**	**1**	**0**	**1**
1	**0**	**0**	**1**	**0**
1	**0**	**1**	**0**	**0**
1	**1**	**0**	**0**	**0**
1	**1**	**1**	**1**	**1**

该电路为 1 位数全减器。A、B 为被减数及减数,C 为低位借位,X 为差,Y 为高位借位。



图题 4.1.5

4.1.6 分析图题 4.1.6 所示逻辑电路的功能。



图题 4.1.6

解：按照组合逻辑电路的分析步骤进行。

（1）根据逻辑电路可写出各输出端的逻辑表达式，并直接进行化简和变换。

$$L_4=\overline{\overline{A}\ \overline{B}\ \overline{C}}=\overline{A+B+C}$$

$$L_3=\overline{B\ \overline{C}\cdot\overline{B}C}=B\ \overline{C}+\overline{B}C$$

$$L_2=C$$

$$L_1=\overline{D}$$

$$F=\overline{\overline{AB}\cdot\overline{AC}}=AB+AC$$

（2）列写真值表，如表题解 4.1.6 所示。

表题解 4.1.6

输入				输出				
A	B	C	D	L_4	L_3	L_2	L_1	F
0	**0**	**0**	**0**	**1**	**0**	**0**	**1**	**0**
0	**0**	**0**	**1**	**1**	**0**	**0**	**0**	**0**
0	**0**	**1**	**0**	**0**	**1**	**1**	**1**	**0**
0	**0**	**1**	**1**	**0**	**1**	**1**	**0**	**0**

续表

输入				输出				
A	B	C	D	L_4	L_3	L_2	L_1	F
0	**1**	**0**	**0**	**0**	**1**	**0**	**1**	**0**
0	**1**	**0**	**1**	**0**	**1**	**0**	**0**	**0**
0	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**0**
0	**1**	**1**	**1**	**0**	**0**	**1**	**0**	**0**
1	**0**	**0**	**0**	**0**	**0**	**0**	**1**	**0**
1	**0**	**0**	**1**	**0**	**0**	**0**	**0**	**0**
1	**0**	**1**	**0**	**0**	**1**	**1**	**1**	**1**
1	**0**	**1**	**1**	**0**	**1**	**1**	**0**	**1**
1	**1**	**0**	**0**	**0**	**1**	**0**	**1**	**1**
1	**1**	**0**	**1**	**0**	**1**	**0**	**0**	**1**
1	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**1**
1	**1**	**1**	**1**	**0**	**0**	**1**	**0**	**1**

（3）确定逻辑功能。分析真值表可知，当 $ABCD$ 所表示的二进制数小于或等于 9 时，输出 $L_4L_3L_2L_1$ 为对应输入的十进制数的 9 的补码。例如，对十进制数 8 求 9 的补码为 9 −8 = 1。同时标志位 F 输出为 **0**。当输入的二进制数大于 9 时，输出与输入已不是上述的逻辑关系，并且标志位 F 输出为 **1**，说明此时电路输出的是伪码。这个电路逻辑功能是计算十进制数的 9 的补码。

4.2 组合逻辑电路的设计

4.2.1 设计一个 4 位二进制数表示的十进制数为素数的检测电路，当输入为素数时，输出为 **1**，否则输出为 **0**，写出其最小项逻辑表达式，并化简成最简**与或**表达式。

解：由题意设输入 4 位二进制数为 $ABCD$，可以表示十进制数的 0 到 15，输出为 L。

所谓素数是指在大于 1 的数中，除了 1 和它本身以外，不能被任何整数整除的数，故输入为素数的有 2，3，5，7，11，13，1 不是素数。因此，最小项逻辑表达式为

$$L=\sum m(2,3,5,7,11,13)$$

卡诺图如图题解 4.2.1 所示，其中一种最简**与或**逻辑表达式为

$$L=\overline{A}CD+B\overline{C}D+\overline{B}CD+\overline{A}\,\overline{B}C$$



图题解 4.2.1

4.2.2 试用2输入**与非**门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为**0**；输入大于等于3时，输出为**1**。

解：根据组合逻辑的设计过程，首先确定输入、输出变量，列出真值表，由卡诺图化简得到最简**与或**式，然后根据要求对表达式进行变换，画出逻辑图。

（1）设输入变量为 A、B、C，输出变量为 L，根据题意列真值表，如表题解4.2.2所示。

（2）由卡诺图化简图题解4.2.2(a)所示，经过变换得到逻辑表达式为

$$L=A+BC=\overline{\overline{A}\,\overline{BC}}$$

（3）用2输入**与非**门实现上述逻辑表达式，如图题解4.2.2(b)所示。

表题解 4.2.2

A	B	C	L
0	**0**	**0**	**0**
0	**0**	**1**	**0**
0	**1**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**0**	**1**
1	**0**	**1**	**1**
1	**1**	**0**	**1**
1	**1**	**1**	**1**



图题解 4.2.2

4.2.3 试设计一个4位的偶校验器，即当4位数中有偶数个**1**（或没有**1**）时输出为**1**，否则输出为**0**。采用**异或**门及**非**门实现。

解：（1）按照组合逻辑电路的设计步骤，设4个输入为 A、B、C、D，输出为 L。当 $ABCD$ 中有偶数个**1**或没有**1**，输出 $L=1$；当 $ABCD$ 有奇数个**1**输出为 $L=0$，由此列出真值表如表题解4.2.3所示。

表题解 4.2.3

A	B	C	D	L	A	B	C	D	L
0	**0**	**0**	**0**	**1**	**1**	**0**	**0**	**0**	**0**
0	**0**	**0**	**1**	**0**	**1**	**0**	**0**	**1**	**1**
0	**0**	**1**	**0**	**0**	**1**	**0**	**1**	**0**	**1**

续表

A	B	C	D	L	A	B	C	D	L
0	**0**	**1**	**1**	**1**	**1**	**0**	**1**	**1**	**0**
0	**1**	**0**	**0**	**0**	**1**	**1**	**0**	**0**	**1**
0	**1**	**0**	**1**	**1**	**1**	**1**	**0**	**1**	**0**
0	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**0**	**0**
0	**1**	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**1**

（2）由真值表画卡诺图，如图题解 4.2.3(a)所示。



(a)　　(b)

图题解 4.2.3

（3）由卡诺图写出逻辑表达式，并进行变换得

$$
\begin{aligned}
L &= \overline{A}\,\overline{B}\,\overline{C}\,\overline{D}+\overline{A}\,\overline{B}CD+\overline{A}B\,\overline{C}D+\overline{A}BC\,\overline{D}+AB\,\overline{C}\,\overline{D}+ABCD+A\,\overline{B}\,\overline{C}D+A\,\overline{B}C\,\overline{D}\\
&=\overline{A}\,\overline{B}(\overline{C}\,\overline{D}+CD)+\overline{A}B(\overline{C}D+C\,\overline{D})+AB(\overline{C}\,\overline{D}+CD)+A\,\overline{B}(\overline{C}D+C\,\overline{D})\\
&=\overline{A}\,\overline{B}\,\overline{C\oplus D}+\overline{A}B(C\oplus D)+AB\,\overline{(C\oplus D)}+A\,\overline{B}(C\oplus D)\\
&=(\overline{A}\,\overline{B}+AB)\,\overline{C\oplus D}+(\overline{A}B+A\,\overline{B})(C\oplus D)\\
&=\overline{(A\oplus B)}\;\overline{(C\oplus D)}+(A\oplus B)(C\oplus D)\\
&=\overline{A\oplus B\oplus C\oplus D}
\end{aligned}
$$

（4）由**异或**门和**非**门构成的逻辑电路，如图题解 4.2.3(b)所示。

4.2.4 图题 4.2.4 所示为奇校验数据传送电路示意图。发送端的 7 位数据 $D_7\sim D_1$与奇校验产生电路生成的校验位 Y_0一起经过总线传送。在接收端，奇校验电路检测 $D_7\sim D_1$及 D_0以判断传送数据的正确性。为使两部分电路的输入端数目相等，奇校验产生电路增加了 D_0端。试用**异或**门及**非**门设计：

（1）奇校验产生电路和奇校验电路。如果要传输 ASCII 码的“O”或者“K”，则 Y_0和 Y_1各为何值？

（2）偶校验产生电路和偶校验电路，要求偶校验产生电路的 $D_0=\mathbf{0}$。如果要传输 ASCII 码的“O”或者“K”，则 Y_0和 Y_1又为何值？

解：（1）对于奇校验产生电路，如果 $D_7\sim D_1$中 **1** 的个数为偶数，则要求产生 $Y_0=\mathbf{1}$，如



图题 4.2.4

果 $D_7 \sim D_1$ 中 **1** 的个数为奇数，则要求产生 $Y_0 = \mathbf{0}$，由于 $D_0 = \mathbf{1}$，因此，奇校验产生电路的输出

$Y_0 = D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0$

对于奇校验电路的输出

$Y_1 = D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0$

即 $D_7 \sim D_0$ 中 **1** 的个数为奇数时，$Y_1 = \mathbf{1}$。

由于 Y_0 与 Y_1 的表达式相同，因此两部分电路可以采用同一种结构的电路，电路如图题解 4.2.4 所示。$Y = Y_0 = Y_1$。

查主教材表 1.4.3A 可知 ASCII 码的“O”为 **1001111**，因此，$Y_0 = \mathbf{0}$，$Y_1 = \mathbf{1}$。ASCII 码的“K”为 **1001011**，因此，$Y_0 = \mathbf{1}$，$Y_1 = \mathbf{1}$。



图题解 4.2.4

（2）对于偶校验产生电路，由于 $D_0 = \mathbf{0}$，因此 $D_7 \sim D_1$ 中 **1** 的个数为偶数时，应该使输出 $Y_0 = \mathbf{0}$，以使得校验电路输入的 $D_7 \sim D_0$ 中 **1** 的个数为偶数时，输出 $Y_1 = \mathbf{1}$。

偶校验产生电路的输出

$Y_0 = D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0$

其中 $D_0 = \mathbf{0}$，当 $D_7 \sim D_1$ 中 **1** 的个数为偶数时，$Y_0 = \mathbf{0}$。

对于偶校验电路的输出

$$Y_1 = \overline{D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0}$$

即 $D_7 \sim D_0$ 中 **1** 的个数为偶数时，$Y_1 = \mathbf{1}$。

其中 Y_0 采用图题解 4.2.4 所示电路，Y_1 在 Y_0 电路的输出端加一个**非**门即可。

由于 ASCII 码的“O”为 **1001111**，因此，$Y_0 = \mathbf{1}$，$Y_1 = \mathbf{1}$。ASCII 码的“K”为 **1001011**，因此，

$Y_0=\mathbf{0}$，$Y_1=\mathbf{1}$。

4.2.5 试设计一个具有控制端 C 及 4 个输入 $A_3A_2A_1A_0$、4 个输出 $L_3L_2L_1L_0$ 的逻辑电路。当控制信号 $C=\mathbf{0}$ 时，输出状态与输入状态相反；$C=\mathbf{1}$ 时，输出状态与输入状态相同。可以采用各种逻辑功能的门电路来实现。

解：由题意可知，$C=\mathbf{0}$ 时，$L_i=\overline{A_i}$；$C=\mathbf{1}$ 时，$L_i=A_i$，所以，可以直接写出逻辑表达式

$$L_i=\overline{A}_i\,\overline{C}+A_iC \quad (i=3,2,1,0)$$

异或门比**同或**门更常用，将上式变化为**异或**表达式

$$L_i=A_i\oplus\overline{C} \quad (i=3,2,1,0)$$

分别用三态门、**异或**门和**非**门实现的逻辑电路如图题解 4.2.5(a)、(b)所示。



图题解 4.2.5

4.2.6 试设计一可逆的 4 位码转换电路。当控制信号 $C=\mathbf{1}$ 时，它将二进制码转换为格雷码；$C=\mathbf{0}$ 时，它将格雷码转换为二进制码。可以采用任何门电路来实现。

解：(1) 设 X_3、X_2、X_1、X_0 分别为 4 个输入信号，Y_3、Y_2、Y_1、Y_0 分别为 4 个输出信号，根据题意列出真值表，如表题解 4.2.6 所示。当 $C=\mathbf{1}$ 时，输入 $X_3X_2X_1X_0$ 作为二进制码，对应的输出 $g_3g_2g_1g_0$ 为格雷码；当 $C=\mathbf{0}$ 时，输入 $X_3X_2X_1X_0$ 则作为格雷码，对应的输出 $b_3b_2b_1b_0$ 为二进制码。注意，此时 $X_3X_2X_1X_0$ 作为格雷码的排列顺序不是按照它所对应的十进制数递增顺序，而是按照二进制码的递增顺序排列。

(2) 分别画出 $C=\mathbf{1}$ 和 $C=\mathbf{0}$ 时各输出函数的卡诺图，如图题解 4.2.6(a)所示。

表题解 4.2.6

输入				输出 ($Y_i=g_i+b_i$)							
X_3	X_2	X_1	X_0	g_3	g_2	g_1	g_0	b_3	b_2	b_1	b_0
0	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**
0	**0**	**0**	**1**	**0**	**0**	**0**	**1**	**0**	**0**	**0**	**1**
0	**0**	**1**	**0**	**0**	**0**	**1**	**1**	**0**	**0**	**1**	**1**
0	**0**	**1**	**1**	**0**	**0**	**1**	**0**	**0**	**0**	**1**	**0**

续表

输入				输出 $(Y_i=g_i+b_i)$							
X_3	X_2	X_1	X_0	g_3	g_2	g_1	g_0	b_3	b_2	b_1	b_0
0	1	0	0	0	1	1	0	0	1	1	1
0	1	0	1	0	1	1	1	0	1	1	0
0	1	1	0	0	1	0	1	0	1	0	0
0	1	1	1	0	1	0	0	0	1	0	1
1	0	0	0	1	1	0	0	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	0	0
1	0	1	1	1	1	1	0	1	1	0	1
1	1	0	0	1	0	1	0	1	0	0	0
1	1	0	1	1	0	1	1	1	0	0	1
1	1	1	0	1	0	0	1	1	0	1	1
1	1	1	1	1	0	0	0	1	0	1	0



图题解 4.2.6(a)

(3) 由卡诺图可求得各输出逻辑表达式。若同时考虑 C 变量，当 $C=\mathbf{1}$ 时，有

$$\begin{cases} g_3 = X_3 C \\ g_2 = (X_3\overline{X}_2 + \overline{X}_3 X_2)C = (X_3 \oplus X_2)C \\ g_1 = (X_2\overline{X}_1 + \overline{X}_2 X_1)C = (X_2 \oplus X_1)C \\ g_0 = (X_1\overline{X}_0 + \overline{X}_1 X_0)C = (X_1 \oplus X_0)C \end{cases}$$

当 $C=\mathbf{0}$ 时，有

$$\begin{cases} b_3 = X_3\overline{C} \\ b_2 = (X_3\overline{X}_2 + \overline{X}_3 X_2)\overline{C} = (X_3 \oplus X_2)\overline{C} \\ b_1 = (X_3\overline{X}_2\overline{X}_1 + \overline{X}_3 X_2\overline{X}_1 + X_3 X_2 X_1 + \overline{X}_3\overline{X}_2 X_1)\overline{C} \\ \quad = [(X_3\overline{X}_2 + \overline{X}_3 X_2)\overline{X}_1 + (X_3 X_2 + \overline{X}_3\overline{X}_2)X_1]\overline{C} \\ \quad = [(X_3 \oplus X_2)\overline{X}_1 + \overline{(X_3 \oplus X_2)}X_1]\overline{C} \\ \quad = (X_3 \oplus X_2 \oplus X_1)\overline{C} \\ b_0 = (X_3 \oplus X_2 \oplus X_1 \oplus X_0)\overline{C} \end{cases}$$

将上述两组方程合并，得总的输出逻辑表达式

$$Y_3 = g_3 + b_3 = X_3 C + X_3\overline{C} = X_3$$

$$Y_2 = g_2 + b_2 = (X_3 \oplus X_2)C + (X_3 \oplus X_2)\overline{C} = X_3 \oplus X_2$$

$$\begin{aligned} Y_1 &= g_1 + b_1 = (X_2 \oplus X_1)C + (X_3 \oplus X_2 \oplus X_1)\overline{C} \\ &= (X_2 \oplus X_1)C + (Y_2 \oplus X_1)\overline{C} \end{aligned}$$

展开且重新组合，得

$$\begin{aligned} Y_1 &= C\overline{X}_2 X_1 + CX_2\overline{X}_1 + \overline{C}\,\overline{Y}_2 X_1 + \overline{C}Y_2\overline{X}_1 \\ &= X_1(C\overline{X}_2 + \overline{C}\,\overline{Y}_2) + \overline{X}_1(CX_2 + \overline{C}Y_2) \\ &= X_1\overline{(CX_2 + \overline{C}Y_2)} + \overline{X}_1(CX_2 + \overline{C}Y_2) \\ &= X_1 \oplus (CX_2 + \overline{C}Y_2) \\ &= X_1 \oplus \overline{(\overline{CX_2} \cdot \overline{\overline{C}Y_2})} \end{aligned}$$

$$Y_0 = g_0 + b_0 = X_0 \oplus \overline{(\overline{CX_1} \cdot \overline{\overline{C}Y_1})}$$

由此可画出用**与非**门和**异或**门实现的逻辑电路，如图题解 4.2.6(b)所示。



图题解 4.2.6(b)

4.2.7 试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加**1**的运算。可以采用任何门电路来实现。

解：(1) 设输入变量为 A、B、C、D，输出变量为 L_3、L_2、L_1、L_0，由题意列真值表，如表题解4.2.7所示。

表题解 4.2.7

输入				输出			
A	B	C	D	L_3	L_2	L_1	L_0
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

(2) 由真值表画卡诺图，如图题解4.2.7(a)所示。



图题解 4.2.7(a)

（3）由卡诺图可求得各输出逻辑表达式。

$$\begin{cases} L_3 = \overline{A}B+\overline{A}C+\overline{A}D+A\,\overline{B}\,\overline{C}\,\overline{D} \\ \quad\ = A\oplus(B+C+D) \\ L_2 = \overline{B}C+\overline{B}D+B\,\overline{C}\,\overline{D} \\ \quad\ = B\oplus(C+D) \\ L_1 = \overline{C}D+C\,\overline{D} = C\oplus D \\ L_0 = D \end{cases}$$

根据上述表达式用**或**门和**异或**门实现逻辑电路，如图题解 4.2.7(b)所示。



图题解 4.2.7(b)

4.2.8　房间照明灯有主控和辅控两个开关控制，当主控开关闭合，或者辅控开关闭合并且门打开时灯亮，要求用**与非**门实现控制电路。

解：(1) 设 A、B 分别表示主控和辅控开关，断开为 **0**，闭合为 **1**。C 表示门，关门为 **0**，打开为 **1**。输出 L 表示灯的状态，亮为 **1**，灭为 **0**。根据题意列出真值表如表题解 4.2.8 所示。

表题解 4.2.8

A	B	C	X
0	**0**	**0**	**0**
0	**0**	**1**	**0**
0	**1**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**0**	**1**
1	**0**	**1**	**1**
1	**1**	**0**	**1**
1	**1**	**1**	**1**

（2）由真值表可得简化的**与非-与非**表达式为

$$L = A+BC = \overline{\overline{A}\,\overline{BC}}$$

（3）用 2 输入**与非**门实现上述逻辑表达式，如图题解 4.2.8 所示。



图题解 4.2.8

4.2.9 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入**与非**门设计该表决电路。

解：（1）设一位教练和三位球迷分别用 A 和 B、C、D 表示，并且这些输入变量为**1**时表示同意，为**0**表示不同意。输出 L 表示表决结果，L 为**1**时表示同意判罚，为**0**表示不同意。由此列出真值表，如表题解4.2.9所示。

表题解 4.2.9

输入				输出	输入				输出
A	B	C	D	L	A	B	C	D	L
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	1
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1

（2）由真值表画卡诺图，如图题解4.2.9(a)所示。

由卡诺图化简得

$$L=AB+AC+AD+BCD$$

由于规定只能用2输入**与非**门，将上式变换为两变量的**与非-与非**运算式

$$L=\overline{\overline{AB}\cdot\overline{AC}\cdot\overline{AD}\cdot\overline{BCD}}$$

$$=\overline{\overline{AB}\cdot\overline{AC}}\cdot\overline{\overline{AD}}\cdot B\cdot\overline{CD}$$

（3）根据 L 的逻辑表达式，画出由2输入**与非**门组成的逻辑电路如图题解4.2.9(b)所示。



图题解 4.2.9

4.2.10 某雷达站有三部雷达 A、B、C，其中 A 和 B 功率消耗相等，C 的功率是 A 的两倍。这些雷达由两台发电机 X 和 Y 供电，发电机 X 的最大输出功率等于雷达 A 的功率消耗，发电机 Y 的最大输出功率是 X 的 3 倍。要求设计一个逻辑电路，能够根据各雷达的起动和关闭信号，以最节约电能的方式起、停发电机。

解：设雷达 A、B、C 起动为 **1**，关闭为 **0**，发电机 X、Y 起动为 **1**，停止为 **0**。由题意可知，当 A 或 B 工作时，只需要 X 发电；A、B、C 同时工作时，需要 X 和 Y 同时发电；其他情况只需要 Y 发电。由此列出真值表如表题解 4.2.10 所示。

表题解 4.2.10

A	B	C	X	Y
0	**0**	**0**	**0**	**0**
0	**0**	**1**	**0**	**1**
0	**1**	**0**	**1**	**0**
0	**1**	**1**	**0**	**1**
1	**0**	**0**	**1**	**0**
1	**0**	**1**	**0**	**1**
1	**1**	**0**	**0**	**1**
1	**1**	**1**	**1**	**1**

由真值表可画出卡诺图，如图题解 4.2.10(a)所示。由卡诺图可得简化逻辑表达式

$$X=\overline{A}B\,\overline{C}+A\,\overline{B}\,\overline{C}+ABC$$

$$Y=AB+C$$

由逻辑表达式，可画出由**与**、**或**、**非**门构成的逻辑电路，如图题解 4.2.10(b)所示。



(a) (b)

图题解 4.2.10

4.2.11 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入**与非**门和反相器设计一个指示列车等待进站的逻辑电路，3 个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他

两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。

解：（1）明确逻辑功能。

设特快、直快和慢车的进站请求信号分别为3个输入信号 I_1、I_2、I_3，并规定有进站请求时为**1**，没有请求时为**0**。3个指示灯的状态表示3个输出信号 L_1、L_2、L_3，灯亮为**1**，灯灭为**0**。

电路的逻辑功能是：当输入 I_1 为**1**时，输出 L_1 为**1**，L_2 和 L_3 为**0**，此时 I_2 和 I_3 可以是**1**或是**0**，因此用×表示取任意值。当 I_1 为**0**且 I_2 为**1**，I_3 为×，输出 L_2 为**1**，其余两个输出为**0**；当 I_3 为**1**且 I_1 和 I_2 均为**0**时，输出 L_3 为**1**，其余两个输出为**0**。

电路的输入是具有优先级的，I_1 的优先级最高。根据题意列出真值表，如表题解4.2.11所示。

（2）根据真值表写出各输出逻辑表达式。

写逻辑表达式时，×表示该乘积项与此变量无关。则

$$L_1 = I_1$$

$$L_2 = \bar{I}_1 I_2$$

$$L_3 = \bar{I}_1 \bar{I}_2 I_3$$

（3）根据要求将上式变换为**与非**形式

$$L_1 = I_1$$

$$L_2 = \overline{\bar{I}_1 I_2}$$

$$L_3 = \overline{\bar{I}_1 \bar{I}_2 I_3}$$

表题解4.2.11

输入			输出		
I_1	I_2	I_3	L_1	L_2	L_3
0	**0**	**0**	**0**	**0**	**0**
1	×	×	**1**	**0**	**0**
0	**1**	×	**0**	**1**	**0**
0	**0**	**1**	**0**	**0**	**1**



图题解4.2.11

由此可画出逻辑图，如图题解4.2.11所示。

4.2.12 会议室顶灯分别由安装在4扇门旁边的4个开关控制，设计一个控制电路，要求改变任意一个开关的状态都能打开或关闭顶灯。可以采用任何门电路来实现。

解：（1）明确逻辑功能。

设4个开关分别用 A、B、C、D 表示，闭合为**1**，断开为**0**；灯的状态用 L 表示，亮为**1**，灭为**0**。当所有开关都断开时，灯熄灭。闭合任意一个开关则灯亮，接着闭合第二个开关时灯灭，再闭合第三个开关时灯亮。所以，如果只有一个开关闭合时灯亮。如果有两个开关闭合时

灯灭，此时闭合第三个开关时灯亮，再闭合第四个开关时灯灭。由此可列出真值表如表题解4.2.12所示。

表题解 4.2.12

输入				输出	输入				输出
A	*B*	*C*	*D*	*L*	*A*	*B*	*C*	*D*	*L*
0	0	0	0	0	1	0	0	0	1
0	0	0	1	1	1	0	0	1	0
0	0	1	0	1	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	1	1	1	0	0	0
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0

（2）根据真值表写出输出逻辑表达式。

由真值表可画出卡诺图，如图题解4.2.12(a)所示。由卡诺图可以看出，输出是4个输入的异或，逻辑表达式为

$$L=A\oplus B\oplus C\oplus D$$

由逻辑表达式，可画出由**异或**门构成的逻辑电路，如图题解4.2.12(b)所示。



(a) (b)

图题解 4.2.12

4.2.13 某化工厂有五种原料，编号为1到5，在使用时必须遵守以下规则：

（1）用第3号时必须使用第1号。

（2）第2号和第4号必须同时使用。

（3）第2号和第5号不能同时使用。

试设计一个逻辑电路，能在违反上述任何一项规定时给出高电平指示信号。写出逻辑表达式。

解：设编号为1到5的五种原料分别用 X_1、X_2、X_3、X_4、X_5 表示，使用时为**1**，不使用时为**0**。输出用 Y 表示，违反规定时为**1**，没有违反规定为**0**。

不需要写出输入的32种组合状态，只需写出违反规定的情况。例如使用 X_3 时没有使用 X_1，即 $X_3=\mathbf{1}$，$X_1=\mathbf{0}$，则违反规定，Y 为 **1**。此时，其他变量为无关项。以此类推列出真值表如表题解 4.2.13 所示。由真值表写出逻辑表达式为

$$Y=\overline{X}_1X_3+X_2\overline{X}_4+\overline{X}_2X_4+X_2X_5$$

表题解 4.2.13

X_1	X_2	X_3	X_4	X_5	Y
0	×	**1**	×	×	**1**
×	**1**	×	**0**	×	**1**
×	**0**	×	**1**	×	**1**
×	**1**	×	×	**1**	**1**

4.2.14 设计一个电路，能实现表题 4.2.14 所示的逻辑功能，可以用任何门电路实现。化简变换时考虑多输出函数的公共乘积项，以减少门的数目。

表题 4.2.14

A	B	C	L_1	L_2
0	**0**	**0**	**0**	**1**
0	**0**	**1**	**1**	**0**
0	**1**	**0**	**1**	**0**
0	**1**	**1**	**0**	**1**
1	**0**	**0**	**1**	**0**
1	**0**	**1**	**1**	**0**
1	**1**	**0**	**1**	**0**
1	**1**	**1**	**0**	**0**

解：用卡诺图化简得到 L_1、L_2 的最简表达式。

（1）由题中给出的真值表画出卡诺图，如图题解 4.2.14(a)所示。



图题解 4.2.14(a)

（2）由卡诺图得最简逻辑表达式

$$L_1=A\overline{B}+\overline{B}C+B\overline{C}=A\overline{B}+B\oplus C$$

$$L_2=\overline{A}\,\overline{B}\,\overline{C}+\overline{A}BC=\overline{A+(B\oplus C)}$$

（3）用 1 个反相器、1 个**与**门、1 个**异或**门、1 个**或**门和一个**或非**门可构成题中要求的逻辑电路，如图题解 4.2.14(b)所示。



图题解 4.2.14(b)

4.2.15　设计一 2 位二进制数相加的逻辑电路，可以用任何门电路实现。化简变换时考虑多输出函数的公共乘积项，以减少门的数目。提示：

$$\begin{array}{rcc} & A_1 & A_0 \\ + & B_1 & B_0 \\ \hline C_1 & S_1 & S_0 \end{array}$$

A_1、A_0和 B_1、B_0分别为被加数和加数，S_1、S_0为相加的和，C_1为进位位。

解：设 A_1、A_0和 B_1、B_0分别为两位数加法的被加数和加数。S_1、S_0为两位数加法的和，C_1为向更高位的进位。由此列出真值表，如表题解 4.2.15 所示。

由真值表可得卡诺图，如图题解 4.2.15(a)所示。

表题解 4.2.15

A_1	A_0	B_1	B_0	C_1	S_1	S_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0



图题解 4.2.15(a)

由卡诺图可得 S_1、S_0、C_1的简化逻辑表达式

$$C_1 = A_1B_1 + A_1A_0B_0 + B_1A_0B_0 = A_1B_1 + A_0B_0(A_1 + B_1)$$

$$\begin{aligned} S_1 &= \overline{A}_1B_1\,\overline{A}_0 + \overline{A}_1B_1\,\overline{B}_0 + A_1\,\overline{B}_1\,\overline{A}_0 + A_1\,\overline{B}_1\,\overline{B}_0 + \overline{A}_1\,\overline{B}_1A_0B_0 + A_1B_1A_0B_0 \\ &= \overline{A}_0(\overline{A}_1B_1 + A_1\,\overline{B}_1) + \overline{B}_0(\overline{A}_1B_1 + A_1\,\overline{B}_1) + A_0B_0(\overline{A}_1\,\overline{B}_1 + A_1B_1) \\ &= (A_1 \oplus B_1)(\overline{A}_0 + \overline{B}_0) + A_0B_0(\overline{A_1 \oplus B_1}) \\ &= (A_1 \oplus B_1)\overline{A_0B_0} + A_0B_0(\overline{A_1 \oplus B_1}) \\ &= A_1 \oplus B_1 \oplus (A_0B_0) \end{aligned}$$

$$S_0 = \overline{A}_0B_0 + A_0\,\overline{B}_0 = A_0 \oplus B_0$$

由逻辑表达式可以画出逻辑图，如图题解 4.2.15(b)所示。



图题解 4.2.15(b)

4.3 组合逻辑电路中的竞争-冒险

4.3.1 判断下列逻辑函数是否有可能产生竞争-冒险，如果可能应如何消除。

(1) $L_1(A,B,C,D) = \sum m(5,7,13,15)$

(2) $L_2(A,B,C,D) = \sum m(5,7,8,9,10,11,13,15)$

(3) $L_3(A,B,C,D) = \sum m(0,2,4,6,8,10,12,14)$

(4) $L_4(A,B,C,D) = \sum m(0,2,4,6,12,13,14,15)$

解:在一定条件下,如果逻辑表达式简化为两个互补信号相乘或者相加,电路有可能产生竞争-冒险现象。

根据逻辑表达式画出各卡诺图如图题解 4.3.1 所示。根据卡诺图分别得出各简化得逻辑表达式。



图题解 4.3.1

(1) $L_1=BD$,不会产生竞争-冒险。

(2) $L_2=A\overline{B}+BD$,当 $A=D=\mathbf{1}$ 时,$L_2=\overline{B}+B$,有可能产生竞争-冒险。在图题解 4.3.1(b)所示的卡诺图中增加一实线画的包围圈,即增加乘积项 AD,使 $L_2=A\overline{B}+BD+AD$,可消除竞争-冒险。

(3) $L_3=\overline{D}$,不会产生竞争-冒险。

(4) $L_4=AB+\overline{A}\,\overline{D}$,当 $B=\mathbf{1}$、$D=\mathbf{0}$ 时,$L_4=A+\overline{A}$,有可能产生竞争-冒险。增加乘积项,使 $L_4=AB+\overline{A}\,\overline{D}+B\overline{D}$,可消除竞争-冒险。

4.3.2 判断图题 4.3.2 所示电路是否会产生竞争-冒险。

解:在一定条件下,如果逻辑表达式简化为两个互补信号相乘或者相加,电路有可能产生竞争-冒险现象。

根据电路图写出逻辑表达式并化简得

$$L=\overline{\overline{A\overline{B}}\cdot\overline{BC}}=A\overline{B}+BC$$

当 $A=C=\mathbf{1}$时,$L=\overline{B}+B$,有可能产生竞争-冒险。



图题 4.3.2



图题 4.3.3

4.3.3 判断图题 4.3.3 所示电路在什么条件下产生竞争-冒险，怎样修改电路能消除竞争-冒险？

解：根据电路图写出逻辑表达式并化简得

$$L=\overline{A}\ \overline{B}+BC$$

当 $A=\mathbf{0}$、$C=\mathbf{1}$ 时，$L=\overline{B}+B$，有可能产生竞争-冒险。为消除可能产生竞争-冒险，增加乘积项使$\overline{A}C$，使 $L=\overline{A}\ \overline{B}+BC+\overline{A}C$。修改后得电路如图题解 4.3.3 所示。



图题解 4.3.3

4.3.4 画出下列逻辑函数的逻辑图，试问：电路在什么条件下产生竞争-冒险，怎样修改电路能消除竞争-冒险？

$$L(A,B,C)=(A+\overline{B})(B+C)$$

解：根据逻辑表达式画出电路图，如图题解 4.3.4(a)所示。当 $A=C=\mathbf{0}$ 时，$L(A,B,C)=\overline{B}B$，G_4门两输入端信号互补，并且传输延迟有差异，因此，可能产生竞争-冒险。

为消除竞争-冒险，将逻辑表达式变换为 $L(A,B,C)=AB+AC+\overline{B}C$，根据这个表达式组成逻辑电路就不会出现竞争-冒险，如图题解 4.3.4(b)所示。



(a)



(b)

图题解 4.3.4

4.4　常用组合逻辑电路模块

4.4.1　图题 4.4.1(主教材图 4.4.4)所示优先编码器的输入端 $I_1=I_3=I_5=\mathbf{1}$,其余输入端均为 **0**,试确定其输出 $Y_2Y_1Y_0$。

解:图题 4.4.1 所示 8 线-3 线优先编码器,除数据输入端 I_i 外,还有输入使能端 EI,由于 $EI=\mathbf{0}$,根据其功能表可知,使能端 EI 没有加有效信号,所以,$Y_2Y_1Y_0=\mathbf{000}$。



图题 4.4.1

4.4.2　试用**与非**门和**非**门设计一 4 输入的优先编码器,要求输入、输出及工作状态标志均为高电平有效。列出真值表,画出逻辑图。

解:设输入为 I_0、I_1、I_2、I_3,输出及工作状态标志分别为 Y_0、Y_1 和 GS,根据题意列出真值表如表题解 4.4.2 所示。由真值表可以得出该优先编码器的逻辑表达式,并写成**与非-与非**表形式:

$$Y_1=I_2\bar{I}_3+I_3=I_2+I_3=\overline{\bar{I}_2\bar{I}_3}$$

$$Y_0=I_1\bar{I}_2\bar{I}_3+I_3=I_1\bar{I}_2+I_3=\overline{\overline{I_1\bar{I}_2}\,\bar{I}_3}$$

$$GS=I_0+I_1+I_2+I_3=\overline{\bar{I}_0\bar{I}_1\bar{I}_2\bar{I}_3}$$

由**与非**门及**非**门构成的逻辑电路如图题解 4.4.2 所示。

表题解 4.4.2

输　入				输　出		
I_0	I_1	I_2	I_3	Y_1	Y_0	GS
0	**0**	**0**	**0**	**0**	**0**	**0**
1	**0**	**0**	**0**	**0**	**0**	**1**
×	**1**	**0**	**0**	**0**	**1**	**1**
×	×	**1**	**0**	**1**	**0**	**1**
×	×	×	**1**	**1**	**1**	**1**



图题解 4.4.2

4.4.3　优先编码器的功能表如表题 4.4.3 所示,试用该优先编码器模块和适当的门构成输入为低有效的 $\bar{I}_0\sim\bar{I}_9$,输出为高电平有效的 8421BCD 码,并具有编码输出标志的编

码器。

表题 4.4.3 优先编码器功能表

输入									输出			
$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{I}_8$	$\overline{I}_9$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**
×	×	×	×	×	×	×	×	**0**	**0**	**1**	**1**	**0**
×	×	×	×	×	×	×	**0**	**1**	**0**	**1**	**1**	**1**
×	×	×	×	×	×	**0**	**1**	**1**	**1**	**0**	**0**	**0**
×	×	×	×	×	**0**	**1**	**1**	**1**	**1**	**0**	**0**	**1**
×	×	×	×	**0**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**0**
×	×	×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**1**
×	×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**
×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**
0	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**

解：由表题 4.4.3 可知，输出 $\overline{Y}_3\ \overline{Y}_2\ \overline{Y}_1\ \overline{Y}_0$ 是 8421BCD 码的反码，因此只要在该优先编码器的输出端增加反相器就可以获得题中所要求的输出码。在输入端均为高电平时 GS 为 **0**，而有低电平信号输入时 GS 为 **1**，可由**与非**门实现此功能。该优先编码器为 9 个输入端，需要构成的电路有 10 个输入端，因此将 $\overline{I}_0$ 接在**与非**门的输入端，当 $\overline{I}_1 \sim \overline{I}_9$ 为 **1**，$\overline{I}_0 = \mathbf{0}$ 时，$L_3 \sim L_0$ 为 **0**，GS 为 **1**。题中所要求的编码器的逻辑电路如图题解 4.4.3 所示。



图题解 4.4.3

4.4.4 试用表题 4.4.3 所示的编码器模块设计键盘编码电路，十个按键分别对应十进制数 0~9，编码器的输出为高有效的 8421BCD 码。要求按键 9 的优先级别最高，其余依次降低，并且有工作状态标志，以说明没有按键按下和按键 0 按下两种情况。

解：设 $\overline{S}_0 \sim \overline{S}_9$ 表示十个按键，分别对应十进制数 0~9 的输入键，编码器的输出为 A、B、C、D 和工作状态标志 GS。当有键按下时，GS 为 **1**；无键按下时，GS 为 **0**。根据设计要求列出功能表，如表题解 4.4.4 所示。

对照表题解 4.4.4 和表题 4.4.3 所示的功能表可以看出，将编码器模块的输出信号反相

后，就可实现表题解 4.4.4 中的虚线部分的功能。将所有输入信号进行**与非**运算后，便可作为 GS 的输出。表题 4.4.3 所示的编码器模块有 9 个输入端，此题需要 10 个输入端，因此将 $\overline{S}_0$ 接**与非**门的输入端，当 $\overline{S}_1 \sim \overline{S}_9$ 为 **1**，$\overline{S}_0 = \mathbf{0}$ 时，$ABCD$ 对 $\overline{S}_0$ 进行编码为 **0000**，GS 为 **1**。由此可画出键盘编码电路如图题解 4.4.4 所示。

表题解 4.4.4

输　入										输　出				
$\overline{S}_0$	$\overline{S}_1$	$\overline{S}_2$	$\overline{S}_3$	$\overline{S}_4$	$\overline{S}_5$	$\overline{S}_6$	$\overline{S}_7$	$\overline{S}_8$	$\overline{S}_9$	A	B	C	D	GS
1	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**	**0**	**0**	**0**
×	×	×	×	×	×	×	×	×	**0**	**1**	**0**	**0**	**1**	**1**
×	×	×	×	×	×	×	×	**0**	**1**	**1**	**0**	**0**	**0**	**1**
×	×	×	×	×	×	×	**0**	**1**	**1**	**0**	**1**	**1**	**1**	**1**
×	×	×	×	×	×	**0**	**1**	**1**	**1**	**0**	**1**	**1**	**0**	**1**
×	×	×	×	×	**0**	**1**	**1**	**1**	**1**	**0**	**1**	**0**	**1**	**1**
×	×	×	×	**0**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**0**	**0**	**1**
×	×	×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**	**1**	**1**	**1**
×	×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**	**1**	**0**	**1**
×	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**	**0**	**1**	**1**
0	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**0**	**0**	**0**	**1**



图题解 4.4.4

4.4.5　试用两片 74HC138 构成 4 线-16 线译码器，输入为 4 位二进制码 $B_3B_2B_1B_0$，输出 $\overline{L}_0 \sim \overline{L}_{15}$ 为低电平有效信号。

解：首先列出 4 线-16 线译码器的功能表如表题解 4.4.5 所示。

表题解 4.4.5 5线-32线译码器功能表

输入				输出									
B_3	B_2	B_1	B_0	$\overline{L}_0$	$\overline{L}_1$	$\overline{L}_2$	…	$\overline{L}_7$	$\overline{L}_8$	$\overline{L}_9$	…	$\overline{L}_{14}$	$\overline{L}_{15}$
0	0	0	0	0	1	1	…	1	1	1	…	1	1
0	0	0	1	1	0	1	…	1	1	1	…	1	1
0	0	1	0	1	1	0	…	1	1	1	…	1	1
	⋮						⋮				⋮		
0	1	1	1	1	1	1	…	0	1	1	…	1	1
1	0	0	0	1	1	1	…	1	0	1	…	1	1
1	0	0	1	1	1	1		1	1	0		1	1
	⋮						⋮				⋮		
1	1	1	0	1	1	1	…	1	1	1	…	0	1
1	1	1	1	1	1	1	…	1	1	1	…	1	0

从表中可以看出，当 $B_3=\mathbf{0}$，$B_2B_1B_0$从 **000** 变化到 **111** 时，$\overline{L}_0\sim\overline{L}_7$ 中有一个输出为 **0**，其余输出全为 **1**，因此设置片(0)为译码状态，片(1)为禁止译码状态，输出 $\overline{L}_8\sim\overline{L}_{15}$全为 **1**。

当 $B_3=\mathbf{1}$，$B_2B_1B_0$从 **000** 变化到 **111** 时，$\overline{L}_8\sim\overline{L}_{15}$分别输出有效信号，此时设置片(1)为译码状态。片(0)为禁止状态。将输入信号 $B_2B_1B_0$分别接在两片 74HC138 的 A_2、A_1、A_0，最高位 B_3接在使能输入端，控制片(0)和片(1)轮流工作，因此，B_3接片(0)的$\overline{E}_2$、接片(1)的 E_3。电路的连接方式如图题解 4.4.5 所示。



图题解 4.4.5

4.4.6 译码器的功能表如表题 4.4.6 所示，试用 74HC138 实现该译码器。

表题 4.4.6 译码器的功能表

选择输入				译码输出									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	**0**	**0**	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**
0	**0**	**0**	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**
0	**0**	**1**	**0**	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**
0	**0**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**1**	**1**
0	**1**	**0**	**0**	**1**	**1**	**1**	**1**	**0**	**1**	**1**	**1**	**1**	**1**
1	**0**	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**1**	**1**	**1**
1	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**1**	**1**
1	**0**	**1**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**	**1**
1	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**
1	**1**	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**

解：该译码器有 10 个输出端，因此需要两片 74HC138。将输入信号 C、B、A 分别接在两片 74HC138 的 A_2、A_1、A_0，最高位 D 接在使能输入端，控制片(0)和片(1)轮流工作，因此，D 接片(0)的$\overline{E}_2$、接片(1)的 E_3。由表题 4.4.6 所示功能表写出逻辑函数表达式：

$D=\mathbf{0}$ 时，片(0)工作，对应的输出为

$\overline{Y}_0=\overline{\overline{C}\ \overline{B}\ \overline{A}}=\overline{m}_0$　　$\overline{Y}_1=\overline{m}_1$　　$\overline{Y}_2=\overline{m}_2$　　$\overline{Y}_3=\overline{m}_3$　　$\overline{Y}_4=\overline{m}_4$；

$D=\mathbf{1}$ 时，片(1)工作，对应的输出为

$\overline{Y}_5=\overline{\overline{C}\ \overline{B}\ \overline{A}}=\overline{m}_0$　　$\overline{Y}_6=\overline{m}_1$　　$\overline{Y}_7=\overline{m}_2$　　$\overline{Y}_8=\overline{m}_3$　　$\overline{Y}_9=\overline{m}_4$。

构成的译码器如图题解 4.4.6 所示。



图题解 4.4.6

4.4.7 在图题 4.4.7(主教材图 4.4.10)所示的一个 20 位地址总线和 8 位数据总线的计算机系统中，扩展的 8 个外围设备为 8 个存储芯片。每个存储芯片有 13 根地址线并与计算机地址总线的低 13 位连接。地址总线中剩余的 7 根地址线作为译码器的控制信号和选择信号。试确定每一个存储芯片对应在计算机的地址范围，并用十六进制数表示。

解：计算机地址总线的高4位 $A_{19}\sim A_{16}$，均为**0**时，译码器工作，中间3位地址线 $A_{15}A_{14}A_{13}$ 作为译码器的选择信号，选择不同的存储芯片。每个存储芯片13根地址线的范围为 **0 0000 0000 0000～1 1111 1111 1111**。当 $A_{15}A_{14}A_{13}=$**000**时，选中片(0)，因此，其地址范围为 **0000 0000 0000 0000 0000 ~ 0000 0001 1111 1111 1111**，用十六进制数表示为 0 0000H～0 1FFFH。

同理可得片1～片7的地址分别为 0 2000H～0 3FFFH、0 4000H～0 5FFFH、0 6000H～0 7FFFH、0 8000H～0 9FFFH、0 A000H～0 BFFFH、0 C000H～0 DFFFH、0 E000H～0 FFFFH。



图题 4.4.7

4.4.8 用译码器74HC138和适当的逻辑门实现函数 $F=\overline{A}\,\overline{B}\,\overline{C}+A\,\overline{B}\,\overline{C}+AB\overline{C}+ABC$。

解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式。并且74HC138输出是低有效，因此需要将逻辑函数式变成低有效形式

$$F=\overline{A}\,\overline{B}\,\overline{C}+A\,\overline{B}\,\overline{C}+AB\overline{C}+ABC=m_0+m_4+m_6+m_7=\overline{\overline{m}_0\cdot\overline{m}_4\cdot\overline{m}_6\cdot\overline{m}_7}=\overline{\overline{Y}_0\cdot\overline{Y}_4\cdot\overline{Y}_6\cdot\overline{Y}_7}$$

在译码器输出端用一个**与非**门，即可实现要求的逻辑函数。注意 A 接最高位，C 接最低位，逻辑图如图题解4.4.8所示。

4.4.9 试用译码器74HC138和必要的**与非**门，设计一个乘法器电路，实现两位二进制数相乘，并输出结果。

解：两位二进制数分别为 A_1A_0 和 B_1B_0，$P_3P_2P_1P_0$ 为相乘的结果，则

$$\begin{array}{cccc} & & A_1 & A_0 \\ & \times & B_1 & B_0 \\ \hline P_3 & P_2 & P_1 & P_0 \end{array}$$



图题解 4.4.8

当 A_1A_0 和 B_1B_0 相乘时，可列出真值表如表题解4.4.9所示。用译码器实现逻辑函数，需要用最小项的形式表示。由此直接从真值表写出各输出端的表达式，并注意74HC138的输出是低有效，各表达式变换成低有效的形式。

$$P_3 = m_{15} = \overline{L}_{15}, \qquad P_2 = m_{14}+m_{11}+m_{10} = \overline{\overline{m}_{14}\cdot\overline{m}_{11}\cdot\overline{m}_{10}} = \overline{\overline{L}_{14}\cdot\overline{L}_{11}\cdot\overline{L}_{10}}$$

$$P_1 = m_{14}+m_{13}+m_{11}+m_9+m_7+m_6 = \overline{\overline{L}_{14}\cdot\overline{L}_{13}\cdot\overline{L}_{11}\cdot\overline{L}_9\cdot\overline{L}_7\cdot\overline{L}_6}$$

$$P_0 = m_{15}+m_{13}+m_7+m_5 = \overline{\overline{L}_{15}\cdot\overline{L}_{13}\cdot\overline{L}_7\cdot\overline{L}_5}$$

该乘法电路有 4 个输入变量，因此，需要两片 74HC138 进行扩展，并使用 3 个**与非**门和 1 个**非**门即可实现，如图题解 4.4.9 所示。

表题解 4.4.9

A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1



图题解 4.4.9

4.4.10 由74HC4511构成24小时及分钟的译码电路如图题4.4.10所示，试分析小时高位是否具有零熄灭功能。



图题4.4.10

解：根据主教材表4.4.8所示74HC4511功能表可知，译码器正常译码时，*LE*接低电平，$\overline{BL}$和$\overline{LT}$均接高电平。如果输入8421BCD码为**0000**时，显示器不显示，要求$\overline{BL}$接低电平，$\overline{LT}$仍为高电平，而*LE*可以是任意值。图题4.4.10中，小时高位的BCD码经**或**门连接到$\overline{BL}$端，当输入为**0000**时，**或**门的输出为**0**，使$\overline{BL}$为**0**，高位零被熄灭。

4.4.11 七段显示译码电路如图题4.4.11(a)所示，对应图题4.4.11(b)所示输入波形，试确定显示器显示的字符序列是什么？



图题4.4.11

解：当*LE*=**0**时，图题4.4.11(a)所示译码器能正常工作。所显示的字符即为$A_3A_2A_1A_0$所表示的十进制数，显示的字符序列为0、1、6、9、4。当*LE*由**0**跳变**1**时，数字4被锁存，所以持续显示4。

4.4.12 图题4.4.12所示为8×8个LED阵列显示示意图。3线-8线译码器控制逐行扫描，从上到下每次显示一行。存储阵列共有8×8个存储单元，每个单元存放1位显示的数据，需要显示的点存**1**，否则存**0**。地址线$W_2W_1W_0$从**000**到**111**变化时，每次将一组8个数据送到输出端，控制发光二极管，需要发光的二极管接**1**，否则接**0**。如要显示的字形如图

题 4.4.12(b)所示,试写出存储器存放的数据。若人的视觉暂留时间为 0.05 s,在满足 LED 阵列图像稳定不闪烁的情况下,试计算地址变换的最低频率。



图题 4.4.12

解:根据图题 4.4.12(b)所示的字形可以判断,地址线 $W_2W_1W_0$ = **000** 时,LED 阵列第一行显示的数据为 $D_7D_6D_5D_4D_3D_2D_1D_0$ = **00010000**。当地址线 $W_2W_1W_0$从 **000** 变化到 **111** 时,存储器存放的数据如表题解 4.4.12 所示。

地址变换的最低频率为 f_C,则

$$\frac{1}{f_C}\times 8 = 0.05\ \text{s}$$

所以,f_C = 160Hz。

表题解 4.4.12

W_2	W_1	W_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	**0**	**0**	**0**	**0**	**0**	**1**	**0**	**0**	**0**	**0**
0	**0**	**1**	**0**	**0**	**1**	**1**	**1**	**0**	**0**	**0**
0	**1**	**0**	**0**	**1**	**1**	**0**	**1**	**1**	**0**	**0**
0	**1**	**1**	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**0**
1	**0**	**0**	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**0**
1	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**
1	**1**	**0**	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**0**
1	**1**	**1**	**1**	**1**	**0**	**0**	**0**	**1**	**1**	**0**

4.4.13 数据选择器如图题 4.4.13 所示,并行输入数据 $I_3I_2I_1I_0$ = **1010**,控制端 X = **0**,A_1A_0的态序分别为 **00**,**01**,**10**,**11**,试画出输出端 L 的波形。



图题 4.4.13



图题解 4.4.13

解：由逻辑电路可写出 L 的逻辑表达式

$$L=\overline{X}(\overline{A}_1\overline{A}_0I_0+\overline{A}_1A_0I_1+A_1\overline{A}_0I_2+A_1A_0I_3)$$

由逻辑表达式和已知条件可知，当 $I_3I_2I_1I_0=\mathbf{1010}$，$X=\mathbf{0}$ 时，分别将 A_1A_0 的取值 **00**，**01**，**10**，**11** 代入逻辑表达式，得出输出 L 的顺序依次为 I_0、I_1、I_2、I_3 即 **0101**。A_0、A_1、L 的波形如图题解 4.4.13 所示。

4.4.14 数据选择器如图题 4.4.14 所示，当 $I_3=\mathbf{0}$，$I_2=I_1=I_0=\mathbf{1}$ 时，有 $L=\overline{S}_1+S_1\overline{S}_0$ 的关系，证明该逻辑表达式的正确性。

解：首先写出逻辑表达式，再将已知条件代入后化简即可证明。

由图题 4.4.14 的逻辑电路可得如下逻辑表达式

$$L=I_0\overline{S}_1\overline{S}_0+I_1\overline{S}_1S_0+I_2S_1\overline{S}_0+I_3S_1S_0$$

当 $I_3=\mathbf{0}$，$I_2=I_1=I_0=\mathbf{1}$ 时，上式为

$$\begin{aligned}L&=\overline{S}_1\overline{S}_0+\overline{S}_1S_0+S_1\overline{S}_0=\overline{S}_1(\overline{S}_0+S_0)+S_1\overline{S}_0\\&=\overline{S}_1+S_1\overline{S}_0\end{aligned}$$

证毕。



图题 4.4.14

4.4.15 应用图题 4.4.14 所示的电路产生逻辑函数 $F=S_1+S_0$。

解：将所要实现的逻辑函数化为最小项形式，与上题电路输出的最小项表达式进行比较，得出数据输入的条件，即可实现所需的逻辑函数。

将逻辑函数 $F=S_1+S_0$ 转化为最小项表达式：

$$\begin{aligned}F&=S_1S_0+S_1\overline{S}_0+S_1S_0+\overline{S}_1S_0\\&=S_1S_0+S_1\overline{S}_0+\overline{S}_1S_0\end{aligned}\tag{1}$$

而图题 4.4.14 数据选择器的输出端 L 的逻辑函数为

$$L=I_0\overline{S}_1\overline{S}_0+I_1\overline{S}_1S_0+I_2S_1\overline{S}_0+I_3S_1S_0\tag{2}$$

比较(1)式和(2)式可知，当 $I_0=\mathbf{0}$，$I_1=I_2=I_3=\mathbf{1}$，则有 $F=L$，即可用图题 4.4.14 所示的数据选择器实现 $F=S_1+S_0$。

4.4.16 设计一4选1数据选择器。数据输入是 I_0、I_1、I_2、I_3，数据输出是 Y，4个控制信

号为 S_3、S_2、S_1、S_0。要求只当 $S_i=\mathbf{1}$ 时，I_i 与 Y 接通，且由另一控制信号 E 作为该选择器的使能信号。

（1）画出由反相器、两输入**与**门和**或**门实现的逻辑电路。

（2）选择一合适的三态门作为输出级。

解：根据题意列出该数据选择器的功能表，如表题解 4.4.16 所示。

表题解 4.4.16

E	S_3	S_2	S_1	S_0	I_3	I_2	I_1	I_0	Y
1	**0**	**0**	**0**	**1**	×	×	×	I_0	I_0
1	**0**	**0**	**1**	**0**	×	×	I_1	×	I_1
1	**0**	**1**	**0**	**0**	×	I_2	×	×	I_2
1	**1**	**0**	**0**	**0**	I_3	×	×	×	I_3
0	×	×	×	×	×	×	×	×	高阻

由功能表写出 Y 的逻辑表达式

$$Y=[\overline{S}_3\overline{S}_2\overline{S}_1S_0I_0+\overline{S}_3\overline{S}_2S_1\overline{S}_0I_1+\overline{S}_3S_2\overline{S}_1\overline{S}_0I_2+S_3\overline{S}_2\overline{S}_1\overline{S}_0I_3]E$$

$$=[\overline{S}_3\overline{S}_2(\overline{S}_1S_0I_0+S_1\overline{S}_0I_1)+\overline{S}_1\overline{S}_0(\overline{S}_3S_2I_2+S_3\overline{S}_2I_3)]E$$

用**非**门和 2 输入**与**门、**或**门实现该数据选择器，并用三态门作输出级，电路如图题解 4.4.16 所示。



图题解 4.4.16

4.4.17 用32选1数据选择器选择数据，若选择的输入数据为 D_{10}、D_{17}、D_{18}、D_{27}、D_{31}，试依次写出对应的地址码。

解：32选1数据选择器有5个选择输入端（或地址输入端）$S_4S_3S_2S_1S_0$，当其值取**00000～11111**时，分别将 $D_0 \sim D_{31}$ 送到输出端。因此，D_{10}、D_{17}、D_{18}、D_{27}、D_{31}，对应的地址分别为 $S_4S_3S_2S_1S_0$ = **01010**、**10001**、**10010**、**11011**、**11111**。

4.4.18 由数据选择器构成的电路如图题4.4.18所示，试写出输出端的逻辑函数式。



图题 4.4.18

解：分析图题4.4.18(a)所示电路，第一个选择器输出 $Y=\overline{B}C+B\overline{C}=B\oplus C$。第二个选择器输出 $L=\overline{A}Y+A\overline{Y}=A\oplus Y=A\oplus B\oplus C$。

也可以列出 CBA 从**000**变化到**111**时所对应的真值表。以 CBA = **001** 为例，此时第一个选择器选通 D_0，输出为**0**，使第二个选择器数据端 D_1 = **1**。第二个选择器的 A 为**1**，选通 D_1 = **1** 输出。因此，输出 L = **1**。列出 CBA 从**000**变化到**111**时所对应的真值表如表题解4.4.18(a)所示。根据真值表写出逻辑表达式为 $L=A\oplus B\oplus C$。

同理分析图题4.4.18(b)所示电路，$X=\overline{B}\cdot 0+BC=BC$，$Y=\overline{B}C+B=B+C$，$L=\overline{A}X+AY=\overline{A}BC+A(B+C)=AB+BC+AC$。

也可以列出 CBA 从**000**变化到**111**时所对应的真值表如表题解4.4.18(b)所示。根据真值表写出逻辑表达式为 $L=AB+BC+AC$。

表题解 4.4.18(a)

C	B	A	L
0	**0**	**0**	**0**
0	**0**	**1**	**1**
0	**1**	**0**	**1**
0	**1**	**1**	**0**
1	**0**	**0**	**1**
1	**0**	**1**	**0**
1	**1**	**0**	**0**
1	**1**	**1**	**1**

表题解 4.4.18(b)

C	B	A	L
0	**0**	**0**	**0**
0	**0**	**1**	**0**
0	**1**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**0**	**0**
1	**0**	**1**	**1**
1	**1**	**0**	**1**
1	**1**	**1**	**1**

4.4.19 由 2 选 1 数据选择器构成的电路如图题 4.4.19 所示，其数据输入端和选择输入端可接 **0**，**1** 或输入变量，试用该电路实现下列逻辑函数。

（1）$L(A, B, C)=AB+C$

（2）$L(A, B, C)=AC+BC$

解：用图题 4.4.19 所示电路实现逻辑函数的方法有很多种，这里只介绍一种方法。



图题 4.4.19

（1）根据逻辑函数式列出的真值表如表题解 4.4.19(a)所示，根据 A、B 的 4 种组合判断输出 L 与 C 的关系。当 $AB=$ **00** 时，$L=C$，因此数据端 D_0 接 C；当 $AB=$ **01** 时，$L=C$，D_1 接 C；当 AB 为 **10** 和 **11** 时，L 分别为 C 和 **1**，数据输入端 D_2 和 D_3 分别接 C 和 **1**。从而得出 $D_0=D_1=D_2=C$，$D_3=$ **1**，电路如图题解 4.4.19(a)所示。

表题解 4.4.19(a)

输入			输出	
A	B	C	L	
0	**0**	**0**	**0**	$L=C$
0	**0**	**1**	**1**	
0	**1**	**0**	**0**	$L=C$
0	**1**	**1**	**1**	
1	**0**	**0**	**0**	$L=C$
1	**0**	**1**	**1**	
1	**1**	**0**	**1**	$L=$ **1**
1	**1**	**1**	**1**	



图题解 4.4.19

（2）按照上述同样的方法列出逻辑函数真值表如表题解4.4.19(b)所示，可得 $D_0=\mathbf{0}$，$D_1=D_2=D_3=C$，电路如图题解4.4.19(b)所示。

表题解 4.4.19(b)

输入			输出	
A	B	C	L	
0	**0**	**0**	**0**	$L=\mathbf{0}$
0	**0**	**1**	**0**	
0	**1**	**0**	**0**	$L=C$
0	**1**	**1**	**1**	
1	**0**	**0**	**0**	$L=C$
1	**0**	**1**	**1**	
1	**1**	**0**	**0**	$L=C$
1	**1**	**1**	**1**	

4.4.20 试用4选1数据选择器产生逻辑函数：

（1）$L(A,\ B)=\overline{A}\,\overline{B}+AB$

（2）$L(A,\ B,\ C)=\sum m(1,\ 2,\ 6,\ 7)$。

解：（1）此题是用具有两个地址输入的数据选择器实现逻辑表达式。$L(A,\ B)=\overline{A}\,\overline{B}+AB=m_0+m_3$，将两个变量 A、B 接入选择输入端，数据输入端 D_0、D_3 接 **1**，D_1、D_2 接 **0**。电路如图题解4.4.20(a)所示。



图题解 4.4.20

（2）此题是用具有两个选择输入的数据选择器实现三变量逻辑表达式，将两个变量接入选择输入端，另一个变量接入数据输入端。根据表达式列出真值表，如表题解4.4.20所示。将变量 A、B 分别接入选择输入端 S_1、S_0，变量 C 将被分配在数据输入端。从表中可以看出输出 L 与变量 C 之间的关系，当 $AB=\mathbf{00}$ 时，$L=C$，因此数据端 D_0 接 C；当 $AB=\mathbf{01}$ 时，$L=\overline{C}$，D_1 接 $\overline{C}$；当 AB 为 **10** 和 **11** 时，L 分别为 **0** 和 **1**，数据输入端 D_2 和 D_3 分别接 **0** 和 **1**。由此可得逻辑函数产生器如图题解4.4.20(b)所示。

表题解 4.4.20

输入			输出	
A	B	C	L	
0	**0**	**0**	**0**	$L=C$
0	**0**	**1**	**1**	
0	**1**	**0**	**1**	$L=\overline{C}$
0	**1**	**1**	**0**	
1	**0**	**0**	**0**	**0**
1	**0**	**1**	**0**	
1	**1**	**0**	**1**	**1**
1	**1**	**1**	**1**	

4.4.21 用香农展开定理分解逻辑函数 $L=\overline{A}\,\overline{C}+\overline{A}B+B\,\overline{C}$，试用一个 2 选 1 数据选择器和必要的门电路实现。

解：用香农展开定理对 A 展开得到

$$\begin{aligned}L &= \overline{A}\cdot L(\mathbf{0},B,C)+A\cdot L(\mathbf{1},B,C)\\ &= \overline{A}(\mathbf{1}\cdot\overline{C}+\mathbf{1}\cdot B+B\,\overline{C})+A(\mathbf{0}\cdot\overline{C}+\mathbf{0}\cdot B+B\,\overline{C})\\ &= \overline{A}(B+\overline{C})+A(B\,\overline{C})\end{aligned}$$

2 选 1 数据选择器的 $D_0=B+\overline{C}$，$D_1=B\,\overline{C}$，逻辑图如图题解 4.4.21 所示。

4.4.22 用香农展开定理分解逻辑函数 $L=A\,\overline{C}+\overline{A}C+B\,\overline{C}+A\,\overline{B}$，只用 2 选 1 数据选择器实现，输入可以是 **0**、**1**、原变量或非变量，画出逻辑图。

解：用香农展开定理对 A 展开得到

$$\begin{aligned}L &= \overline{A}\cdot L(\mathbf{0},B,C)+A\cdot L(\mathbf{1},B,C)\\ &= \overline{A}(B+C)+A(\overline{B}+\overline{C})\end{aligned}$$

令 $X=B+C$，$Y=\overline{B}+\overline{C}$，用香农展开定理分别对 X、Y 进行变换得 $X=\overline{B}\cdot X(\mathbf{0},C)+B\cdot X(\mathbf{1},C)=\overline{B}(C)+B(\mathbf{1})$，$Y=\overline{B}\cdot Y(\mathbf{0},C)+B\cdot Y(\mathbf{1},C)=\overline{B}(\mathbf{1})+B(\overline{C})$。

逻辑图如图题解 4.4.22 所示。



图题解 4.4.21



图题解 4.4.22

4.4.23 具有低使能控制的8选1数据选择器（74HC151，$\overline{E}=1$时，$Y=\mathbf{0}$）构成的电路和各输入端的输入波形如图题4.4.23所示，画出输出端Y的波形。



图题4.4.23

解：根据C、B、A的值确定D_i中的哪个数据被送到输出端。

由图题4.4.23（a）所示的电路可知其数据输入端的状态为

$$D_0=A_0 \qquad D_1=D_7=\mathbf{1} \qquad D_2=A_1$$

$$D_3=D_5=\mathbf{0} \qquad D_4=\overline{A}_0 \qquad D_6=\overline{A}_1$$

由此可写出此时电路的功能表，如表题解4.4.23所示。

表题解4.4.23

输入				输出
使能$\overline{E}$	选择			Y
	C	B	A	
0	**0**	**0**	**0**	A_0
0	**0**	**0**	**1**	**1**
0	**0**	**1**	**0**	A_1
0	**0**	**1**	**1**	**0**
0	**1**	**0**	**0**	$\overline{A}_0$
0	**1**	**0**	**1**	**0**
0	**1**	**1**	**0**	$\overline{A}_1$
0	**1**	**1**	**1**	**1**
1	×	×	×	**0**

由功能表的输出状态和图题4.4.23中给出$\overline{E}$、A、B、C、A_0、A_1的波形，可画出输出端Y的波形，如图题解4.4.23所示。



图题解 4.4.23

4.4.24 应用具有低使能控制的 8 选 1 数据选择器(74HC151)实现如下逻辑函数

(1) $L=A\,\overline{B}\,\overline{C}+A\,\overline{B}C+\overline{A}\,\overline{B}C$

(2) $L=(A\odot B)\odot C$

解:用数据选择器实现逻辑函数,首先要将逻辑函数化成最小项的形式,根据最小项表达式确定数据输入端 D_i 的取值,并注意变量的高、低位与地址输入端的连接顺序。

(1) 将逻辑函数 $L=A\,\overline{B}\,\overline{C}+A\,\overline{B}C+\overline{A}\,\overline{B}C$ 写成如下形式

$$L=m_4+m_5+m_1$$

8 选 1 数据选择器输出 Y 的标准表达式

$$\begin{aligned}Y=&\overline{S}_2\overline{S}_1\overline{S}_0D_0+\overline{S}_2\overline{S}_1S_0D_1+\overline{S}_2S_1\overline{S}_0D_2+\overline{S}_2S_1S_0D_3+S_2\overline{S}_1\overline{S}_0D_4+\\&S_2\overline{S}_1S_0D_5+S_2S_1\overline{S}_0D_6+S_2S_1S_0D_7\\=&m_0D_0+m_1D_1+m_2D_2+m_3D_3+m_4D_4+m_5D_5+m_6D_6+m_7D_7\end{aligned}$$

将 L 与 Y 比较可得

$$D_0=D_2=D_3=D_6=D_7=\mathbf{0}\qquad D_1=D_4=D_5=\mathbf{1}$$

将 A、B、C 分别与地址输入端 S_2、S_1、S_0 连接,即可得到电路,如图题解 4.4.24(a)所示。

(2) 将逻辑函数表达式展开成最小项形式

$$\begin{aligned}Y=&A\odot B\odot C=(\overline{A}\,\overline{B}+AB)\odot C=\overline{\overline{A}\,\overline{B}+AB\overline{C}}+(\overline{A}\,\overline{B}+AB)C=(\overline{A}B+A\,\overline{B})\,\overline{C}+\overline{A}\,\overline{B}C+ABC\\=&\overline{A}B\,\overline{C}+A\,\overline{B}\,\overline{C}+\overline{A}\,\overline{B}C+ABC=m_1+m_2+m_4+m_7\end{aligned}$$

可得 $\qquad D_0=D_3=D_5=D_6=\mathbf{0}\quad D_1=D_2=D_4=D_7=\mathbf{1}$

同理,将 A、B、C 分别与地址输入端 S_2、S_1、S_0 连接,即可得到电路,如图题解 4.4.24(b)所示。

4.4.25 用 2 选 1 数据选择器构建一个 4 输入查找表 LUT,画出电路结构图。

解:构建一个 4 输入查找表,即有 4 个通道选择端,共有 16 个数据输入端,也就是构造一个 16 选 1 的数据选择器,需要 15 个 2 选 1 数据选择器,分 4 级连接,电路如图题解 4.4.25 所示。



图题解 4.4.24



图题解 4.4.25

4.4.26 试用3输入LUT实现下列逻辑函数，画出电路结构，标明输入端存储单元的数值。

（1）$L=\overline{A}B\,\overline{C}+A\,\overline{B}\,\overline{C}+ABC$

（2）$L=A\oplus B\oplus C$

解：（1）将变量A、B、C分别接入选择输入端S_2、S_1、S_0。根据逻辑函数表达式可知，数据输入端D_2、D_4、D_7接**1**，其余接**0**。电路结构如图题解4.4.26(a)所示。

（2）将变量A、B、C分别接入选择输入端S_2、S_1、S_0。逻辑表达式变换为$L=A\oplus B\oplus C=\sum m(1,2,4,7)$。因此，数据输入端$D_1$、$D_2$、$D_4$、$D_7$接**1**，其余接**0**。电路结构如图题解4.4.26(b)所示。

4.4.27 试用2选1数据选择器设计一个将4位二进制$D_3D_2D_1D_0$向左移动1位的电路，并画出逻辑图。令电路的输出为W及$Y_3Y_2Y_1Y_0$，当$S=\mathbf{1}$时，$W=D_3$，$Y_3=D_2$，$Y_2=D_1$，



图题解 4.4.26

$Y_1 = D_0, Y_0 = \mathbf{0}$。当 $S = \mathbf{0}$ 时，$W = \mathbf{0}, Y_3 Y_2 Y_1 Y_0 = D_3 D_2 D_1 D_0$。

解：该电路需要 5 个 2 选 1 数据选择器，并且共用选通端 S，连接方式如图题解 4.4.27 所示。



图题解 4.4.27

4.4.28 应用具有低电平使能控制的 8 选 1 数据选择器、表题 4.4.28（主教材表 4.4.5）描述的 3 线-8 线译码器模块和反相器设计一个数据传输电路，其功能是在 4 位通道选择信号的控制下，能将 16 个输入数据中的任何一个传送到 16 个输出端中相对应的一个输出端，其示意图如图题 4.4.28 所示。



图题 4.4.28

解：根据题意，8选1数据选择器和表题4.4.28所示的3线-8线译码器（此处作数据分配器用）各需要两片组成数据传输电路，如图题解4.4.28所示，其中译码器的数据输入端和数据输出端均为低有效，经过两次求反，在输出端得到原数据。当 $S_3=\mathbf{0}$ 时，(1)组的数据选择器和译码器工作，将输入的数据 $I_0\sim I_7$ 中的任意一个传输到8个输出端 $\overline{Y}_0\sim\overline{Y}_7$ 中对应的一个，(2)组的数据选择器和译码器不工作。当 $S_3=\mathbf{1}$ 时，(2)组的数据选择器和译码器工作，将输入的数据 $I_8\sim I_{15}$ 送到对应的输出端 $\overline{Y}_8\sim\overline{Y}_{15}$，(1)组的数据选择器和译码器不工作。

表题4.4.28 3线-8线译码器功能表

输入						输出							
E_3	$\overline{E}_2$	$\overline{E}_1$	A_2	A_1	A_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$
×	1	×	×	×	×	1	1	1	1	1	1	1	1
×	×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

4.4.29 试用三个3输入端**与**门和一个**或**门及两个**非**门实现“$A>B$”的比较电路，A 和 B 均为两位二进制数。

解：先根据题意写出 $F_{A>B}$ 的逻辑表达式

$$\begin{aligned}F_{A>B}&=A_1\overline{B}_1+(\overline{A}_1\overline{B}_1+A_1B_1)A_0\overline{B}_0\\&=A_1\overline{B}_1+\overline{A}_1\overline{B}_1A_0\overline{B}_0+A_1B_1A_0\overline{B}_0\end{aligned}$$

要求**与**门的输入端不能超过3个，因此对上述表达式进行简化，将后面两项的四个变量相**与**，变为每项最多只有三个变量相与的**与或**表达式。

$$\begin{aligned}F_{A>B}&=A_1(\overline{B}_1+B_1A_0\overline{B}_0)+\overline{B}_1(A_1+\overline{A}_1A_0\overline{B}_0)\\&=A_1(\overline{B}_1+A_0\overline{B}_0)+\overline{B}_1(A_1+A_0\overline{B}_0)\\&=A_1\overline{B}_1+A_1A_0\overline{B}_0+A_0\overline{B}_1\overline{B}_0\end{aligned}$$

根据上述表达式，可用三个3输入端**与**门和一个**或**门及两个**非**门实现“$A>B$”，如图题解4.4.29所示。

4.4.30 试用五个2输入端**或**门、一个**与**门和两个**非**门实现“$A>B$”的比较电路，A 和 B 均为两位二进制数。

解：由上题 $A>B$ 的逻辑表达式



图题解 4.4.28



图题解 4.4.29

$$F_{A>B}=A_1\overline{B}_1+\overline{A}_1\overline{B}_1A_0\overline{B}_0+A_1B_1A_0\overline{B}_0$$

填卡诺图，如图题解 4.4.30(a)所示，并对“**0**”画包围圈可得**或与**式

$$\overline{F}_{A>B}=\overline{A}_1B_1+B_1B_0+B_1\overline{A}_0+\overline{A}_1\overline{A}_0+\overline{A}_1B_0$$

$$F_{A>B}=\overline{\overline{A}_1B_1+B_1B_0+B_1\overline{A}_0+\overline{A}_1\overline{A}_0+\overline{A}_1B_0}$$

$$=(A_1+\overline{B}_1)(\overline{B}_1+\overline{B}_0)(\overline{B}_1+A_0)(A_1+A_0)(A_1+\overline{B}_0)$$

所以，可用五个2输入端**或**门和一个五输入端**与**门实现“$A>B$”，如图题解4.4.30(b)所示。



(a) (b)

图题解4.4.30

4.4.31 试设计一个八位相同数值比较器，当两数相等时，输出 $L=\mathbf{1}$，否则 $L=\mathbf{0}$。

解：8位相同数值比较要求对应的两位数相等。因此，首先设计两个1位二进制数相等的比较器，设两个1位二进制数为 A_i、B_i，输出为 L_i，则列出1位二进制相等时的真值表，如表题解4.4.31所示。

表题解4.4.31

A_i	B_i	L_i
0	**0**	**1**
0	**1**	**0**
1	**0**	**0**
1	**1**	**1**

由真值表写出逻辑表达式

$$L_i=\overline{A}_i\overline{B}_i+A_iB_i=\overline{A_i\oplus B_i} \qquad (i=0\sim 7)$$

如果比较两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为 L，则

$$\begin{aligned}L &= L_0\cdot L_1\cdot L_2\cdot L_3\cdot L_4\cdot L_5\cdot L_6\cdot L_7\\ &=\overline{A_0\oplus B_0}\cdot\overline{A_1\oplus B_1}\cdot\overline{A_2\oplus B_2}\cdot\overline{A_3\oplus B_3}\cdot\overline{A_4\oplus B_4}\cdot\overline{A_5\oplus B_5}\cdot\overline{A_6\oplus B_6}\cdot\overline{A_7\oplus B_7}\\ &=\overline{(A_0\oplus B_0)+(A_1\oplus B_1)+(A_2\oplus B_2)+(A_3\oplus B_3)+(A_4\oplus B_4)+(A_5\oplus B_5)+(A_6\oplus B_6)+(A_7\oplus B_7)}\end{aligned}$$

由逻辑表达式可得逻辑图如图题解4.4.31所示。

4.4.32 试用4位数值比较器设计一个8421BCD码有效性测试电路，当输入为8421BCD码时，输出为**1**，否则为**0**。

解：BCD码的范围是从**0000**到**1001**，即所有有效的BCD码均小于**1010**。用4位数值比较器构成的测试电路如图题解4.4.32所示，当输入的8421BCD码小于**1010**时，$F_{A<B}$输出为**1**，否则为**0**。



图题解 4.4.31

4.4.33 试用 4 位数值比较器和必要的逻辑门设计一个余 3 码有效性测试电路，当输入为余 3 码时，输出为 **1**，否则为 **0**。

解：余三码的范围是从 **0011** 到 **1100**。因此，需要两个 4 位数值比较器和一个**或非**门构成测试电路，如图题解 4.4.33 所示，当输入数码在 **0011** 到 **1100** 范围内，模块（1）的 $F_{A>B}$ 和模块（2）的 $F_{A<B}$ 均为 **0**，**或非**门的输出 L 为 **1**；超出此范围 L 为 **0**。



图题解 4.4.32



图题解 4.4.33

4.4.34 试用反相器、**与**门和**或**门设计 1 位二进制全加器。

解：1 位全加器的输入为 A、B、C_i，输出为 S、C_o，其真值表如表题解 4.4.34 所示。为了求出 S 和 C_o 的逻辑表达式，首先分别画出 S 和 C_o 的卡诺图，如图题解 4.4.34(a)所示。化简得

$$S=\overline{A}\,\overline{B}C_i+\overline{A}B\,\overline{C}_i+A\,\overline{B}\,\overline{C}_i+ABC_i$$

$$C_o=AB+AC_i+BC_i$$

根据上述表达式，可以画出一位全加器的逻辑图，如图题解 4.4.34(b)所示。

表题解 4.4.34

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



图题解 4.4.34

4.4.35 仿照半加器和全加器的设计方法，试设计一半减器和一全减器，所用的门电路由自己选定。

解：半减器只考虑向高位借位，而全减器不仅考虑向高位的借位，而且要考虑来自低位的借位。按照组合逻辑电路的设计方法，首先设计1位二进制半减器。

（1）设 A、B 分别为被减数和减数，D 和 V 分别为差值和向高位的借位。列写半减器真值表如表题解 4.4.35（a）所示，由于真值表比较简单，可直接写出输出的逻辑表达式

$$D=\overline{A}B+A\overline{B}=A\oplus B$$

$$V=\overline{A}B$$

用反相器、**异或**门和**与**门实现半减器的逻辑电路如图题解 4.4.35（a）所示。

（2）设 A、B 分别为被减数和减数，C 为来自低位的借位，D 和 V 分别为差值和向高位的借位。列写1位二进制全减器真值表如表题解 4.4.35（b）所示，根据真值表写出 D 和 V 逻辑表达式

表题解 4.4.35(a)

被减数 A	减数 B	差值 D	向高位的借位 V
0	**0**	**0**	**0**
0	**1**	**1**	**1**
1	**0**	**1**	**0**
1	**1**	**0**	**0**

表题解 4.4.35(b)

被减数 A	减数 B	来自低位借位 C	差值 D	向高位的借位 V
0	**0**	**0**	**0**	**0**
0	**0**	**1**	**1**	**1**
0	**1**	**0**	**1**	**1**
0	**1**	**1**	**0**	**1**
1	**0**	**0**	**1**	**0**
1	**0**	**1**	**0**	**0**
1	**1**	**0**	**0**	**0**
1	**1**	**1**	**1**	**1**

$$D=\overline{A}\,\overline{B}C+\overline{A}B\,\overline{C}+A\,\overline{B}\,\overline{C}+ABC=\overline{A}(B\oplus C)+A\,\overline{B\oplus C}=A\oplus B\oplus C$$

$$V=\overline{A}\,\overline{B}C+\overline{A}B\,\overline{C}+\overline{A}BC+ABC=\overline{A}B(\overline{C}+C)+(\overline{A}\,\overline{B}+AB)C=\overline{A}B+\overline{A\oplus B}\cdot C$$

用反相器、**异或**门、**与**门和**或**门实现全减器，如图题解 4.4.35(b)所示。全减器是由两个半减器和一个**或**门实现。



图题解 4.4.35

4.4.36 由 4 位数加法器构成的逻辑电路如图题 4.4.36 所示，M 和 N 为控制端，试分析该电路的功能。

解：分析图题 4.4.36 所示电路，$B_2=MN$，$B_1=M\oplus N$，根据 MN 的不同取值，确定加法器的输入端 $B_3B_2B_1B_0$ 的值。当 $MN=$ **00** 时，加法器的输入端 $B_3B_2B_1B_0=$ **0000**，则加法器的输出为 $S=I$。当 $MN=$ **01** 时，输入端 $B_3B_2B_1B_0=$ **0010**，加法器的输出 $S=I+2$。同理，可分析其他情况，如表题解 4.4.36 所示。该电路为可控制的加法电路。



图题 4.4.36

表题解 4.4.36

M N	B_3 B_2 B_1 B_0	S
0 0	0 0 0 0	I+0
0 1	0 0 1 0	I+2
1 0	0 0 1 1	I+3
1 1	0 1 0 1	I+5

4.4.37 逻辑电路如图题 4.4.37 所示，试分析该电路的功能。

解：分析图题 4.4.37 电路可知，比较器的输出 $F_{A>B}$ 有 **0** 和 **1** 两种可能。因此，加法器输入有两种情况。

当 $A>B$ 时，$F_{A>B}=\mathbf{1}$，则加法器的输入为 $A\odot\mathbf{1}=A$、$B\oplus\mathbf{1}=\overline{B}$，其输出为 $S=A+\overline{B}+\mathbf{1}=A-B$。

当 $A<B$ 时，$F_{A>B}=\mathbf{0}$，则加法器的输入为 $A\odot\mathbf{0}=\overline{A}$、$B\oplus\mathbf{0}=B$，其输出为 $S=\overline{A}+B+\mathbf{1}=B-A$。

该电路实现减法功能。



图题 4.4.37

4.4.38 试用主教材图 4.4.39 所示的 4 位加法器构成一个 12 位二进制加法器，画出连接图。此加法器能否用来构成超前进位的级连方式，为什么？

解:构成一个 12 位二进制加法器,需要 3 个 4 位加法器,以串行进位的方法连接,如图题解 4.4.38 所示。由于这个 4 位加法器没有超前进位输出端 P、G 信号输出,因此,不能用来构成超前进位的级连方式。



图题解 4.4.38

4.5 组合逻辑的可编程电路实现

4.5.1 一个可编程逻辑阵列 PLA 电路如图题 4.5.1 所示。试写出输出逻辑函数表达式。

解:根据图题 4.5.1 所示 PLA 电路图,首先写出**与**阵列表示的各个**与**项,然后**或**阵列的两个**或**门将相应的**与**项相加,最后经过两个**异或**门得到输出

$$L_0=(A\overline{B}+AC+\overline{A}B\overline{C})\oplus\mathbf{0}=A\overline{B}+AC+\overline{A}B\overline{C}$$

$$L_1=(AC+BC)\oplus\mathbf{1}=\overline{AC+BC}$$



图题 4.5.1

4.5.2 试用可编程逻辑阵列 PLA 实现下列逻辑函数,并考虑尽量减少乘积项数目。

$$L_0(A,B,C)=\sum(0,1,2,4)$$

$$L_1(A,B,C)=\sum(0,5,6,7)$$

解:为了将逻辑函数化为最简**与或**式,画出逻辑函数的卡诺图,如图题解 4.5.2(a)所示。

为减少乘积项数目，应使 L_0 和 L_1 有尽可能多的公共包围圈，L_0 采用包围 **0** 的方法进行化简得

$$L_0=\overline{AB+AC+BC}$$

$$L_1=AB+AC+\overline{A}\,\overline{B}\,\overline{C}$$

用**与**阵列实现上述表达式中的 4 个与项，**或**阵列的两个**或**门实现相应的**与**项相加，通过两个**异或**门输出得到 L_0 和 L_1 的 PLA 电路，如图题解 4.5.2(b)所示。



图题解 4.5.2

4.5.3 试用主教材图 4.5.9 所示的可编程阵列逻辑 PAL，实现表题 4.5.3 所示真值表给出的逻辑关系。

表题 4.5.3

A	B	C	L_1	L_2	L_3	L_4
0	0	0	0	1	0	0
0	0	1	1	1	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	0	1
1	1	0	1	1	1	0
1	1	1	0	1	1	1

解：用卡诺图进行多个逻辑函数的化简时，应使公共包围圈尽可能多。根据图题解 4.5.3(a)所示卡诺图化简得各逻辑表达式如下。由于图 4.5.9 所示 PAL 的每个**与**阵列只能实现 3 个乘积项，所以 L_3 的化简需借助于 L_1 的乘积项，得

$$L_1=B\,\overline{C}+A\,\overline{C}+\overline{A}\,\overline{B}C$$

$$L_2=\overline{A}\,\overline{B}+AB+BC$$

$$L_3 = B\overline{C} + A\overline{C} + \overline{A}\ \overline{B}C + ABC = L_1 + ABC$$

$$L_4 = C + \overline{A}B$$

根据图 4.5.9 所示的 PAL 实现的上述逻辑函数如图题解 4.5.3(b)所示，将 L_1 的输出反馈到**与**阵列，作为 L_3 的一个**与**项，即可实现 L_3 的 4 个**与**项相**或**的要求。



(a)



(b)

图题解 4.5.3

4.5.4 试用主教材图 4.5.9 所示的可编程阵列逻辑 PAL，实现码转换电路，输入为 4 位 8421BCD 码，输出为余三码。

解：设 8421BCD 码输入为 $ABCD$，余三码输出为 $WXYZ$，它们的关系如表题解 4.5.4 所示，并用卡诺图进行化简如图题解 4.5.4(a)所示，得到各输出的表达式

$$W=A+BC+BD$$

$$X=\overline{B}C+\overline{B}D+B\,\overline{C}\,\overline{D}$$

$$Y=CD+\overline{C}\,\overline{D}$$

$$Z=\overline{D}$$

表题解 4.5.4

A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

上述逻辑表达式的**与**项均在 3 个以内，所以，可以直接用 4 个**与或**阵列分别实现上述 4 个逻辑表达式，如图题解 4.5.4(b)所示。



(a)



(b)

图题解 4.5.4

4.6 用 Verilog HDL 描述组合逻辑电路

4.6.1 根据下面的 Verilog 描述,画出数字电路的逻辑图,写出逻辑电路的输出表达式。

(1)
```
module Circuit_A (input [1:0] A,B,   output AgtB,AltB,AeqB);
    nor(AgtB, AltB, AeqB);
    or (AltB, w1, w2, w3);
    and (AeqB, w4, w5),
        (w1, w6, B[1]),
        (w2, w6, w7, B[0]),
        (w3, w7, B[1], B[0]);
    not ( w6, A[1]),
        (w7, A[0]);
    xnor ( w4, A[1], B[1]);
    xnor ( w5, A[0], B[0]);
```

```
    endmodule
(2) module Circuit_B ( input   A, B,  output Y1, Y2);
    assign Y1 = A & B;
    or (Y2, A , B);
  endmodule
```

解：(1) 逻辑图如图题解 4.6.1(a)所示。电路的输出表达式分别为：

$$AltB=\overline{A[1]}\cdot B[1]+\overline{A[1]}\cdot\overline{A[0]}\cdot B[0]+\overline{A[0]}\cdot B[1]\cdot B[0]$$

$$AeqB=\overline{A[1]\oplus B[1]}\cdot\overline{A[0]\oplus B[0]}$$

$$AgtB=\overline{AltB+AeqB}$$

(2) 逻辑图如图题解 4.6.1(b)所示。电路的输出表达式分别为：

$$Y1=A\cdot B,\quad Y2=A+B$$



图题解 4.6.1

4.6.2 阅读下面的 Verilog 程序，说明模块 Comparator 完成的逻辑功能。

```
module Comparator #(parameter n)
        (input [n-1:0] A, B,  output GT, EQ, LT);
    assign GT = (A > B);
    assign EQ = (A == B);
    assign LT = (A < B);
endmodule
```

解：这是一个大小比较器的数据流描述，它能够对两个二进制数的大小进行比较，二进制数的位数由参数 n 设定。这里，直接使用关系运算符来描述电路的功能。当 A>B 时，GT 为 **1**，当 A=B 时，EQ 为 **1**，当 A<B 时，LT 为 **1**。

4.6.3 阅读下面的 Verilog 程序，说明模块 ALU 完成的逻辑功能。

```
module ALU #(parameter n = 16)
  (input  [n-1:0] A, B, input [1:0] F,
   output reg [n-1:0] Z, output reg Cout );
always@(*) begin
```

```
    case (F)
        2'b00:   {Cout,Z} = A+B;
        2'b01:   {Cout,Z} = A-B;
        2'b10:   {Cout,Z} = A&B;
        default: {Cout,Z} = A|B;
    endcase
end
endmodule
```

解:这是一个算术/逻辑运算电路的行为级描述。这里,直接使用按位运算符来描述电路的功能。模块 ALU 能够对两个二进制数进行加法、减法、**与**逻辑、**或**逻辑这四种不同的运算,二进制数的位数由参数 n 设定,默认值为 16。

4.6.4 图题 4.6.4(主教材图 4.2.3)是一个码制变换器,将输入的格雷码转换成二进制码输出,试用 Verilog 数据流方式描述该码制变换器的功能。然后用仿真软件进行逻辑功能仿真,并给出仿真波形。

解:将格雷码转换成二进制码的数据流描述如下:

```
module Gray_Bin(B, G);
    input [3:0]G;
    output [3:0] B;
    assign B[3] = G[3];
    assign B[2] = G[3] ^G[2];
    assign B[1] = G[3] ^G[2] ^G[1];
    assign B[0] = ^G;
endmodule
```



图题 4.6.4

用 Quartus Prime 进行功能仿真,得到如图题解 4.6.4 所示波形。经过分析,代码转换正确。



图题解 4.6.4

4.6.5 阅读下面的 Verilog 程序,说明模块 ATest 完成的功能,并用逻辑门画出逻辑电路图。

```
module ATest(output[3:0] Y, input[3:0] A, B,C,D,  input[1:0] S );
    assign Y[0] =  (~S[1] & ~S[0] & A[0]) |(~S[1] & S[0] & A[1])
                 |( S[1] & ~S[0] & A[2]) |( S[1] & S[0] & A[3]);
    assign Y[1] =  (~S[1] & ~S[0] & B[0]) |(~S[1] & S[0] & B[1])
                 |( S[1] & ~S[0] & B[2]) |( S[1] & S[0] & B[3]);
    assign Y[2] =  (~S[1] & ~S[0] & C[0]) |(~S[1] & S[0] & C[1])
```

```
                | ( S[1] & ~S[0] & C[2]) | ( S[1] & S[0] & C[3]);
    assign Y[3] =  (~S[1] & ~S[0] & D[0]) | (~S[1] & S[0] & D[1])
                | ( S[1] & ~S[0] & D[2]) | ( S[1] & S[0] & D[3]);
endmodule
```

解：这是4位的4选1数据选择器的数据流描述。当2位选择信号S=**00**时，选择A[0]、B[0]、C[0]、D[0]这4位数据送到对应的数据输出端Y[0]~Y[3]；当2位选择信号S=**01**时，选择A[1]、B[1]、C[1]、D[1]这4位数据送到对应的数据输出端Y[0]~Y[3]；依次类推。其逻辑电路图如图题解4.6.5所示。



图题解 4.6.5

4.6.6 说明下列Verilog程序所描述电路的功能，并画出逻辑电路图。

```
module Circuit_A ( input [1:0] A,B,
        input S,E,  output [1:0]Y );
    assign Y = E ? (S ? A : B) : 'bz ;
endmodule
```

解：实现的功能是：两路带有三态门的2选1数据选择器。其逻辑电路图如图题解4.6.6所示。



图题解 4.6.6

4.6.7 一个16位加法器的组成框图如图题4.6.7所示，它由4个4位的加法器级联而成，每个单元所产生的进位从最低位开始逐级传递至下一级的进位输入端。要求直

接引用例 4.6.10 中的 4 位加法器模块_4bit_adder 对 16 位加法器的行为进行描述，然后用仿真软件对整个电路进行逻辑功能仿真，并给出仿真波形。



图题 4.6.7

解：16 位加法器的完整代码如下：

```
//16 位全加器的顶层模块
module _16bit_adder (Sum,C_out,A,B,C_in);
  input [15:0] A,B;
  input C_in;
  output [15:0] Sum;
  output C_out;
  wire C_in4,C_in8,C_in12;                    //声明模块内部的连接线
   _4bit_adder U0 (Sum[3:0],C_in4,A[3:0],B[3:0],C_in),   //引用子模块
               U1 (Sum[7:4],C_in8,A[7:4],B[7:4],C_in4),
               U2 (Sum[11:8],C_in12,A[11:8],B[11:8],C_in8),
               U3 (Sum[15:12],C_out,A[15:12],B[15:12],C_in12);
endmodule
//四位全加器子模块
module _4bit_adder (S,C3,A,B,C_1);
  input [3:0] A,B;
  input C_1;
  output [3:0] S;
  output C3;
  wire C0,C1,C2;                                    //声明模块内部的连接线
   fulladder  U0_FA (S[0],C0,A[0],B[0],C_1) ; //实例引用子模块
   fulladder  U1_FA (S[1],C1,A[1],B[1],C0) ;
   fulladder  U2_FA (S[2],C2,A[2],B[2],C1) ;
   fulladder  U3_FA (S[3],C3,A[3],B[3],C2);
endmodule
//一位全加器子模块
```

```
module fulladder (Sum,Co,A,B,Ci);
  input A,B,Ci;
  output Sum,Co;
  wire S1,D1,D2;                                    //内部节点信号声明
  halfadder HA1 (.B(B),.S(S1),.C(D1),.A(A)); //实例引用子模块
  halfadder HA2 (.A(S1),.B(Ci), .S(Sum),.C(D2));
  or g1(Co,D2,D1);
endmodule
// 一位半加器子模块
module halfadder (S,C,A,B);   //IEEE 1364—1995 语法
  input A,B;                  //输入端口声明
  output S,C;                 //输出端口声明
  xor (S,A,B);                //实例引用逻辑门原语
  and (C,A,B);
endmodule
```

仿真波形如图题解 4.6.7 所示，图中使用无符号十进制格式显示数值。



图题解 4.6.7

4.6.8 根据图题 4.6.8（主教材图 4.4.5）所示的逻辑图，使用分模块、分层次设计方法，对 16 线-4 线优先编码器的行为进行描述。要求如下：

（1）根据主教材的功能表 4.4.3，写出 8 线-3 线优先编码器行为级描述，并用仿真软件对该模块进行逻辑功能仿真，并给出仿真波形。

（2）调用上面设计的编码器子模块和基本门级元件，完成 16 线-4 线优先编码器的建模。

（3）最后用仿真软件对整个电路进行逻辑功能仿真，并给出仿真波形。

解：（1）8 线-3 线优先编码器的行为级描述如下：

```
module Encoder8to3_bh(        //Verilog 2001, 2005 模块端口语法
  input EI,
  input [7:0] I,
  output  reg  [2:0] Y,
  output  reg  GS, EO
);
  always @(EI, I)             //Verilog 2001, 2005 语法
```

```
begin
if(EI==0)  begin  Y = 3'd0;  GS=0; EO = 0;end
else
  begin
    GS=1; EO = 0;
    casex(I)                    //逻辑值 x 代表无关位
    8'b1xxx_xxxx: Y = 3'd7;
    8'b01xx_xxxx: Y = 3'd6;
    8'b001x_xxxx: Y = 3'd5;
    8'b0001_xxxx: Y = 3'd4;
    8'b0000_1xxx: Y = 3'd3;
    8'b0000_01xx: Y = 3'd2;
    8'b0000_001x: Y = 3'd1;
    8'b0000_0001: Y = 3'd0;
    default: begin  Y = 3'd0;  GS=0; EO = 1;end
  endcase
  end
end
endmodule
```



图题 4.6.8

程序中使用 **casex** 语句描述了带使能控制端优先级编码器。当 EI = **1** 时，才对 **casex** 语句中的条件项进行比较。当至少有一个输入数据为 **1** 时，编码器的输出 GS 为 **1** 且 EO 为 **0**，在 **casex** 语句执行之前，就对这两个输出进行了赋值。当 EI = **1**，但没有输入数据有效时，则 8 个分支表达式的值没有一个与 I 的值匹配，将会执行 **default** 分支后面语句，将输出设置成默认值，即 Y = **0**、GS = **0**、EO = **1**。

该模块的仿真波形如图题解4.6.8(a)所示。图中输入信号中的DC(don't care)为不关心的取值情况。



(a)



(b)

图题解4.6.8

(2) 根据图题4.6.8所示的逻辑图，调用上述编码器和基本门级元件组合成16线-4线优先编码器，其代码如下：

```
module Encoder16to4_bh(
  input EI1,                    //使能输入
  input [15:0] A,               //数据输入
  output  [3:0] L,              //编码输出
  output  GS, EOO               //工作状态标志和输出使能信号
```

```
    );
        wire EO1,EI0,GS1,GS0;          //中间节点信号
        wire [2:0]Y0,Y1;               //中间节点信号
        Encoder8to3_bh EU0 (.EI (EI0),.I (A[7:0]), .Y (Y0),.GS (GS0), .EO
(EO0));
        Encoder8to3_bh EU1 (.EI (EI1),.I (A[15:8]),.Y (Y1),.GS (GS1), .EO
(EO1));
        or  G0(L[0],Y0[0],Y1[0]),
            G1(L[1],Y0[1],Y1[1]),
            G2(L[2],Y0[2],Y1[2]),
            G3(GS,GS1,GS0);
        assign EI0 = EO1;
        assign L[3] = GS1;
    endmodule
```

(3) 仿真波形如图题解 4.6.8(b)所示。

4.6.9 试根据图题 4.6.9(主教材图 4.4.30 和图 4.4.31)所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比较器的行为进行描述。要求如下:

(1) 根据图题 4.6.9(a)对 1 位数值比较器的行为进行描述,用仿真软件对该模块进行逻辑功能仿真,并给出仿真波形。

(2) 根据图题 4.6.9(b)结构,调用上面设计的 1 位比较器模块和基本门级元件,完成两位数值比较器的建模。

(3) 用仿真软件对整个电路进行逻辑功能仿真,并给出仿真波形。



(a) 一位数值比较器逻辑图　　(b) 两位数值比较器逻辑图

图题 4.6.9

解:(1)1 位数值比较器 Verilog HDL 门级描述如下,图中输出端口 $F_{A>B}$、$F_{A=B}$、$F_{A<B}$在代码中分别用 AGB、AEB、ALB 来代替。

```
module_1bit_Comp (A, B, AGB, AEB, ALB);
```

```
  input A, B;
  output AGB, AEB, ALB;
  wire Anot, Bnot;
  not  n0 (Anot, A),
       n1 (Bnot, B);
  and   n2 (AGB, A, Bnot),
       n3 (ALB, Anot, B);
  nor   n4 (AEB, AGB, ALB);
endmodule
```

其仿真波形如图题解 4.6.9(a)所示。



(a)



(b)

图题解 4.6.9

（2）调用1位比较器和基本门级元件组合成的两位数值比较器程序如下。注意，图中输出端口 $F_{A>B}$、$F_{A=B}$、$F_{A<B}$在代码中分别用 FAGB、FAEB、FALB 来代替。

```
module _2bit_Comp (FAGB, FAEB, FALB, A1, A0, B1, B0);
  input A1, A0, B1, B0;
  output FAGB, FAEB, FALB;
  wire AGB1, AEB1, ALB1, AGB0, AEB0, ALB0;  //内部信号
  wire G1O,G2O;                              //与门 G1、G2 的输出信号
   _1bit_Comp C1(A1, B1, AGB1, AEB1, ALB1);  //实例引用子模块
   _1bit_Comp C0(A0, B0, AGB0, AEB0, ALB0);
  and  G1 (G1O, AEB1, AGB0),
       G2 (G2O, AEB1, ALB0),
```

```
        G3 (FAEB, AEB1, AEB0);
  or u1 (FAGB, AGB1, G1O);
  or u2 (FALB, ALB1, G2O);
endmodule
```

(3) 两位数值比较器的仿真波形如图题解 4.6.9(b)所示。

4.6.10 下面是用分层次方法设计的 4 位串行全加器程序。设计者首先完成了 1 位全加器(模块名为_1bitAdder)的建模和仿真,结果是正确的;然后在顶层调用 4 个 1 位全加器子模块组合成为 4 位全加器(模块名为_4bitAdder),结果编译未能通过,试参照图题 4.6.10(主教材图 4.4.37)所示组成框图,分析下列程序中存在的错误,并进行改正。



图题 4.6.10 4 位串行进位全加器

```
module _4bitAdder( A, B, Cin, Sum, Cout );
  input [3:0] A, B;
  input Cin;          //用 Cin 代替 C-1
  output [3:0] Sum;
  output Cout;        //用 Cout 代替 C3
  reg Cout;
  reg [4:0] temp;
always @ (A or B or Cin)
begin
    temp[0] = Cin;
    _1bitAdder u0(A[0], B[0], temp[0], Sum[0], temp[1]);
    _1bitAdder u1(A[1], B[1], temp[1], Sum[1], temp[2]);
    _1bitAdder u2(A[2], B[2], temp[2], Sum[2], temp[3]);
    _1bitAdder u3(A[3], B[3], temp[3], Sum[3], temp[4]);
    Cout = temp[4];
end
endmodule

module_1bitAdder ( A, B, Ci, Sum, Co );     //此模块正确
  input A, B, Ci;
```

```
    output Sum, Co;
    assign Sum = A ^B ^Ci;
    assign Co = (A & B)|(B & Ci)|(A & Ci);
endmodule
```

解：(1) 在层次化设计时，上层模块调用下层子模块时，上层模块中的输出信号必须定义成 **wire** 类型，因此 reg Cout; 改为 wire Cout; reg [4:0] temp; 改为 wire [4:0] temp;

(2) 上层模块调用下层子模块时，只能用结构化的描述方式将模块之间的连接关系表示出来，不能采用行为描述方式中过程块的方式进行调用。因此，要删除 **always** @(A **or** B **or** Cin)、**begin**、**end** 语句，将 temp[0] = Cin; 和 Cout = temp[4]; 语句改为连续赋值语句，即改为 **assign** temp[0] = Cin; 和 **assign** Cout = temp[4]; 就可以了，其他语句不用改。

5 锁存器和触发器

一、内容提要及重点

本章的内容提要：

1. 双稳态电路存在两个稳定状态，从而可存储、记忆 1 位二进制数据。锁存器和触发器都属于双稳态电路，它们是时序电路的基本存储单元。置 **0**、置 **1** 和数据保持是一个存储单元最基本的逻辑功能。

2. 锁存器是对脉冲电平敏感的存储电路，它们在一定电平作用下才能改变状态。基本 *SR* 锁存器由输入信号电平直接控制其状态，门控 *SR* 锁存器在使能信号有效的条件下由输入信号决定其状态。

3. *D* 锁存器在工作中没有约束条件，因而应用较广泛。在使能信号作用期间，*D* 锁存器输出跟随输入信号 *D* 而变化。其中传输门控 *D* 锁存器在中、大规模 CMOS 集成电路中应用较多，是构成触发器的基础电路。

4. 触发器是对时钟脉冲边沿敏感的存储电路，它们在时钟脉冲的上升沿或下降沿作用下更新状态。目前流行的触发器主要有主从和维持阻塞等几种电路结构，它们的工作原理各不相同。

5. 触发器按逻辑功能分类有 *D* 触发器、*JK* 触发器、*T* 触发器和 *SR* 触发器等几种类型。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。每一种逻辑功能的触发器都可以通过适当增加外部连线和门电路转换为其他逻辑功能的触发器。

本章的重点：

1. 几种典型锁存器和触发器的电路结构和工作原理。
2. 触发器的逻辑功能及其描述方法。
3. 由 *D* 触发器构成其他类型触发器。
4. 锁存器和触发器的动态特性。

二、典型例题解析

例 5.1 用与非门构成的门控 *SR* 锁存器如图 5.1(a)所示，设锁存器的初始状态为 $Q=$

1，输入 E 和 S、R 的逻辑电平波形如图 5.1(b)所示，试画出输出端 Q 对应的波形。



(a) 逻辑图　(b) 输入波形图　(c) 锁存器Q端输出波形图

图 5.1　例 5.1 的逻辑图和输入波形图

解题思路：从图 5.1(a)可以看出，$\overline{S}_D=\overline{ES}$，$\overline{R}_D=\overline{ER}$。当 $E=\mathbf{0}$ 时，$\overline{S}_D=\overline{R}_D=\mathbf{1}$，$S$、$R$ 端的逻辑状态不会影响到锁存器的输出状态；当 $E=\mathbf{1}$ 时，$\overline{S}_D=\overline{S}$、$\overline{R}_D=\overline{R}$，从而根据 S、R 端的逻辑状态可确定 Q 和 $\overline{Q}$ 端的状态。$E=\mathbf{1}$ 时若输入信号 $S=R=\mathbf{1}$，则 $Q=\overline{Q}=\mathbf{1}$，锁存器将处于非定义状态。当 E 跳变为 **0** 后，由于 $\overline{S}_D$、$\overline{R}_D$ 将同时跳变为 **1**，锁存器的输出状态将不能确定。

解：电路的初始状态：$Q=\mathbf{1}$。

根据上述解题思路，当 $E=\mathbf{0}$ 期间，锁存器状态不变。

在第 1 个 $E=\mathbf{1}$ 期间，先是 $R=\mathbf{1}$，$S=\mathbf{0}$，使锁存器置 **0**，随后 $S=R=\mathbf{0}$，锁存器状态不变。

在第 2 个 $E=\mathbf{1}$ 期间，开始 $S=R=\mathbf{0}$ 时，锁存器保持不变；当输入变化为 $S=\mathbf{1}$，$R=\mathbf{0}$ 时，锁存器置 **1**；在 E 的下降沿到来之前，输入又变化为 $R=\mathbf{1}$，$S=\mathbf{0}$，锁存器置 **0**。

在第 3 个 $E=\mathbf{1}$ 期间，从 $R=\mathbf{1}$，$S=\mathbf{0}$ 变化为 $S=R=\mathbf{1}$，使 $Q=\overline{Q}=\mathbf{1}$，锁存器处于非定义状态，当 E 跳变为 **0** 后，Q 端状态不能确定。

根据上述分析，可以画出输出端 Q 对应输入信号的波形如图 5.1(c)所示。

例 5.2　图 5.2(a)所示是 74×74 集成双 D 触发器中的一个触发器，其输入信号波形如图 5.2(b)所示。试对应画出输出端 Q 的波形。设触发器初始状态为 $Q=\mathbf{1}$。

解题思路：图 5.2(a)所示触发器带有直接置 **1** 端 $\overline{S}_D$ 和直接置 **0** 端 $\overline{R}_D$，它们在输入信号



(a) 逻辑图　　(b) 输入波形图

(c) 例5.2的波形图

图 5.2　例 5.2 的逻辑图和输入波形图

中具有最高的优先权，但两者不能同时为有效电平；当$\overline{S}_D$或$\overline{R}_D$为低电平时，触发器的输出无条件按它们的逻辑状态转换。也就是说，只有当$\overline{S}_D=\overline{R}_D=\mathbf{1}$时，电路才真正执行 D 触发器的逻辑功能：$Q^{n+1}=D$。

解：由图 5.2(b)可见，在第 1 个 CP 触发沿(上升沿)到来时，$\overline{S}_D=\overline{R}_D=\mathbf{1}$，$D=\mathbf{0}$，于是触发后 Q 由 **1** 跳变为 **0**。此后，在 CP 低电平期间，$\overline{S}_D=\mathbf{0}$，$\overline{R}_D=\mathbf{1}$，触发器被异步置 **1**。当第 2 个 CP 触发沿到来时，$\overline{S}_D=\overline{R}_D=\mathbf{1}$，$D=\mathbf{0}$，$Q$ 又从 **1** 跳变为 **0**。当$\overline{S}_D=\mathbf{1}$，$\overline{R}_D=\mathbf{0}$期间，触发器被异步置 **0**，$Q=\mathbf{0}$ 不变，即使在第 3 个触发沿到来时 $D=\mathbf{1}$，触发器也不予理会。一直等到$\overline{S}_D=\mathbf{0}$，$\overline{R}_D=\mathbf{1}$发生，触发器才再次被异步置为 **1**。在$\overline{S}_D=\mathbf{0}$，$\overline{R}_D=\mathbf{1}$期间，第 4 个触发沿到来，触发器状态同样不变。直到置 **1** 信号$\overline{S}_D=\mathbf{0}$撤销后，在第 5 个触发沿作用下，由于此时 $D=\mathbf{0}$，Q 才跳变为 **0**。按照上述分析画出的 Q 端波形如图 5.2(c)所示。

例 5.3　对于图 5.3(a)所示的 CMOS 逻辑门控 D 锁存器，试分析当 E 由高电平跳变为低电平之前，D 信号保持不变的时间小于建立时间 t_{SU} 时，电路的工作情况。

解题思路：考虑门电路的传输延迟时间时，设逻辑门 $G_1\sim G_5$ 的延迟时间分别为 $t_1\sim t_5$(各个门的延迟时间相差不大，为区别用不同下标表示)。首先分析当 E 由高电平跳变为低电

平之前，D 信号保持的时间大于建立时间 t_{SU} 时，电路中各个逻辑门的工作情况，然后再分析不满足建立时间的情况。

解：(1)满足建立时间

分析图 5.3(a) 所示电路，设锁存器的初始状态为 **0**，输入及电路中各个节点波形如图 5.3 (b)所示。当 $E=D=\mathbf{0}$ 时，$Q_3=Q_4=\mathbf{0}$，电路处于保持状态。由于 $R=\mathbf{1}$，当 E 由 **0** 变为 **1** 时，经过 t_4 后 Q_4 变为 **1**，Q 仍然为 **0**。

当 D 由 **0** 变为 **1** 时，经过 t_3 后 Q_3 变为 **1**，再经过 t_1 后 $\overline{Q}$ 变为 **0**，同时 $D=\mathbf{1}$ 经过 t_5 后 $R=\mathbf{0}$，再经过 t_4 后使 Q_4 为 **0**，此时 G_2 门的两个输入全为 **0**，则经过 t_2 后 Q 变为 **1**。随后 E 跳变为 **0**，经过 t_3 后 Q_3 变为 **0**，电路进入保持状态。

根据图中箭头曲线的因果关系，可以看出从 D 的上升沿到来时刻，经过 t_3 后 Q_3 变为 **1**，再经过 t_1 后 $\overline{Q}$ 变为 **0**，然后经过 t_2 后 Q 变为 **1**，也就是共经过($t_1+t_2+t_3$)时长后，Q 才能稳定翻转为 **1**。即建立时间必须满足大于($t_1+t_2+t_3$)的时长。



(a) 门控D锁存器电路



(b) 满足建立时间的波形图



(c) 不满足建立时间的波形图

图 5.3 例 5.3 的门控 D 锁存器及输入输出波形图

（2）不满足建立时间

根据（1）中分析过程，在 $E=1$ 时，当 D 由 **0** 变为 **1** 时，经过 t_3 后 Q_3 由 **0** 变为 **1**，并经过 t_1 后将 $\overline{Q}$ 置 **0**。如果此时 E 变为 **0**，经过 t_3 后 Q_3 变为 **0**，$Q_3=1$ 的脉冲宽度小于（t_1+t_2），其高电平脉冲没有使 G_2 翻转到 **1** 时已经变为 **0**，致使 Q 和 $\overline{Q}$ 进入不确定状态，如图 5.3（c）所示。

例 5.4 分析图 5.4（a）所示电路的结构和逻辑功能。

解题思路：首先仔细观察被分析的逻辑电路，找出其中与典型电路相同的部分，并予以分离，画出简化的逻辑符号。然后把其他部分电路与逻辑符号连接，再根据电路的输入和输出信号推导它们的逻辑关系，最后判断出整个电路的逻辑功能。

解：观察图 5.4（a）所示电路，$TG_1 \sim TG_4$ 与 $G_5 \sim G_{12}$ 构成典型的 CMOS 主从 D 触发器，分离的电路如图 5.4（b）所示。



(a) 逻辑电路



(b) 从原图中分离出来的部分电路



(c) 原理电路

图 5.4 例 5.4 的逻辑电路及分析过程的电路

再将图5.4(a)中的$G_1 \sim G_4$与D触发器的相应输入/输出端相接，得到图5.4(c)所示的原理电路。根据该电路和D触发器的特性方程，可以推导出输入信号A、B与触发器Q^n和Q^{n+1}的逻辑关系为

$$Q^{n+1}=D=A\overline{Q^n}+\overline{B}Q^n$$

与JK触发器的特性方程$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$比较，可以得到$A=J$，$B=K$。

所以，图5.4(a)所示电路是CMOS主从结构的JK触发器。

例5.4所介绍的电路分析方法，对于阅读和理解厂家提供的芯片数据手册是非常有用的。

例5.5 一个串行奇校验电路如图5.5(a)所示。由X串行输入与CP同步的待检测n位二进制信息码$X_n \cdots X_2X_1$。当输入完成后，若信息码中**1**的个数为奇数，则输出$Q=\mathbf{1}$，否则为**0**。设触发器的初始状态Q_0为**0**。

(1) 试说明工作原理。

(2) 对于给定的输入CP及X信号波形，画出触发器输入端D及输出Q的波形。

解题思路：① 信息码与CP同步串行输入，用Q_n、…、Q_2及Q_1表示不同CP到来后的输出。如果写出第n个CP到来后，输出Q_n与输入$X_n \cdots X_2X_1$的表达式，就可以判断信息码中**1**的个数是否为奇数。

② 对于给定的CP及X波形，画输出波形时，第i个CP下降沿到来之前Q的状态与X的值进行**异或**作为触发器输入D，根据D的值确定该CP下降沿后输出Q的状态。



(a) 串行奇校验电路　　(b) 波形图

图5.5 例5.5的逻辑电路及波形图

解：(1)电路的初始状态$Q_0=\mathbf{0}$。根据上述解题思路：

在第1个CP到来后$Q_1=Q_0 \oplus X_1=\mathbf{0} \oplus X_1=X_1$。

在第2个CP到来后$Q_2=Q_1 \oplus X_2=X_1 \oplus X_2$。

以此类推，第n个CP到来后$Q_n=X_1 \oplus X_2 \oplus \cdots \oplus X_n$。

因此，当信息码$X_n \cdots X_2X_1$中**1**的个数为奇数时，$Q_n=\mathbf{1}$，否则为**0**。

(2) 电路中触发器是下降沿触发，其输出Q等于CP下降沿到来之前D的状态。在t_0

时间段，$Q_0=\mathbf{0}$，则 $D=Q_0\oplus X=\mathbf{0}\oplus X=X$，即 D 的波形与 X 的相同。第 1 个 CP 下降沿到来之后，$Q_1=D=\mathbf{1}$，即输入 1 个 **1**，输出 Q 为 **1**。在 t_1 时间段，$D=Q_1\oplus X=\mathbf{1}\oplus\mathbf{1}=\mathbf{0}$，则第 2 个 CP 下降沿到来之后，$Q_2=\mathbf{0}$，即输入 2 个 **1**，输出 Q 变为 **0**。同理分析得出各个时间段 D 及 Q 的波形如图 5.5(b)所示。在第 5 个 CP 下降沿来到前，输入第 3 个 **1**，所以第 5 个 CP 下降沿后，Q 的输出变为 **1**。

三、习题全解

5.2　*SR* 锁存器

5.2.1　分析图题 5.2.1 所示电路的功能，列出功能表。



图题 5.2.1

解：由图题 5.2.1 所示逻辑电路，根据 S、R 的 4 种组合状态来分析电路的功能。

① $S=R=\mathbf{0}$

S、R 经过**非**门输出均为 **1**，不会改变**与非**门的输出，电路状态保持不变。

② $S=\mathbf{0}$、$R=\mathbf{1}$

虽然 $S=\mathbf{0}$ 不会影响 G_1 的输出状态，而 $R=\mathbf{1}$ 使得 $\overline{Q}=\mathbf{1}$，该信号反馈到 G_1 输入端，于是 $Q=\mathbf{0}$。无论锁存器原来状态为 **0** 还是 **1**，都被强制置 **0**。

③ $S=\mathbf{1}$、$R=\mathbf{0}$

电路是对称的，$S=\mathbf{1}$ 首先使 $Q=\mathbf{1}$，继而使 $\overline{Q}=\mathbf{0}$，锁存器被强制置 **1**。

④ $S=R=\mathbf{1}$

无论 Q 和 $\overline{Q}$ 原来是什么状态，$S=R=\mathbf{1}$ 将强制 $Q=\mathbf{1}$，$\overline{Q}=\mathbf{1}$，锁存器处于非定义状态。

由上述输入和输出关系可得功能表，如表题解 5.2.1 所示。

表题解 5.2.1　图题 5.2.1 所示电路的功能表

S	R	Q	$\overline{Q}$	功能
0	**0**	不变	不变	保持
0	**1**	**0**	**1**	置 **0**
1	**0**	**1**	**0**	置 **1**
1	**1**	**1**	**1**	非定义状态

5.2.2 用CMOS电路74HCT02**或非**门构成消除机械开关抖动影响的电路如图题5.2.2所示，试画出在开关S由位置A到B时Q和$\overline{Q}$端的波形。



图题5.2.2

解：如图题5.2.2所示，开关接通A点时，$Q=\mathbf{0}$，$\overline{Q}=\mathbf{1}$。当开关触点拨离A点瞬间，由于$\overline{Q}=\mathbf{1}$的作用，其抖动不会影响$Q=\mathbf{0}$的状态。在开关悬空期间，锁存器保持状态不变。开关触点第一次接通B点，就使$\overline{Q}$翻转为**0**，Q翻转为**1**。此时开关触点已离开A点，在$Q=\mathbf{1}$的作用下，即使触点的抖动会使B点电平发生跳动，也不会改变$\overline{Q}=\mathbf{0}$的状态。该过程中Q和$\overline{Q}$的波形如图题解5.2.2所示。



图题解5.2.2

5.2.3 *SR*锁存器如图题5.2.3(a)(主教材图5.2.1(a))所示，其初始状态为$Q=\mathbf{0}$、$\overline{Q}=\mathbf{1}$，图中两个**或非**门的传输延迟时间均为10ns。*SR*锁存器的输入波形如图题5.2.3(b)所示，虚线表示的时间间隔为10ns，画出考虑**或非**门传输延迟时间的输出波形。假定输入和输出信号的上升和下降时间均为0。



图题5.2.3

解：考虑**或非**门的传输延迟时间均为10ns，且假定输入和输出信号的上升和下降时间均为0，根据图题5.2.3(a)，当S由**0**跳变为**1**时，$\overline{Q}$端需经G_2门延迟10ns才从**1**跳变为**0**，$\overline{Q}=\mathbf{0}$作用到G_1输入端，再经G_1门延迟10ns，Q端才由**0**跳变为**1**。

同样，当R由**0**跳变为**1**时，延迟10ns Q端才从**1**跳变为**0**，再延迟10ns，$\overline{Q}$端才由**0**跳变为**1**。虽然此时出现了$S=R=\mathbf{1}$，仍需延迟10ns才进入$Q=\overline{Q}=\mathbf{0}$的非定义状态。$S=\mathbf{1}$撤

除，恢复 $S=\mathbf{0}$、$R=\mathbf{1}$ 的输入状态，也需要延迟 10ns $\overline{Q}$ 端才由 **0** 跳变为 **1**，这时锁存器才恢复到定义的 **0** 状态。于是，得到如图题解 5.2.3 所示的输出波形图。



图题解 5.2.3

5.2.4 由**与或非**门组成的 *SR* 锁存器如图题 5.2.4 所示（图中缓冲器的作用是为了减少传输到**或非**门两个输入端信号的延迟时间的差值），试分析其工作原理并列出功能表。



图题 5.2.4

解：图题 5.2.4 所示锁存器，当 $E=\mathbf{0}$ 时，无论输入端 S、R 逻辑值如何变化，其输出都维持原来状态不变；当 $E=\mathbf{1}$ 时，其输出跟随 S、R 逻辑值的变化而变化。它的功能表如表题解 5.2.4 所示。

表题解 5.2.4 图题 5.2.4 所示电路的功能表

E	S	R	Q	$\overline{Q}$	功能
0	×	×	不变	不变	保持
1	**0**	**0**	不变	不变	保持
1	**0**	**1**	**0**	**1**	置 **0**
1	**1**	**0**	**1**	**0**	置 **1**
1	**1**	**1**	**0**	**0**	非定义状态

5.2.5 图题 5.2.4 所示锁存器的 E、R、S 端的输入信号波形如图题 5.2.5 所示，试画出 Q 和 $\overline{Q}$ 端的波形，设初始状态 $Q=\mathbf{0}$。



图题 5.2.5

解：从初始状态 $Q=\mathbf{0}$ 开始，按照图题 5.2.5 所示波形，根据表题解 5.2.4，推导出输出端 Q 和 $\overline{Q}$ 的波形，如图题解 5.2.5 所示。



图题解 5.2.5

5.2.6 若图题 5.2.6(a)（主教材图 5.2.7(a)）所示电路的初始状态为 $Q=\mathbf{1}$，E、S、R 端的输入信号如图题 5.2.6(b)所示，试画出相应 Q 和 $\overline{Q}$ 端的波形。



图题 5.2.6

解：设初始状态 $Q=\mathbf{1}$，按照图题 5.2.6(b)所示波形，当 $E=\mathbf{1}$ 时，若 $S=\mathbf{1}$、$R=\mathbf{0}$，则 $Q=\mathbf{1}$，$\overline{Q}=\mathbf{0}$；若 $S=\mathbf{0}$、$R=\mathbf{1}$，则 $Q=\mathbf{0}$，$\overline{Q}=\mathbf{1}$。

如果 $S=\mathbf{1}$、$R=\mathbf{1}$，输出 $Q=\overline{Q}=\mathbf{0}$，之后 E 从 **1** 变到 **0** 时，由于两个或门的传输延迟时间不

同，输出则不同。如果 G_1 门快，则 $Q=\mathbf{0}, \overline{Q}=\mathbf{1}$。如果 G_2 门快，则 $Q=\mathbf{1}, \overline{Q}=\mathbf{0}$。所以电路状态不确定，用阴影线表示。其波形图如图题解 5.2.6 所示。



图题解 5.2.6

5.3 *D* 锁存器

5.3.1 列出图题 5.3.1 所示电路的功能表，并与主教材表 5.3.1 比较，证明该电路的逻辑功能与主教材图 5.3.1(a)和图 5.3.3 所示的锁存器相同。与图 5.3.3 所示电路比较，图题 5.3.1 所示电路有何优点？



图题 5.3.1

解：图题 5.3.1 所示电路有两个输入端：使能端 E 和数据输入端 D。

当 $E=\mathbf{0}$ 时，将第一级的两个**与非**门封锁，D 的变化不影响输出端 Q 和 $\overline{Q}$ 的状态，电路功能为保持。当 $E=\mathbf{1}$ 时，第一级的两个**与非**门打开，它们的输出反映 D 信号的变化，且二者输出始终互补。显然，这时 Q 端跟随输入信号 D 的变化：$D=\mathbf{0}$，则 $Q=\mathbf{0}, \overline{Q}=\mathbf{1}$，电路置 **0**；$D=\mathbf{1}$，则 $Q=\mathbf{1}, \overline{Q}=\mathbf{0}$，电路置 **1**。于是，可以列出图题 5.3.1 所示电路的功能表如表题解 5.3.1 所示。该表与主教材表 5.3.1 所示 D 锁存器的功能表完全一致，所以图题 5.3.1 所示电路的逻辑功能与主教材图 5.3.1(a)和图 5.3.3 所示的两个 D 锁存器功能完全相同。

表题解 5.3.1 图题 5.3.1 所示电路的功能表

E	D	Q	$\overline{Q}$	功 能
0	×	不变	不变	保 持
1	**0**	**0**	**1**	置 **0**
1	**1**	**1**	**0**	置 **1**

与图 5.3.3 所示 D 锁存器电路比较，图题 5.3.1 所示电路具有如下优点：

① 电路总体节省一个**非**门，在一定程度上可提高电路的集成度；

② D 输入端只连接一个门，从而减轻了外部驱动该端的电路的负载；

③ 单纯用**与非**门实现电路，在某些类型的集成电路（如某些系列的 CMOS 电路）中，**与非**门的传输延迟时间略低于**与**门和**或非**门。

鉴于上述原因，一些集成电路中的 D 锁存器选用图题 5.3.1 所示的电路结构。

5.3.2 图题 5.3.1 所示电路的输入端 E、D 的波形如图题 5.3.2 所示，试画出输出 Q 的波形。设电路的初始状态为 **0**。



图题 5.3.2

解：根据输入 E、D 的值及表题解 5.3.1 所示电路的功能表，确定输出 Q。$E=\mathbf{0}$ 时，Q 处于保持状态。当 $E=\mathbf{1}$ 时，Q 端跟随输入信号 D 的变化：$D=\mathbf{0}$，则 $Q=\mathbf{0}$。$D=\mathbf{1}$，则 $Q=\mathbf{1}$。画出输出 Q 的波形如图题解 5.3.2 所示。



图题解 5.3.2

5.3.3 试用 1 片八 D 锁存器 74HC373 设计一个能锁存两组 BCD 码信号的锁存电路。假定三态输出使能端 $\overline{OE}=\mathbf{0}$，锁存器原输出为 $Q_7Q_6Q_5Q_4=\mathbf{1001}(9_D)$ 和 $Q_3Q_2Q_1Q_0=\mathbf{0100}(4_D)$，输入为 $D_7D_6D_5D_4=\mathbf{1001}(9_D)$ 和 $D_3D_2D_1D_0=\mathbf{0101}(5_D)$，画出锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形。74HC373 的内部逻辑图请参见主教材图 5.3.5。

解：所设计的电路如图题解 5.3.3(a)所示，根据主教材表 5.3.2 所示 74HC373 的功能表可知，LE 为高电平，并且使能端 $\overline{OE}=\mathbf{0}$ 时，输入数据传输到输出端。因此，锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形如图题解 5.3.3(b)所示。



图题解 5.3.3

5.3.4 *D* 锁存器时序图如图题 5.3.4 所示，试说明各段是指什么时间参数。



图题 5.3.4

解：t_0为建立时间，指在 *EN* 电平下降前 *D* 信号保持稳定的最短时间。图中 *D* 加入的时间大于规定的建立时间。

t_1为保持时间，指 *EN* 电平下降后 *D* 信号电平需要继续保持不变的最短时间。

t_2为 *EN* 信号的脉冲宽度。

t_3为 *Q* 从低电平到高电平对 *EN* 信号的延迟时间。

t_4为 *Q* 从高电平到低电平对 *EN* 信号的延迟时间。

5.3.5 根据表题 5.3.5（主教材表 5.3.3）所示的参数回答下列问题。

（1）74HCT373 使能信号 *E* 的脉冲宽度为 15ns，是否能够正常工作？

（2）74LVC1G373 的 *E* 为有效状态并且 *Q*=**0** 时，当 *D* 由低变高后，*Q* 至少需要经过多长时间变为高电平？

解：（1）74HCT373 脉冲宽度 t_w的最小值为 20ns，15ns 没有达到要求，可能导致电路状态不确定。

（2）74LVC1G373 的输出 *Q* 从低电平到高电平对 *D* 信号的延迟时间 $t_{pLH(D-Q)}$最少是 1ns。

表题 5.3.5 几种典型的 *D* 锁存器定时参数

型号	功能	工作电压 V_{CC}/V	t_{pd}/ns *				t_{SU}/ns	t_H/ns	t_w/ns
			D–*Q*		*LE*–*Q*				
			最小	最大	最小	最大	最小	最小	最小
74HCT373	八 *D* 锁存器	4.5		38		44	13	12	20
74LVC32373A	三十二 *D* 锁存器	3.3±0.3	1.6	4.2	2.1	4.6	1.7	1.2	3.3
74LVC1G373	单 *D* 锁存器	3.3±0.3	1	5.4	1	5.5	1.5	1.5	3

* 测试条件：*Q* 端负载电容 $C_L = 50$ pF。

5.4 *D* 触发器

5.4.1 上升沿触发和下降沿触发的 *D* 触发器逻辑符号及时钟信号 CP（$\overline{CP}$）和输入信号 *D* 的波形如图题 5.4.1 所示。分别画出它们的 *Q* 端波形。设触发器的初始状态为 **0**。



图题 5.4.1

解：在 CP 的每个上升沿到来时刻，根据 *D* 的值确定输出 Q_1 的值，即 $Q_1 = D$。在 $\overline{CP}$ 的每个下降沿到来时刻，根据 *D* 的值确定输出 Q_2 的值，即 $Q_2 = D$。画出 Q_1 和 Q_2 的波形如图题解 5.4.1 所示。



图题解 5.4.1

5.4.2 包含 *D* 锁存器和 *D* 触发器的电路，以及输入信号 *D*、控制信号 CP 的波形如图题

5.4.2 所示，试画出输出端 Q_0、Q_1、Q_2的波形，设锁存器和触发器的初始状态均为 **0**。



图题 5.4.2

解：图中 D 锁存器是低电平敏感的，在 CP 低电平期间，$Q_0 = D$，其输出跟随输入 D 变化。在 CP 高电平期间，Q_0处于保持状态。

对于上升沿触发的 D 触发器，当 CP 上升沿到来时刻，$Q_1 = D$，其他时间 Q_1处于保持状态。

对于下降沿触发的 D 触发器，当 CP 下降沿到来时刻，$Q_2 = D$，其他时间 Q_2处于保持状态。由此画出各个输出波形如图题解 5.4.2 所示。



图题解 5.4.2

5.4.3 由 D 触发器构成的电路，以及时钟脉冲 CP、直接清零$\overline{R}_D$和直接置数$\overline{S}_D$的波形如图题 5.4.3 所示，试画出输出端 Q_0 和 Q_1 的波形。

解：$\overline{R}_D$和$\overline{S}_D$的优先级最高，当它们为有效信号时，触发器优先响应。触发器输出 Q_0、Q_1 的初始状态可以是 **1** 或 **0**，用阴影表示。当$\overline{R}_D = \mathbf{0}$ 使触发器直接置 **0**，$Q_0 = \mathbf{0}$，$Q_1 = \mathbf{0}$。第 1 个 CP 上升沿到来时，由于$\overline{Q}_1 = \mathbf{1}$，使 $Q_0 = D_0 = \overline{Q}_1 = \mathbf{1}$。第 1 个 CP 下降沿到来时，由于 $D_1 = Q_0 = \mathbf{1}$，所以$Q_1 = \mathbf{1}$。依次画出经过第 2、3、4 个时钟脉冲 CP 的 Q_0、Q_1。然后$\overline{S}_D = \mathbf{0}$ 使触发器直接置 **1**，$Q_0 = Q_1 = \mathbf{1}$。第 5 个 CP 上升沿到来，$Q_0 = \mathbf{0}$，下降沿到来，$Q_1 = \mathbf{0}$。画出 Q_0 和 Q_1 的波形如图题解 5.4.3 所示。



图题 5.4.3



图题解 5.4.3

5.4.4 由 D 触发器构成的电路如图题 5.4.4 所示，$\overline{R}$ 为异步清零端。画出在时钟脉冲 CP 作用下，输出端 Q_0 和 Q_1 的波形。设触发器的初始状态均为 **0**。



图题 5.4.4

解：图中触发器 FF_0 的 $\overline{Q}_0$ 端与 D_0 相连，如果直接清零端 $\overline{R}$ 为高电平，则在每一个 CP 上升沿输出 Q_0 会发生翻转。但需要注意 $\overline{Q}_1$ 接到 FF_0 的 $\overline{R}$ 端，当 $\overline{Q}_1=\mathbf{0}$ 时 $\overline{R}=0$，使 $Q_0=\mathbf{0}$。触发

器 FF_1是下降沿触发的，对于每一个 CP 下降沿，由 Q_0的值确定 Q_1。

Q_0初始状态为 **0**，第 1 个 CP 上升沿到来后 Q_0变为 **1**，在第 1 个 CP 下降沿到来后 $Q_1=\mathbf{1}$，$\overline{Q}_1=\mathbf{0}$ 时，使 $Q_0=\mathbf{0}$，并一直持续到第 2 个 CP 下降沿到来使 $Q_1=\mathbf{0}$，$\overline{Q}_1=\mathbf{1}$。后面重复此过程，画出输出 Q_0和 Q_1的波形如图题解 5.4.4 所示。



图题解 5.4.4

5.4.5 由 D 触发器构成的电路如图题 5.4.5 所示。设触发器的初始状态均为 **0**。

（1）画出在时钟脉冲 CP 作用下，输出端 Q_0、Q_1和 L 的波形。

（2）如果 CP 的频率为 100MHz，试确定 Q_0、Q_1和 L 的频率。



图题 5.4.5

解：（1）触发器 FF_0的$\overline{Q}_0$端与 D_0相连，则在每一个 CP 上升沿输出 Q_0发生变化，即为翻转型。触发器 FF_1也接成翻转型的，其 CP 连接到 Q_0，对于每一个 Q_0上升沿，Q_1发生翻转。L 为 Q_0和 Q_1的**异或**，从而画出 Q_0、Q_1和 L 的波形。如图题解 5.4.5 所示。

（2）从图中可以看出 Q_0的周期是 CP 的两倍，频率是 CP 的 1/2，为 50 MHz。Q_1的周期是 CP 的 4 倍，频率是 CP 的 1/4，为 25MHz。L 的频率也是 25MHz。



图题解 5.4.5

5.4.6 由 D 触发器和数据选择器构成的电路，以及各个输入信号 EN、A 和时钟脉冲 CP 的波形如图题 5.4.6 所示。试画出输出 Q_0 与 Q_1 的波形。设触发器的初始状态均为 **0**。



图题 5.4.6

解：当 $EN=\mathbf{0}$ 时，选择器将触发器 FF_0 的 Q_0 与其输入相连，触发器处于保持状态。当 $EN=\mathbf{1}$ 时，选择器将 A 接到 FF_0 的输入，即 $Q_0=A$，在 CP 上升沿，根据 A 确定 Q_0 的值。由此，画出输出 Q_0 的波形。

触发器 FF_1 的输入 D 接 $\overline{Q}_0$，根据每一个 CP 上升沿前瞬间 $\overline{Q}_0$ 的值，确定 Q_1 的值，于是得到 Q_0 与 Q_1 的波形如图题解 5.4.6 所示。



图题解 5.4.6

5.4.7 触发器的逻辑电路如图题 5.4.7 所示，确定其属于何种电路结构的触发器并分析工作原理，列出功能表。



图题 5.4.7

解：图题 5.4.7 所示电路是由两个传输门控 D 锁存器级联构成的 COMS 主从 D 触发器。其中 G_1、G_2构成主锁存器，G_3、G_4构成从锁存器。$\overline{S}_D$和$\overline{R}_D$分别为直接置 **1** 端和直接置 **0** 端，当触发器处于以下触发工作状态时，应将$\overline{S}_D$和$\overline{R}_D$置为高电平。

(1)当 $CP=\mathbf{0}$ 时，$\overline{C}=\mathbf{1}$，$C=\mathbf{0}$，TG_1 和 TG_4 导通，TG_2 和 TG_3 断开。D 端信号进入主锁存器，G_1输出为$\overline{D}$，并随 D 变化。由于 TG_3 断开、TG_4 导通，主、从锁存器相互隔离，从锁存器构成双稳态存储单元，使触发器输出维持原来的状态不变。

(2)当 CP 由 **0** 跳变到 **1** 后，$\overline{C}=\mathbf{0}$，$C=\mathbf{1}$，TG_1 和 TG_4 断开，TG_2 和 TG_3 导通。这时 D 端与主锁存器之间的联系被切断，TG_2 的导通使主锁存器维持在 CP 上升沿到来前瞬间的状态。同时由于 TG_3 导通，G_1 输出信号送至 Q 端，得到 $Q^{n+1}=D$，并在 $CP=\mathbf{1}$ 期间维持不变。

(3)当 CP 由 **1** 跳变到 **0** 后，则再次重复(1)的过程。

下面分析$\overline{S}_D$和$\overline{R}_D$的作用

当 $CP=\mathbf{1}$ 时，TG_1、TG_4 断开而 TG_2、TG_3 导通，**与非**门 G_1 和 G_2 构成基本 SR 主锁存器，$\overline{R}_D$或$\overline{S}_D$信号先将主锁存器的输出 Q'和$\overline{Q}'$置 **0** 或置 **1**，进而传送到 Q 和$\overline{Q}$端。

当 $CP=\mathbf{0}$ 时，TG_3 断开 TG_4 导通，**与非**门 G_3 和 G_4 构成基本 SR 从锁存器。$\overline{R}_D$或$\overline{S}_D$信号直接将从锁存器的输出置 **0** 或置 **1**。所以无论 $CP=\mathbf{1}$ 或 $CP=\mathbf{0}$，$\overline{R}_D$或$\overline{S}_D$信号可以直接将触发器置 **0** 或置 **1**，显然，$\overline{R}_D$和$\overline{S}_D$对触发器的状态有优先控制权。只有当$\overline{S}_D=\overline{R}_D=\mathbf{1}$时，触发器才能被 CP 上升沿触发，按 D 端逻辑值更新状态。由此得出电路的功能表如表题解 5.4.7 所示。

表题解 5.4.7　D 触发器的功能表

输　入				输　出	
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q	$\overline{Q}$
L	H	×	×	H	L
H	L	×	×	L	H
L	L	×	×	H	H
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q^{n+1}	$\overline{Q^{n+1}}$
H	H	↑	L*	L	H
H	H	↑	H*	H	L

L* 和 H* 表示 CP 脉冲上升沿到来之前瞬间的电平。

5.4.8　维持阻塞 D 触发器电路如图题 5.4.8 所示，试分析输入端 X 和 Y 的作用。

解：当 $X=\mathbf{0}$，$Y=\mathbf{1}$ 时，$Y_1=\mathbf{1}$，$\overline{S}=\overline{Y_1\cdot CP\cdot Y}=\overline{CP}$，$\overline{R}=\overline{\overline{S}\cdot CP\cdot Y_4}=\mathbf{1}$。$X=\mathbf{0}$ 将 Q 置 **1**，并反馈到 G_6 门的一个输入，其他 2 个输入均为 **1**，则 $\overline{Q}=\mathbf{0}$。

当 $X=\mathbf{1}$，$Y=\mathbf{0}$ 时，$Y=\mathbf{0}$ 使得 $\overline{S}=\mathbf{1}$，$\overline{Q}=\mathbf{1}$，则 G_5 门的 3 个输入均为 **1**，使 $Q=\mathbf{0}$。



图题 5.4.8

X、Y 分别为低有效的直接置 **1** 端和直接清零端。X、Y 不能同时为 **0**，否则出现 $Q=\overline{Q}=\mathbf{0}$ 的状态。

5.4.9 根据表题 5.4.9（主教材表 5.4.3）所示的参数确定，判断上升沿触发的 74HC74 在下列情况下是否能够正常工作。

（1）当 CP 上升沿到来之前，D 信号保持 10ns 时间不变。

（2）当 CP 上升沿到来之后，D 信号保持 3ns 时间不变。

解：（1）74HC74 的建立时间为 25ns，是指 D 信号在 CP 上升沿到来之前必须保持稳定的最短时间。10ns 不满足建立时间要求，因此不能正常工作。

（2）74HC74 的保持时间为 0ns，是指 D 信号在 CP 上升沿到来之后必须保持稳定的最短时间。3ns 满足保持时间要求，因此可以正常工作。

表题 5.4.9 几种典型的 D 触发器定时参数

型号	功能	工作电压 V_{CC}/V	t_{pd}/ns*		t_{SU}/ns	t_H/ns	t_w/ns	f_{cmax}/MHz
			最小	最大	最小	最小	最小	最高
74HC74	双 D 触发器	4.5		44	25	0	20	25
74HC374	八 D 触发器	4.5		45	25	5	20	24
74AUC1G74	单 D 触发器	2.5±0.2	0.8	1.2	0.4	0.3	1	275
74LVC1G79	单 D 触发器	3.3±0.3	1	4	1.3	1	2.5	160
74AUC1G79	单 D 触发器	2.5±0.2	0.3	1.3	0.5	0.1	1.7	275

* 测试条件：表中 74HC 系列逻辑电路的 Q 端负载电容为 $C_L=50$ pF，其余逻辑系列为 $C_L=15$ pF。

5.4.10 D 触发器时序图如图题 5.4.10 所示，说明各段是指什么时间参数。

解：t_0 为建立时间，输入信号 D 在时钟信号 CP 有效沿到来之前必须保持稳定的最短时间。

t_1 为保持时间，输入信号 D 在时钟信号 CP 有效沿到来之后必须保持稳定的最短时间。图中 D 变低电平的时间大于规定的保持时间。



图题 5.4.10

t_2为 CP 信号的周期。

t_3为 CP 信号的脉冲宽度。

t_4为 Q 从低电平到高电平对 CP 信号的延迟时间。

t_5为 Q 从高电平到低电平对 CP 信号的延迟时间。

5.4.11 某下降沿触发的 JK 触发器的动态特性参数为：t_{SU} = 5ns，t_{pHL} = 10ns，t_{pLH} = 15ns。试在图题 5.4.11 所示的时序图中标出各时间参数的位置。

解：建立时间 t_{SU}，输出从高电平到低电平的延迟时间 t_{pHL}和从低电平到高电平的延迟时间 t_{pLH}，如图题解 5.4.11 所示。



图题 5.4.11



图题解 5.4.11

5.5 触发器的逻辑功能

5.5.1 两相脉冲产生电路如图题 5.5.1 所示，试画出在$\overline{CP}$作用下 ϕ_1、ϕ_2的波形，并说明 ϕ_1和 ϕ_2的时间关系。各触发器的初始状态为 **0**。

解：由图题 5.5.1 可知，两个 D 触发器均接成翻转型的，每来一个脉冲下降沿，输出状态翻转一次，可得 Q_0和 Q_1的波形。

根据电路得 ϕ_1、ϕ_2的逻辑表达式：



图题 5.5.1

$$\phi_1 = Q_1$$

$$\phi_2 = Q_0 Q_1 + \overline{Q}_0\ \overline{Q}_1 = Q_0 \odot Q_1$$

ϕ_2为 Q_0和 Q_1的**同或**，可得 ϕ_1、ϕ_2的波形图如图题解 5.5.1 所示。由波形图可知 ϕ_1超前 ϕ_2一个$\overline{CP}$周期。



图题解 5.5.1

5.5.2 逻辑电路如图题 5.5.2 所示，初始状态为 $Q_0 = Q_1 = \mathbf{0}$，试画出在 CP 作用下，ϕ_0、ϕ_1、ϕ_2和 ϕ_3的波形。



图题 5.5.2

解：由逻辑电路图和 D 触发器特性方程

$$Q^{n+1}=D$$

可列出表达式

$$Q_0^{n+1}=\overline{Q_1^n}$$

$$Q_1^{n+1}=Q_0^n$$

设初态为 $Q_1=Q_0=\mathbf{0}$，列出真值表如表题解 5.5.2 所示。继而画出波形图，如图题解 5.5.2 所示。

表题解 5.5.2

CP 个数	$A_1(Q_1)$	$A_0(Q_0)$	ϕ_3	ϕ_2	ϕ_1	ϕ_0
0	**0**	**0**	**1**	**1**	**1**	**0**
1	**0**	**1**	**1**	**1**	**0**	**1**
2	**1**	**1**	**0**	**1**	**1**	**1**
3	**1**	**0**	**1**	**0**	**1**	**1**
4	**0**	**0**	**1**	**1**	**1**	**0**
5	**0**	**1**	**1**	**1**	**0**	**1**



图题解 5.5.2

5.5.3　逻辑电路和各输入信号波形如图题 5.5.3 所示，$\overline{R}$ 为异步清零端。画出两触发器 Q 端的波形。设触发器的初始状态均为 **0**。

解：首先$\overline{C}$的低电平将 Q_0、Q_1异步置 **0**，第 1 个 CP 上升沿到来时，$A=\mathbf{0}$，两个触发器均维持 **0** 状态不变；直到第 2 个 CP 上升沿到来，$A=\mathbf{1}$ 使 $Q_0=\mathbf{1}$。第 3、4 个 CP 上升沿到来时 $A=\mathbf{0}$，则 Q_0均为 **0**。

Q_0作为后面触发器的时钟脉冲，其上升沿到来，$Q_1=\mathbf{1}$。因此画出 Q_0、Q_1的波形图如图



图题 5.5.3

题解 5.5.3 所示。



图题解 5.5.3

5.5.4 逻辑电路如图题 5.5.4 所示，$\overline{R}$ 为异步清零端。已知$\overline{CP}$和 A 的波形，画出触发器 Q 端的波形，设触发器的初始状态为 **0**。



图题 5.5.4

解：在每个时钟脉冲下降沿，根据触发器的输入 A 确定输出 Q。由于 $\overline{R}=\overline{\overline{CP}\cdot Q}$，当$\overline{CP}=Q=\mathbf{1}$ 使 $\overline{R}$ 为 **0** 时，触发器立即置 **0**。

第 1 个下降沿后 $Q=\mathbf{1}$，并且持续到$\overline{CP}=\mathbf{1}$，则使 $\overline{R}$ 产生一个低电平，置 $Q=\mathbf{0}$，而 $Q=\mathbf{0}$ 又立即使 $\overline{R}=\mathbf{1}$，因此，$\overline{R}=\mathbf{0}$ 的时间非常短。$\overline{CP}$的第 2、3 个下降沿重复此过程。第 4 个下降后 $Q=\mathbf{0}$。由此得出 Q 端的波形如图题解 5.5.4 所示。

5.5.5 逻辑电路和输入信号波形如图题 5.5.5 所示，R 为异步清零端，画出各触发器 Q 端的波形。设触发器的初始状态均为 **0**。



图题解 5.5.4



图题 5.5.5

解:图题 5.5.5 中的 R 端是异步置零端,高电平有效,当 $R=\mathbf{1}$ 时 $Q=\mathbf{0}$。先列真值表如表题解 5.5.5 所示。分别分析 CP_0 和 R_0 对 Q_0 的影响及 CP_1 和 R_1 对 Q_1 的影响,画出如图题解 5.5.5 所示波形。

表题解 5.5.5

CP_0	$R_0(Q_1)$	Q_0	$\overline{Q}_0$	CP_2	$R_1(\overline{Q}_0)$	Q_1	$\overline{Q}_1$
初态×	**0**	**0**	**1**	×	**1**	**0**	**1**
↑	**0**	**1**	**0**	×	**0**	**0**	**1**
×	**0**	**1**	**0**	↑	**0**	**1**	**0**
×	**1**	**0**	**1**	×	**1**	**0**	**1**
×	**0**	**0**	**1**	×	**1**	**0**	**1**
↑	**0**	**1**	**0**	×	**0**	**0**	**1**
×	**0**	**1**	**0**	↑	**0**	**1**	**0**
×	**1**	**0**	**1**	×	**1**	**0**	**1**
×	**0**	**0**	**1**	×	**1**	**0**	**1**

5.5.6 试用卡诺图化简表题 5.5.6(主教材表 5.5.2)表达的逻辑关系,并将结果与主教材中式(5.5.2)核对。



图题解 5.5.5

表题 5.5.6 *JK* 触发器的特性表

J	K	Q^n	Q^{n+1}
0	**0**	**0**	**0**
0	**0**	**1**	**1**
0	**1**	**0**	**0**
0	**1**	**1**	**0**
1	**0**	**0**	**1**
1	**0**	**1**	**1**
1	**1**	**0**	**1**
1	**1**	**1**	**0**

解：由表题 5.5.6 可得卡诺图如图题解 5.5.6 所示，由图可得

$$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$$

结果与式(5.5.2)一致。



图题解 5.5.6

5.5.7 设下降沿触发的 *JK* 触发器初始状态为 **0**，$\overline{CP}$、J、K 信号如图题 5.5.7 所示，试画出触发器 Q 端的输出波形。



图题 5.5.7

解：画波形时，根据 *JK* 触发器的特性表及每一个下降沿前瞬间 J 和 K 的值，判断触发器输出 Q 的值，当 $J=K=\mathbf{0}$ 时，Q 为保持状态；当 $J=\mathbf{0}$，$K=\mathbf{1}$ 时，Q 被置 **0**；当 $J=\mathbf{1}$，$K=\mathbf{0}$ 时，Q 被置 **1**；当 $J=K=\mathbf{1}$ 时，Q 翻转。

第 1 个下降沿 $J=\mathbf{0}$，$K=\mathbf{1}$，Q 保持 **0** 状态不变。第 2 个下降沿 $J=\mathbf{1}$，$K=\mathbf{1}$，Q 翻转为 **1**。

以此类推，画出 Q 端的波形如图题解 5.5.7 所示。



图题解 5.5.7

5.5.8 电路如图题 5.5.8 所示，画出在$\overline{CP}$脉冲作用下 Q 端波形。设各触发器的初始状态为 **0**。



图题 5.5.8

解：由 JK 触发器的特性方程 $Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$ 及 T 触发器特性方程 $Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n$，对照图题 5.5.8 各触发器电路可得：

(a) $Q_0^{n+1}=J\overline{Q_0^n}+\overline{K}Q_0^n=\mathbf{1}$　　(b) $Q_1^{n+1}=J\overline{Q_1^n}+\overline{K}Q_1^n=\mathbf{0}$

(c) $Q_2^{n+1}=J\overline{Q_2^n}+\overline{K}Q_2^n=\overline{Q_2^n}$　　(d) $Q_3^{n+1}=T\overline{Q_3^n}+\overline{T}Q_3^n=\mathbf{1}$

于是，画出各触发器 Q 端的波形，如图题解 5.5.8 所示。



图题解 5.5.8

5.5.9 逻辑电路如图题5.5.9所示，已知$\overline{CP}$和X的波形，试画出Q_0和Q_1的波形。触发器的初始状态均为**0**。



图题5.5.9

解：图题5.5.9所示电路中，D触发器接成翻转型，在时钟脉冲每一个下降沿，输出Q_0改变一次。JK触发器的输入$J=K=X\oplus Q_0^n$，当$J=K=\mathbf{0}$时，Q_1处于保持状态。，当$J=K=\mathbf{1}$时，Q_1在每一个时钟脉冲下降沿翻转，得到Q_0和Q_1的波形如图题解5.5.9所示。



图题解5.5.9

5.5.10 SR触发器是一个具有置**1**和清**0**功能的触发器，由D触发器和逻辑门构成的SR触发器及符号如图题5.5.10所示，试列出特征表，求特性方程。

解：根据电路图写出触发器输入D的方程$D=(S+Q^n)\overline{R}$，然后其代入D触发器特性方程，得到$Q^{n+1}=(S+Q^n)\overline{R}$。

将输入以及现态的所有组合状态代入上述方程求出次态，并考虑SR触发器的约束条件$SR=\mathbf{0}$，即当$S=R=\mathbf{1}$的输出状态为非定义状态，得特性表如表题解5.5.10所示。

根据功能表并用卡诺图化简，由于有约束条件$SR=\mathbf{0}$，填卡诺图时，$S=R=\mathbf{1}$看成无关项，



图题5.5.10

因此，求得特性方程为

$$Q^{n+1}=S+\overline{R}Q^n$$

表题解 5.5.10 特性表

S	R	Q^n	Q^{n+1}	功能
0	**0**	**0**	**0**	保持
0	**0**	**1**	**1**	
0	**1**	**0**	**0**	清 **0**
0	**1**	**1**	**0**	
1	**0**	**0**	**1**	置 **1**
1	**0**	**1**	**1**	
1	**1**	**0**	非定义状态	禁用
1	**1**	**1**	非定义状态	

5.5.11 试用 T 触发器和必要的门电路实现 D 触发器的逻辑功能。

解：为了确定驱动 T 触发器 T 端的组合逻辑，首先应列出 D 触发器的特性表，并在该表右侧逐行列出对 T 触发器的驱动要求，即 T 端所要求的逻辑值。如果 Q^n 到 Q^{n+1} 状态不变，则 $T=\mathbf{0}$；如果 Q^n 到 Q^{n+1} 状态翻转，则 $T=\mathbf{1}$。得到的真值表如表题解 5.5.11 所示。

表题解 5.5.11

D	Q^n	Q^{n+1}	T
0	**0**	**0**	**0**
0	**1**	**0**	**1**
1	**0**	**1**	**1**
1	**1**	**1**	**0**

然后根据真值表得到 T 端的驱动方程

$$T=\overline{D}Q+D\overline{Q}$$

最后根据驱动方程画出用 T 触发器实现 D 触发器逻辑功能的逻辑图，如图题解 5.5.11 所示。



图题解 5.5.11

5.6 用 Verilog HDL 描述锁存器和触发器

5.6.1 试说明下列程序所完成的逻辑功能，并画出它的逻辑图。

```
module d_latch_rst (Rd, control, D, Q);
  input Rd, control, D;
```

```
  output reg Q;
  always @(Rd or control or D)
    if(~Rd) Q <= 1'b0;
    else if(control)
        Q<= D;
endmodule
```



图题解 5.6.1

解：该程序描述的是一个D锁存器，有3个输入（Rd，control和D），一个输出（Q）。其中Rd为异步清零端，低电平有效。当Rd为**1**且control为**1**时，输入D的变化才能传送到输出Q；当Rd为**1**且control为**0**时，输出Q保持不变。其逻辑图如图题解5.6.1所示。

5.6.2 试用Verilog HDL行为建模方式描述一个下降沿触发的D触发器，要求具有异步置零功能，即置零信号变为低电平时，将触发器的输出置零。

解：下降沿触发D触发器的Verilog HDL行为描述程序如下：

```
//D flip-flop with asynchronous reset
module async_rst_DFF (Q, QN, D, CP, Rd);
  output reg Q, QN;
  input D, CP, Rd;
  assign QN = ~Q;
  always @(negedge CP or negedge Rd)
    if (~Rd)  Q <= 1'b0; //异步清零
    else      Q <= D;    //同步行为
endmodule
```

5.6.3 阅读下列两个程序，画出它们的逻辑图。

(1)

```
module DFF1 (Qa, Qb, D, CP);
  input D,CP;
  output reg Qa, Qb;
  always @(posedge CP)
  begin
       Qa = D;
       Qb = Qa;
  end
endmodule
```

(2)

```
module DFF2 (Qa, Qb, D, CP);
  input D,CP;
  output reg Qa, Qb;
  always @(posedge CP)
  begin
      Qa <= D;
      Qb <= Qa;
  end
endmodule
```

解：由于(1)中的程序在串行语句块中使用的是阻塞型赋值语句，故两条赋值语句按排列的先后顺序依次执行，在时钟信号CP的上升沿到来时，Qa先得到D输入端的值，然后又将D的值传送给Qb，即两条串行语句执行完后，Qa和Qb的值相同，相当于两个D触发器并联，其逻辑图如图题解5.6.3(a)所示。

(2)中的程序在串行语句块中使用的是非阻塞型赋值语句，故在时钟信号CP的上升沿到来时，两条语句同时执行，Qa得到D输入端的值，Qb则得到Qa变化之前原来的“老



图题解 5.6.3

值”,即两条串行语句执行完后,Qa 和 Qb 的值不相同,相当于两个 D 触发器串联,其逻辑图如图题解 5.6.3(b)所示。

5.6.4 阅读下列程序,说明它所完成的逻辑功能。

```
module JK_FF (
    output reg Q,
    output Qnot,
    input J, K, CP
);
assign Qnot = ~ Q ; //连续赋值
always @(negedge CP)
begin
  case ({J, K})
      2'b00: Q <= Q;
      2'b01: Q <= 1'b0;
      2'b10: Q <= 1'b1;
      2'b11: Q <= ~ Q;
    endcase
  end
endmodule
```

解:这个模块描述的是下降沿触发的 *JK* 触发器的功能。代码中将输入信号 J、K 拼接起来成为一个两位向量({J,K}),它的取值可能是二进制数 **00**、**01**、**10**、**11**,**case** 语句后面的 4 条分支语句正好说明在时钟信号 CP 下降沿作用后,触发器的次态,正好符合 *JK* 触发器的特性表,所以它是 *JK* 触发器的行为级描述。

6 时序逻辑电路

一、内容提要及重点

本章的内容提要：

1. 时序电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关。时序电路可分为同步和异步两大类。逻辑方程组（激励方程组、状态转换方程组、输出方程组）、状态转换表、状态转换图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要工具。

2. 同步时序电路的分析和设计是本章重点讨论的内容。同步时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态转换表、画出状态转换图和时序图，最后分析得到电路的逻辑功能。同步时序逻辑电路的设计，首先根据逻辑功能的需求，推导出原始状态转换图或原始状态转换表，有必要时需进行状态化简，继而对状态进行编码得到状态转换表，然后根据状态转换表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。

3. 时序电路的功能、结构和种类繁多。本章仅对寄存器和计数器等几种典型的时序电路模块进行了较详细的讨论。应用这些电路模块，能设计出各种不同功能的电子系统。这些模块的内部电路结构可作为设计其他逻辑电路的范例，也可作为初学者使用 HDL 以抽象方式描述时序电路时的实际映像。

4. 比较复杂的时序电路目前一般都使用可编程逻辑器件实现。

本章的重点：

时序逻辑电路的基本概念和表达方法。同步时序逻辑电路的分析与设计。移位寄存器、计数器等典型时序逻辑电路模块的结构、工作原理和应用。

二、典型例题解析

例 6.1 分析图 6.1(a)所示的同步时序电路。试列出状态转换表，画出状态转换图。

解题思路：同步时序电路的分析实际上是一个读图、识图的过程：按照给定的时序电路，



图 6.1(a) 例 6.1 的电路图

通过分析其状态和输出信号在输入变量和时钟作用下的转换规律,理解其逻辑功能和工作特性。一般步骤如下:

① 根据给定的同步时序电路导出激励方程组、状态转换方程组和输出方程组;

② 根据状态转换方程组和输出方程组,列出电路的状态转换表,画出状态转换图和时序图;

③ 确定电路的逻辑功能。

解:该电路有一个输入信号 A 和一个输出信号 Y,用 2 个触发器作为存储电路,输出是触发器状态 Q_1 和输入 A 的函数,为米利型同步时序逻辑电路。

(1) 根据电路列出方程组

由于图 6.1(a)所示电路是由 D 触发器构成的同步时序电路,$Q^{n+1}=D$,所以可以直接由激励方程写出状态转换方程

$$Q_1^{n+1}=D_1=A\overline{Q}_1^nQ_0^n$$

$$Q_0^{n+1}=D_0=\overline{A}+\overline{Q}_1^nQ_0^n$$

列出输出方程

$$Y=AQ_1$$

(2) 列状态转换表,计算并填写各次态和输出变量值

首先填入现态 Q_1^n、Q_0^n 的 4 种组合状态,然后将输入变量 A 和 Q_1^n、Q_0^n 的不同值一一代入两状态转换方程和输出方程进行计算,分别求出不同状态下的 Q_1^{n+1}、Q_0^{n+1} 和 Y 的值。例如,当 $Q_1^nQ_0^n=\mathbf{00}$、$A=\mathbf{0}$ 时,将 3 个逻辑变量分别代入两状态转换方程和输出方程,得到 $Q_1^{n+1}=A\overline{Q}_1^nQ_0^n=\mathbf{0}$,$Q_0^{n+1}=\overline{A}+\overline{Q}_1^nQ_0^n=\mathbf{1}$,$Y=AQ_1=\mathbf{0}$。于是把"**01/0**"填写在 $Q_1^nQ_0^n=\mathbf{00}$ 对应的行与 $A=\mathbf{0}$ 对应的列的交叉栏中。如此这般,共计计算 $3\times2^{(2+1)}$ 次,可把转换表的栏目全部填写完毕,于是得到如表 6.1 所示的状态转换表。

表 6.1 例 6.1 的状态转换表

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	$A=0$	$A=1$
0 0	01/0	00/0
0 1	01/0	11/0
1 0	01/0	00/1
1 1	01/0	00/1

（3）画状态转换图

先把 Q_1、Q_0 表示的 4 个状态画好，然后根据状态转换表标出状态转换的方向以及输入条件 A 和相应输出 Y 的逻辑值。例如，以 $Q_1Q_0=00$ 为现态，当 $A=0$ 时，根据状态转换表，次态为 **01**，$Y=0$，于是，画出 **00** 至 **01** 的方向线，并在线旁标出 **0/0**。同样以 $Q_1Q_0=00$ 为现态，当 $A=1$ 时，次态仍为 **00**，$Y=0$，方向线则从 **00** 出发仍返回 **00**，应在线旁标出 **1/0**。像这样，逐行按状态转换表画出所有的方向线并标记输入和输出，最后得到的状态图如图 6.1(b) 所示。



图 6.1(b) 例 6.1 的状态转换图

例 6.2 电路如图 6.2(a)所示，试列出其状态转换表，画出状态转换图。

解题思路：观察电路，这仍是一个同步时序电路，解题思路与例 6.1 相同。

解：由图 6.2(a)可见，该电路有两个输入信号 A、B 和两个输出信号 X、Y，用 3 个触发器作为存储电路，输出只是 3 个触发器状态的函数，为穆尔型时序逻辑电路。

（1）根据电路列出逻辑方程组

① 状态转换方程组

使用 D 触发器可以直接列出状态转换方程组。

$$Q_0^{n+1}=D_0=Q_2^n+A\overline{Q}_1^n+\overline{A}Q_0^n$$

$$Q_1^{n+1}=D_1=A\overline{Q}_2^nQ_0^n+\overline{A}Q_1^n+Q_2^nQ_1^n$$

$$Q_2^{n+1}=D_2=Q_2^n\overline{Q}_0^n+\overline{A}B\overline{Q}_0^n$$

② 输出方程组

$$X=Q_2+\overline{Q}_1+\overline{Q}_0$$



图 6.2(a) 例 6.2 的逻辑图

$$Y=Q_2Q_1+Q_2\overline{Q}_0$$

(2) 列出状态转换表

将 3 个状态变量 Q_2^n、Q_1^n、Q_0^n 和两个输入变量 A、B，共计 $2^{(3+2)}$ 个不同二进制组合值分别代入状态转换方程组的各方程，将 Q_2^n、Q_1^n、Q_0^n 的值分别代入输出方程组的各方程，并进行计算，可以列出状态转换表如表 6.2(a)所示。

表 6.2(a) 例 6.2 的转换状态表

$Q_2^nQ_1^nQ_0^n$	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$				X	Y
	$AB=00$	$AB=01$	$AB=10$	$AB=11$		
000	000	100	001	001	1	0
001	001	001	011	011	1	0
010	010	110	000	000	1	0
011	011	011	010	010	0	0
100	101	101	101	101	1	1
101	001	001	001	001	1	0
110	111	111	111	111	1	1
111	011	011	011	011	1	1

用符号变量表示状态时，如令 **000** = 初始，其他状态则以 S 和 $Q_2Q_1Q_0$ 的二进制数的十进制值分别作为下标，如 **001** = S_1、**010** = S_2、…，可以得到如表 6.2(b)所示的状态转换表。

表 6.2(b) 用符号变量表示状态的状态转换表

S^n	S^{n+1}				X	Y
	$AB=\mathbf{00}$	$AB=\mathbf{01}$	$AB=\mathbf{10}$	$AB=\mathbf{11}$		
初始	初始	S_4	S_1	S_1	**1**	**0**
S_1	S_1	S_1	S_3	S_3	**1**	**0**
S_2	S_2	S_6	初始	初始	**1**	**0**
S_3	S_3	S_3	S_2	S_2	**0**	**0**
S_4	S_5	S_5	S_5	S_5	**1**	**1**
S_5	S_1	S_1	S_1	S_1	**1**	**0**
S_6	S_7	S_7	S_7	S_7	**1**	**1**
S_7	S_3	S_3	S_3	S_3	**1**	**1**

(3) 画出状态转换图

根据表 6.2(b)的状态转换表可画出状态转换图，如图 6.2(b)所示。

这里，采用转换表达式来标记引起转换的输入变量组合，例如，从表 6.2(b)所示的状态转换表可以看出，控制初始状态转换到 S_1 的输入变量为 $AB=\mathbf{10}$ 或 $AB=\mathbf{11}$，于是，使转换成立(为 **1**)的转换表达式为 $A\overline{B}+AB=A$。图 6.2(b)中标记为 **1** 的状态转换是无条件转换，即无论输入变量是何值，下一状态总是转换到箭头指向的状态。这种标记方式把状态图中的方向线从 2^5 根减少到 14 根，使状态图简单明了。



图 6.2(b) 例 6.2 的状态图

例 6.2 所示的时序电路并不十分复杂，仅 3 个状态变量、2 个输入信号和 2 个输出信号，分析时，逻辑表达式的运算即已达到 $2^5\times3+2^3\times2$ 次。一般来说，对于 m 个状态变量、i 个输入信号，j 个输出信号，逻辑表达式的计算量将有 $2^{m+i}\times m+2^{m+i}\times j$ 次。可见，逻辑运算的繁琐

程度随状态变量和输入变量数目呈指数性暴涨。这种机械的、重复性很高的逻辑运算工作最好利用计算机进行，所以现代稍复杂的时序电路的分析与设计通常都使用计算机软件来完成。

例 6.3 试设计一个由输入变量 A、B 控制的多功能同步 2 位二进制计数器，其功能如表 6.3(a)所示，画出用 T 触发器实现的逻辑图。

表 6.3(a) 例 6.3 的功能表

AB	功能
0 0	保持
0 1	递增计数
1 0	递减计数
1 1	求反

解题思路：由于题中已给出了功能表，且计数器的状态变化也是明确的，所以可以省去建立原始状态转换图或状态转换表的步骤，而直接列出状态转换真值表，然后确定激励方程组，最后画出用 T 触发器实现的逻辑图。

解：

(1) 列出状态转换真值表

按表 6.3(a)所要求的功能，可直接以两个触发器的现态 Q_1^n、Q_0^n 和输入 A、B 作为变量，两个触发器的次态 Q_1^{n+1}、Q_0^{n+1} 作为函数，列出状态转换真值表如表 6.3(b)所示。注意，要根据二进制递增、递减规律填写相应的 Q_1^{n+1}、Q_0^{n+1} 状态。然后根据两触发器的现态和次态关系，在表中逐行确定相应的激励信号 T_1、T_0 的逻辑值。例如，表 6.3(b)中第一行，Q_1^n、Q_0^n 转换为 Q_1^{n+1}、Q_0^{n+1} 均保持为 **0** 不变，按照 T 触发器的特性方程 $Q_1^{n+1}=T\overline{Q}^n+\overline{T}Q^n$，激励信号应该为 $T_1=T_0=\mathbf{0}$；第二行，Q_1^n 到 Q_1^{n+1} 保持为 **0**，则激励信号应该为 $T_1=\mathbf{0}$。而 Q_0^n 转换为 Q_0^{n+1} 存在从 **0** 到 **1** 的翻转，于是得到 $T_0=1$。如此这般，将所要求的激励信号逻辑值全部填入，得到表 6.3(b)中 T_1、T_0 两列。

表 6.3(b) 根据表 6.3(a)列出的状态转换真值表和激励信号

Q_1^n	Q_0^n	A	B	Q_1^{n+1}	Q_0^{n+1}	T_1	T_0
0	**0**	**0**	**0**	**0**	**0**	**0**	**0**
0	**0**	**0**	**1**	**0**	**1**	**0**	**1**
0	**0**	**1**	**0**	**1**	**1**	**1**	**1**
0	**0**	**1**	**1**	**1**	**1**	**1**	**1**
0	**1**	**0**	**0**	**0**	**1**	**0**	**0**
0	**1**	**0**	**1**	**1**	**0**	**1**	**1**
0	**1**	**1**	**0**	**0**	**0**	**0**	**1**
0	**1**	**1**	**1**	**1**	**0**	**1**	**1**
1	**0**	**0**	**0**	**1**	**0**	**0**	**0**

续表

Q_1^n	Q_0^n	A	B	Q_1^{n+1}	Q_0^{n+1}	T_1	T_0
1	0	0	1	1	1	0	1
1	0	1	0	0	1	1	1
1	0	1	1	0	1	1	1
1	1	0	0	1	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	0	0	1	1

（2）确定激励方程组

根据表6.3(b)可画出两个 T 触发器的激励信号 T_1、T_2 的卡诺图，如图6.3(a)所示。



图6.3(a) T 触发器激励信号的卡诺图

经卡诺图化简，可以得到激励方程组

$$T_1 = A\overline{Q}_0 + BQ_0$$

$$T_0 = A + B$$

两个触发器的输出 Q_1、Q_0 即是电路的输出变量。

（3）画出逻辑图

按照激励方程组画出的逻辑图如图6.3(b)所示。



图6.3(b) 用 T 触发器实现的多功能同步2位二进制计数器的逻辑图

例 6.4 设计一个投币自动售货机控制电路。为简单起见，假设该售货机只出售 4 元的单一商品，并且只有一个投币孔（每次只能投入一枚硬币），只接收（识别）1 元和 5 角两种硬币。投入足够的钱之后，给出一件商品。如果投入了 4.5 元，在给出商品的同时，退还 5 角钱。卖出一件商品后，售货机重新回到未投币时的初始状态。

解题思路：设收到 5 角投币产生的输入信号 $A=\mathbf{1}$，否则 $A=\mathbf{0}$；收到 1 元投币产生的输入信号 $B=\mathbf{1}$，否则 $B=\mathbf{0}$。注意，A 和 B 不可能同时为 **1**。

设输出信号 $Y=\mathbf{1}$ 表示收到足够金额，控制投放一件商品，$Y=\mathbf{0}$ 表示金额不足；输出信号 $Z=\mathbf{1}$ 表示收到金额已超，控制找回 0.5 元，$Z=\mathbf{0}$ 表示无需退钱。

由于售货机接收投币后，需要记录累计的金额，并判断是否足额，所以可以用状态机来记录状态，并用穆尔型同步状态机来实现。

解：

（1）画状态转换图

根据题意，售货机收到的金额只可能是 0.5 元、1 元、1.5 元、2 元、2.5 元、3 元、3.5 元、4 元和 4.5 元，共 9 种情况，需要用 9 个状态来记录，再加上初始状态，共需要 10 个状态。设 S_0 表示初始状态，S_1 表示收到 0.5 元，S_2 表示收到 1 元，…，S_8 表示收到 4 元，S_9 表示收到 4.5 元。当处于 S_8 或 S_9 状态时，$Y=\mathbf{1}$，而处于 S_9 状态时，$Z=\mathbf{1}$。

售货机从初始状态 S_0 出发，当 $AB=\mathbf{10}$ 时，表示收到 0.5 元，状态转换到 S_1；若 $AB=\mathbf{01}$，则表示收到 1 元，状态由 S_0 直接转换到 S_2；而当 $AB=\mathbf{00}$ 时，表示无投币，状态保持在 S_0 不变。由于不会出现 $AB=\mathbf{11}$ 的输入，所以不需要考虑此输入下状态的转换。

类似地，从状态 S_1 出发，若 $AB=\mathbf{10}$，表示收到 0.5 元，状态转换到 S_2；若 $AB=\mathbf{10}$，则表示收到 1 元，状态由 S_1 直接转换到 S_3；而当 $AB=\mathbf{00}$ 时，表示无投币，状态保持在 S_1 不变。

以此类推，可画出售货机控制电路的原始状态转换图如图 6.4(a)所示。注意，进入 S_8 后，输出信号 $YZ=\mathbf{10}$，而进入 S_9 后，$YZ=\mathbf{11}$。处于 S_8 或 S_9 状态时，无论输入信号如何，即 $AB=\times\times$，下一个 CP 到来后，均转换到初始状态 S_0。

（2）列状态转换表

根据状态转换图可列出状态转换表如表 6.4(a)所示，共计 10 个状态，且不能再简化，因此至少需要 4 个触发器来实现。

表 6.4(a) 售货机控制电路的状态转换表

S^n	S^{n+1}			YZ
	$AB=\mathbf{00}$	$AB=\mathbf{01}$	$AB=\mathbf{10}$	
S_0	S_0	S_2	S_1	**00**
S_1	S_1	S_3	S_2	**00**
S_2	S_2	S_4	S_3	**00**
S_3	S_3	S_5	S_4	**00**
S_4	S_4	S_6	S_5	**00**

续表

S^n	S^{n+1}			YZ
	$AB=00$	$AB=01$	$AB=10$	
S_5	S_5	S_7	S_6	**00**
S_6	S_6	S_8	S_7	**00**
S_7	S_7	S_9	S_8	**00**
S_8	S_0	S_0	S_0	**10**
S_9	S_0	S_0	S_0	**11**



图 6.4(a) 控制电路的状态图

(3) 状态分配

这里选用 8421BCD 码为 10 个状态编码，编码后的转换表如表 6.4(b)所示。

表 6.4(b) 编码后的状态转换表

$Q_3Q_2Q_1Q_0$	$Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$			YZ
	$AB=00$	$AB=01$	$AB=10$	
0000	**0000**	**0010**	**0001**	**00**
0001	**0001**	**0011**	**0010**	**00**
0010	**0010**	**0100**	**0011**	**00**
0011	**0011**	**0101**	**0100**	**00**

续表

$Q_3Q_2Q_1Q_0$	$Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$			YZ
	$AB=00$	$AB=01$	$AB=10$	
0100	**0100**	**0110**	**0101**	**00**
0101	**0101**	**0111**	**0110**	**00**
0110	**0110**	**1000**	**0111**	**00**
0111	**0111**	**1001**	**1000**	**00**
1000	**0000**	**0000**	**0000**	**10**
1001	**0000**	**0000**	**0000**	**11**

（4）确定激励方程组和输出方程组

使用 D 触发器，需要 4 个触发器实现。激励方程和输出方程有 4 个触发器状态变量，还有 2 个输入变量，共计 6 个变量，不方便用卡诺图化简。由于 D 触发器特性方程为 $Q^{n+1}=D$，所以可以根据表 6.4(b)写逻辑函数表达式。当 $AB=\mathbf{00}$ 时，$Q_3^{n+1}=\mathbf{0}$；$AB=\mathbf{01}$ 时，同时有 $Q_3Q_2Q_1Q_0=\mathbf{0110}$ 或 $Q_3Q_2Q_1Q_0=\mathbf{0111}$，才有 $Q_3^{n+1}=\mathbf{1}$；而 $AB=\mathbf{10}$ 且 $Q_3Q_2Q_1Q_0=\mathbf{0111}$，才有 $Q_3^{n+1}=\mathbf{1}$。所以最高位触发器的激励方程为

$$D_3=\overline{A}\,\overline{B}\cdot\mathbf{0}+\overline{A}B(\overline{Q}_3Q_2Q_1\overline{Q}_0+\overline{Q}_3Q_2Q_1Q_0)+A\overline{B}\cdot\overline{Q}_3Q_2Q_1Q_0$$

用类似的方法，可以得到其余触发器的激励方程

$$\begin{aligned}D_2=&\overline{A}\,\overline{B}Q_2+\overline{A}B(\overline{Q}_3\overline{Q}_2Q_1\overline{Q}_0+\overline{Q}_3\overline{Q}_2Q_1Q_0+\overline{Q}_3Q_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1Q_0)\\&+A\overline{B}(\overline{Q}_3\overline{Q}_2Q_1Q_0+\overline{Q}_3Q_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1Q_0+\overline{Q}_3Q_2Q_1\overline{Q}_0)\\D_1=&\overline{A}\,\overline{B}Q_1+\overline{A}B(\overline{Q}_3\overline{Q}_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3\overline{Q}_2\overline{Q}_1Q_0+\overline{Q}_3Q_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1Q_0)\\&+A\overline{B}(\overline{Q}_3\overline{Q}_2\overline{Q}_1Q_0+\overline{Q}_3\overline{Q}_2Q_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1Q_0+\overline{Q}_3Q_2Q_1\overline{Q}_0)\\D_0=&\overline{A}\,\overline{B}(\overline{Q}_3\overline{Q}_2\overline{Q}_1Q_0+\overline{Q}_3\overline{Q}_2Q_1Q_0+\overline{Q}_3Q_2\overline{Q}_1Q_0+\overline{Q}_3Q_2Q_1Q_0)\\&+\overline{A}B(\overline{Q}_3\overline{Q}_2\overline{Q}_1Q_0+\overline{Q}_3\overline{Q}_2Q_1Q_0+\overline{Q}_3Q_2\overline{Q}_1Q_0+\overline{Q}_3Q_2Q_1Q_0)\\&+A\overline{B}(\overline{Q}_3\overline{Q}_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3\overline{Q}_2Q_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3Q_2Q_1\overline{Q}_0)\\=&(\overline{A}\,\overline{B}+\overline{A}B)(\overline{Q}_3\overline{Q}_2\overline{Q}_1Q_0+\overline{Q}_3\overline{Q}_2Q_1Q_0+\overline{Q}_3Q_2\overline{Q}_1Q_0+\overline{Q}_3Q_2Q_1Q_0)\\&+A\overline{B}(\overline{Q}_3\overline{Q}_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3\overline{Q}_2Q_1\overline{Q}_0+\overline{Q}_3Q_2\overline{Q}_1\overline{Q}_0+\overline{Q}_3Q_2Q_1\overline{Q}_0)\end{aligned}$$

输出方程组为

$$\begin{aligned}Y&=Q_3\overline{Q}_2\overline{Q}_1\overline{Q}_0+Q_3\overline{Q}_2\overline{Q}_1Q_0\\Z&=Q_3\overline{Q}_2\overline{Q}_1Q_0\end{aligned}$$

化简后得

$$\begin{aligned}D_3&=\overline{A}B\cdot\overline{Q}_3Q_2Q_1+A\overline{B}Q_0\cdot\overline{Q}_3Q_2Q_1\\D_2&=\overline{A}\,\overline{B}Q_2+\overline{A}B\overline{Q}_3(Q_2\oplus Q_1)+A\overline{B}\,\overline{Q}_3[Q_2\overline{Q}_1+Q_1(Q_2\oplus Q_0)]\end{aligned}$$

$$D_1=\overline{A}\,\overline{B}Q_1+\overline{A}B\overline{Q}_3\overline{Q}_1+A\overline{B}\,\overline{Q}_3(Q_1\oplus Q_0)$$

$$D_0=\overline{A}\,\overline{Q}_3Q_0+A\overline{B}\,\overline{Q}_3\overline{Q}_0$$

$$Y=Q_3\overline{Q}_2\overline{Q}_1$$

$$Z=Q_3\overline{Q}_2\overline{Q}_1Q_0$$

（5）画出逻辑电路图

根据激励方程组和输出方程组直接可以画出逻辑电路图，如图6.4(b)所示。这种以定义电路网络名称（网表）来替代实际连线的逻辑图，在很多电路分析软件和印制电路板设计软件中都是可被接受的。



图6.4(b) 售货机控制电路的逻辑图

从开始学习逻辑设计时就结合解决实际的工程问题，训练如何将学到的知识应用到实际中去，这样才不是孤立地学习一门“课程”，而是掌握有用的“知识”。

三、习题全解

6.1　时序逻辑电路的基本概念

6.1.1　已知一时序电路的状态转换表如表题 6.1.1 所示，A 为输入信号，试作出相应的状态转换图。

表题 6.1.1

S^n	S^{n+1}/Z	
	$A=0$	$A=1$
a	$d/1$	$b/0$
b	$d/1$	$c/0$
c	$d/1$	$a/0$
d	$b/1$	$c/0$

解：由状态转换图的概念及已知的状态转换表，可画出对应的状态转换图，如图题解 6.1.1 所示。



图题解 6.1.1

6.1.2　已知状态转换表如表题 6.1.2 所示，输入为 A_1A_0，试作出相应的状态转换图。

表题 6.1.2

S^n	S^{n+1}/Z			
	$A_1A_0=00$	$A_1A_0=01$	$A_1A_0=10$	$A_1A_0=11$
S_0	$S_0/0$	$S_1/0$	$S_3/0$	$S_2/1$
S_1	$S_1/0$	$S_2/1$	$S_3/1$	$S_0/0$
S_2	$S_2/0$	$S_1/0$	$S_3/0$	$S_3/0$
S_3	$S_3/0$	$S_0/1$	$S_2/0$	$S_2/0$

解：根据表题 6.1.2 所示的状态转换表，作出对应的状态转换图如图题解 6.1.2 所示。



图题解 6.1.2

6.1.3 已知状态转换图如图题 6.1.3 所示，试列出它的状态转换表。



图题 6.1.3

解：按图题 6.1.3 列出的状态转换表如表题解 6.1.3 所示。

表题解 6.1.3

S^n	S^{n+1}/Y			
	$A_1A_0=$ **00**	$A_1A_0=$ **01**	$A_1A_0=$ **10**	$A_1A_0=$ **11**
0	**0/0**	**1/1**	**0/0**	**1/0**
1	**0/0**	**1/1**	**1/1**	**1/1**

6.1.4 试画出 **101** 序列检测器的状态转换图，已知此检测器的输入序列、输出序列如下：

（1）输入 A：**0 1 0 1 0 1 1 0 1**

输出 Z：**0 0 0 1 0 1 0 0 1**

（2）输入 A：**0 1 0 1 0 1 1 0 1 0**

输出 Z：**0 0 0 1 0 0 0 0 1 0**

解：（1）这是序列 **101** 允许重叠出现的情况。具体分析如下：由于该序列检测器在收到编码 **101** 时，输出为 **1**，其他情况下输出为 **0**，因此要求电路能记忆输入的序列：输入为 **0**、接收到 **1**、接收到 **10**、接收到 **101** 四个状态，将它们分别用 S_0、S_1、S_2、S_3 表示。根据已知序列 1，当输入 A 为序列 **10101**，即序列 **101** 重叠出现时，相应输出 Z 为 **00101**，即显示两次检测到 **101** 序列，于是可画出其原始状态转换图和状态转换表分别如图题解 6.1.4（a）和表题解

6.1.4(a)所示。由于考虑到检测重叠出现的 **101** 序列，所以当检测到序列 **101**，进入状态 S_3 后，如再检测到 **0**，则返回 S_2 状态，等待下一个可能出现的 **1**。

表题解 6.1.4(a)

S^n	S^{n+1}/Z	
	$A=0$	$A=1$
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_2/0$	$S_1/0$

观察表题解 6.1.4(a)可见，S_1 和 S_3 是等价状态，可以合并。于是，可把表中 S_3 一行删除，将表中其他 S_3 改为 S_1，得到如图题解 6.1.4(b)所示化简后的状态转换图。



图题解 6.1.4

(2) 这是序列 101 不允许重叠出现的情况。由已知序列 2 可知，当 **101** 序列重叠出现时，Z 仅在第一次检测到 **101** 序列时输出 **1**，如在其后紧接着检测到 **01**，Z 输出为 **0**，这是和已知序列 **1** 不同的地方。因而电路在接收到第一个 **101** 序列后进入 S_3 状态，即认为一次检测结束。如果下一个序列编码为 **0**，则转向 S_0 状态，等待新的独立的 **101** 序列出现，而不是由 S_3 转向 S_2，等待检测重叠的 **101** 序列。由此可得已知序列 2 的原始状态转换图和原始状

态转换表分别如图题解 6.1.4(c)和表题解 6.1.4(b)所示。

表题解 6.1.4(b)

S^n	S^{n+1}/Z	
	$A=0$	$A=1$
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_1/0$

观察表题解 6.1.4(b)可见，S_0 和 S_3 是等价状态，可以合并，于是得到化简后的状态转换图如图题解 6.1.4(d)所示。

6.1.5 图题 6.1.5 所示是某时序电路的状态转换图，设电路的初始状态为 **01**，当序列 $A=$ **100110** 自左至右输入时，求该电路输出 Z 的序列。



图题 6.1.5

解：由图题 6.1.5 所示的状态转换图可知，当初态为 **01**，输入信号的序列 $A=$ **100110** 时，该时序电路将按图题解 6.1.5 所示的顺序改变状态，因而对应的输出序列为 $Z=$ **011010**。



图题解 6.1.5

6.1.6 已知某时序电路的状态转换表如表题 6.1.6 所示，输入为 A，试画出它的状态转换图。如果电路的初始状态为 b，输入信号 A 依次是 **0101111**，试求其相应的输出。

表题 6.1.6

S^n	S^{n+1}/Z	
	$A=0$	$A=1$
a	$a/0$	$b/0$
b	$a/1$	$d/1$

续表

S^n	S^{n+1}/Z	
	$A=\mathbf{0}$	$A=\mathbf{1}$
c	$b/\mathbf{1}$	$e/\mathbf{1}$
d	$d/\mathbf{0}$	$c/\mathbf{0}$
e	$b/\mathbf{1}$	$a/\mathbf{1}$

解：根据表题 6.1.6 所示的状态转换表，可直接画出与其对应的状态转换图如图题解 6.1.6(a)所示。当从初始状态 b 开始，依次输入 **0101111** 信号时，该时序电路将按图题解 6.1.6(b)所示的顺序改变状态，因而其相应的输出序列为 **1010101**。



图题解 6.1.6

6.1.7 已知某同步时序电路含有两个上升沿触发的 D 触发器，其激励方程组为

$$D_0 = X_2X_1 + X_1Q_0 + X_2Q_0$$

$$D_1 = X_2 \oplus X_1 \oplus Q_0$$

输出方程为

$$Z = Q_1$$

列出转换表，画出状态转换图，并分析其逻辑功能。若输入信号的波形如图题 6.1.7 所示，且电路的初始状态为 **00**，试画出 Q_1、Q_0 的波形。



图题 6.1.7

解：因为该同步时序电路使用 D 触发器构成，可直接列出其状态转换方程组

$$Q_0^{n+1} = D_0 = X_2X_1 + X_1Q_0^n + X_2Q_0^n$$

$$Q_1^{n+1} = D_1 = X_2 \oplus X_1 \oplus Q_0^n$$

同时已知输出方程为

$$Z = Q_1$$

由状态转换方程组和输出方程可列出该电路的状态转换表，如表题解 6.1.7 所示。由此可画出状态状态图如图题解 6.1.7(a)所示。由于输出 $Z=Q_1$，属穆尔型电路，因此输出 Z 与状态一起标注在圆圈内。

表题解 6.1.7

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}$				Z
	$X_2X_1=00$	$X_2X_1=01$	$X_2X_1=10$	$X_2X_1=11$	
00	00	10	10	01	0
01	10	01	01	11	0
10	00	10	10	01	1
11	10	01	01	11	1



图题解 6.1.7

图题解 6.1.7(b)示出在图题 6.1.7 所示波形激励下，Q_1、Q_0 的波形。

6.1.8 已知状态转换表如表题 6.1.8 所示，若电路的初始状态为 $Q_1Q_0=$ **00**，输入信号 A 波形如图题 6.1.8 所示，输出信号为 Z，试画出 Q_1Q_0 的波形（设触发器为下降沿触发）。

表题 6.1.8

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Z$	
	$A=0$	$A=1$
0 0	0 1/1	1 1/1
0 1	1 0/0	1 0/0
1 0	1 0/0	1 1/0
1 1	0 1/1	0 0/1



图题 6.1.8

解：根据已知的转换表及输入信号 $A=$ **011001**，该电路将由初始状态 $Q_1Q_0=$ **00** 开始，按图题解 6.1.8(a)所示的状态顺序改变状态，因而可画出 Q_1、Q_0 的波形图如图题解 6.1.8(b)所示。



图题解 6.1.8

6.2 同步时序逻辑电路的分析

6.2.1 试分析图题 6.2.1(a)所示时序电路，列出状态转换表并画出状态转换图。设电路的初始状态为 **0**，试画出在图题 6.2.1(b)所示波形作用下，Q 和 Z 的波形图。



图题 6.2.1

解：由所给电路图可写出该电路的状态转换方程和输出方程，分别为

$$Q^{n+1}=A\oplus Q^n$$

$$Z=\overline{AQ}$$

其状态转换表如表题解 6.2.1 所示，状态转换图如图题解 6.2.1(a)所示，Q 和 Z 的波形图如图题解 6.2.1(b)所示。

表题解 6.2.1

Q^n	Q^{n+1}/Z	
	$A=$ **0**	$A=$ **1**
0	**0/1**	**1/1**
1	**1/1**	**0/0**



图题解 6.2.1

6.2.2 试分析图题 6.2.2(a)所示时序电路，列出状态转换表并画出状态转换图。设电路的初始状态为 **0**，画出在图题 6.2.2(b)所示波形作用下，Q 和 Z 的波形图。



图题 6.2.2

解：由所给电路图可写出该电路的状态转换方程和输出方程：

$$\begin{aligned} Q^{n+1} &= Z\overline{Q}^n + \overline{Z}Q^n \\ &= (A\overline{Q}^n + \overline{A}Q^n)\overline{Q}^n + (AQ^n + \overline{A}\,\overline{Q}^n)Q^n \\ &= A\overline{Q}^n + AQ^n \\ &= A \end{aligned}$$

$$Z = A \oplus Q$$

列出状态转换表如表题解 6.2.2 所示，状态转换图如图题解 6.2.2(a)所示，Q 和 Z 的波形图如图题解 6.2.2(b)所示。

表题解 6.2.2

Q^n	Q^{n+1}/Z	
	$A=0$	$A=1$
0	**0/0**	**1/1**
1	**0/1**	**1/0**

6.2.3 试分析图题 6.2.3 所示同步时序电路，画出状态转换图。

解：由图题 6.2.3 所示电路可写出其状态转换方程组

$$Q_1^{n+1} = Q_0^n$$

$$Q_0^{n+1} = A$$

和输出方程



图题解 6.2.2



图题 6.2.3

$$Z=\overline{AQ_1\overline{Q}_0}$$

可列出状态转换表如表题解 6.2.3 所示，画出状态转换图如图题解 6.2.3 所示。

表题解 6.2.3

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Z$	
	$A=0$	$A=1$
0 0	00/1	01/1
0 1	10/1	11/1
1 0	00/1	01/0
1 1	10/1	11/1



图题解 6.2.3

6.2.4 试分析图题6.2.4所示电路，列出状态转换表，并画出状态转换图。当输入序列A为**0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1**，其输出序列Z是什么？该电路可以检测A的何种输入序列？



图题6.2.4

解：该电路的激励方程组为

$$D_0 = A(Q_1 + Q_0)$$

$$D_1 = A(\overline{Q}_1 + \overline{Q}_0)$$

分别将激励方程代入D触发器的特性方程，得到状态转换方程组为

$$Q_0^{n+1} = A(Q_1^n + Q_0^n)$$

$$Q_1^{n+1} = A(\overline{Q}_1^n + \overline{Q}_0^n)$$

输出方程为

$$Z = \overline{Q}_1 Q_0$$

根据状态转换方程组和输出方程可列出状态转换表，如表题解6.2.4所示，状态转换图如图题解6.2.4所示。

表题解6.2.4

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}$		Z
	$A=0$	$A=1$	
0 0	**0 0**	**1 0**	**0**
0 1	**0 0**	**1 1**	**1**
1 0	**0 0**	**1 1**	**0**
1 1	**0 0**	**0 1**	**0**



图题解6.2.4

根据状态转换图，如果 A 输入如下序列，则可得到相应的输出序列。

输入 A：**0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1**

输出 Z：**0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0**

可见，电路可以检测首次连续输入 3 个 **1** 时输出为 **1**，之后再连续输入 **1** 时，每输入两个 **1** 输出产生一个 **1**，只要输入为 **0**，则重新开始检测。

6.2.5 试画出图题 6.2.5（a）所示同步时序电路的状态转换图，并画出对应于 $\overline{CP}$ 的 Q_1、Q_0 波形，以及输出 Z 的波形，设电路的初始状态为 **00**。



图题 6.2.5

解：该电路中的激励方程组为

$$J_1 = \overline{Q}_0 \qquad K_1 = \mathbf{1}$$

$$J_0 = Q_1 \qquad K_0 = \mathbf{1}$$

分别将激励方程代入 JK 触发器的特性方程，得到状态转换方程组

$$Q_1^{n+1} = \overline{Q}_1^n \overline{Q}_0^n$$

$$Q_0^{n+1} = Q_1^n \overline{Q}_0^n$$

和输出方程

$$Z = Q_0 \, \overline{CP}$$

根据状态转换方程组和输出方程可列出该电路的状态转换表，如表题解 6.2.5 所示，状态转换图如图题解 6.2.5(a)所示。图题解 6.2.5(b)是 Q_1、Q_0 及 Z 的波形图。

表题解 6.2.5

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}$	Z
0 0	**1 0**	**0**
0 1	**0 0**	$\overline{CP}$
1 0	**0 1**	**0**
1 1	**0 0**	$\overline{CP}$



图题解 6.2.5

6.2.6 试分析图题 6.2.6 所示同步时序电路，写出激励方程组、状态转换方程组和输出方程，列出状态转换表并画出状态转换图。



图题 6.2.6

解：电路的激励方程组为

$$D_1 = A\overline{Q}_1$$

$$D_0 = Q_1 + \overline{Q}_0$$

状态转换方程组为

$$Q_1^{n+1} = A\overline{Q}_1^n$$

$$Q_0^{n+1} = Q_1^n + \overline{Q}_0^n$$

输出方程为

$$Z = \overline{Q}_1 + Q_0$$

这是个穆尔型同步时序电路。根据状态转换方程组和输出方程可列出状态转换表，如表题解 6.2.6 所示。

表题解 6.2.6

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}$		Z
	$A=0$	$A=1$	
0 0	0 1	1 1	1
0 1	0 0	1 0	1
1 0	0 1	0 1	0
1 1	0 1	0 1	1

状态转换图如图题解 6.2.6 所示。



图题解 6.2.6

6.2.7 试分析图题 6.2.7 所示同步时序电路，写出激励方程组、状态转换方程组，列出状态转换表并画出状态转换图。



图题 6.2.7

解：电路的激励方程组为

$$D_2 = Q_1$$

$$D_1 = Q_0$$

$$D_0 = (Q_2 \oplus Q_1) \oplus \overline{Q}_1 \overline{Q}_0$$

转换方程组为

$$Q_2^{n+1} = Q_1^n$$

$$Q_1^{n+1} = Q_0^n$$

$$Q_0^{n+1} = (Q_2^n \oplus Q_1^n) \oplus \overline{Q}_1^n \overline{Q}_0^n$$

这是个穆尔型同步时序电路。根据状态转换方程组可列出状态转换表，如表题解 6.2.7 所示。

表题解 6.2.7

$Q_2^n Q_1^n Q_0^n$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
0 0 0	**0 0 1**
0 0 1	**0 1 0**

续表

$Q_2^nQ_1^nQ_0^n$	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$
0 1 0	**1 0 1**
0 1 1	**1 1 1**
1 0 0	**0 0 0**
1 0 1	**0 1 1**
1 1 0	**1 0 0**
1 1 1	**1 1 0**

状态转换图如图题解6.2.7所示。



图题解 6.2.7

6.3 同步时序逻辑电路的设计

6.3.1 用 D 触发器设计一同步时序电路，其状态转换表如表题6.3.1所示。

表题 6.3.1

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	$A=0$	$A=1$
00	**01/0**	**11/0**
01	**10/0**	**00/0**
10	**11/0**	**01/0**
11	**00/1**	**10/1**

解：所要设计的电路有4个状态，需要用两个 D 触发器实现。

（1）列状态转换真值表和激励表

由表题6.3.1所给的状态转换表和 D 触发器的特性方程，可列出状态转换真值表和对各触发器的激励信号如表题解6.3.1所示。

表题解 6.3.1

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	D_1	D_0
0	0	0	0	1	0	0	1
0	0	1	1	1	0	1	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	0	0
1	0	0	1	1	0	1	1
1	0	1	0	1	0	0	1
1	1	0	0	0	1	0	0
1	1	1	1	0	1	1	0

（2）求激励方程组和输出方程

由表题解 6.3.1 画出各触发器激励信号和电路输出信号 Y 的卡诺图，如图题解 6.3.1(a)所示。从而，得到化简的激励方程组

$$D_1 = A \oplus Q_0 \oplus Q_1$$

$$D_0 = \overline{Q}_0$$

和输出方程

$$Y = Q_1 Q_0$$

根据激励方程组和输出方程可画出电路图，如图题解 6.3.1(b)所示。



图题解 6.3.1

6.3.2 某同步时序电路的状态转换图如图题6.3.2所示，试写出用D触发器设计时的最简激励方程组。不考虑自校正问题。



图题6.3.2

解：由图题6.3.2所示状态转换图可知，实现该同步时序电路需要用3个D触发器。

（1）根据状态转换图列出完全的状态转换真值表，如表题解6.3.2所示。其中，状态转换图中未包含的状态为不出现的状态，其次态可用无关项×表示。

（2）画出3个触发器的激励信号D_2、D_1、D_0的卡诺图。由于D触发器的特性方程为$Q^{n+1}=D$，所以可由状态转换真值表直接画出这3个卡诺图，如图题解6.3.2所示。

表题解6.3.2

Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1}(D_2)$	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$
0	0	0	×	×	×
0	0	1	0	1	1
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	0	0	1
1	1	0	1	0	0
1	1	1	×	×	×



图题解6.3.2

（3）由卡诺图得到最简激励方程组

$$D_2=\overline{Q}_0$$

$$D_1=\overline{Q}_2$$

$$D_0=\overline{Q}_1$$

6.3.3 试用上升沿触发的 D 触发器设计一同步时序电路，其状态转换图如图题 6.3.3 所示，要求电路使用的门电路最少。



图题 6.3.3

解：图题 6.3.3 所示的状态图有 **00**、**01**、**10**、**11** 四个状态，可用两个上升沿触发的 D 触发器实现。设两个触发器的输出为 Q_1、Q_0，输入信号为 A，输出信号为 Y。

（1）根据图题 6.3.3 所示状态转换图和 D 触发器的特性方程，可直接列出相应的状态转换真值表和激励信号如表题解 6.3.3 所示。

表题解 6.3.3

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	激励信号	
						D_1	D_0
0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1
0	1	0	1	1	0	1	1
0	1	1	0	1	0	0	1
1	0	0	0	0	0	0	0
1	0	1	1	0	1	1	0
1	1	0	1	1	1	1	1
1	1	1	1	0	1	1	0

（2）画出激励信号的卡诺图，如图题解 6.3.3(a)所示。

（3）由卡诺图得到最简激励方程组

$$\begin{cases} D_1=\overline{A}Q_0+AQ_1 \\ D_0=\overline{A}Q_0+A\overline{Q}_1 \end{cases}$$

和输出方程

$$Y=AQ_1+Q_1Q_0$$

（4）根据激励方程组和输出方程画出逻辑电路图，如图题解 6.3.3(b)所示。



图题解 6.3.3

6.3.4 试用下降沿触发的 D 触发器设计一同步时序电路，其状态转换图如图题 6.3.4（a）所示，S_0、S_1、S_2 的编码如图题 6.3.4（b）所示。



图题 6.3.4

解：电路有 3 个状态，图题 6.3.4（b）以两个触发器输出状态的卡诺图方式表达出所要求的状态编码方案，即 $S_0=\mathbf{00}$，$S_1=\mathbf{01}$，$S_2=\mathbf{10}$，S_3 为无效状态。设两个触发器的输出为 Q_1、Q_0，输入信号为 A，输出信号为 Y。

（1）由状态转换图可直接列出状态转换表，如表题解 6.3.4 所示。无效的次态可用无关项×表示。

（2）画出激励信号和输出信号的卡诺图。由于 D 触发器的特性方程为 $Q^{n+1}=D$，所以可由状态转换表直接画出两个激励信号 D_1、D_2 的卡诺图，以及输出 Y 的卡诺图，如图题解 6.3.4（a）所示。

表题解 6.3.4

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	$A=0$	$A=1$
0 0	**00/0**	**01/0**
0 1	**10/0**	**01/0**
1 0	**00/0**	**00/1**
1 1	××/×	××/×

（3）由卡诺图得到最简激励方程组

$$D_1=\overline{A}Q_0$$

$$D_0=A\overline{Q}_1$$

和输出方程

$$Y=AQ_1$$

（4）根据激励方程组和输出方程画出逻辑电路图，如图题解 6.3.4(b)所示。



图题解 6.3.4

（5）检查电路是否能自校正。

将无效状态 **11** 代入转换方程组

$$Q_1^{n+1}=\overline{A}Q_0^n$$

$$Q_0^{n+1}=A\overline{Q}_1^n$$

求其次态：当 $A=0$ 时，次态为 **10**，输出 $Y=0$；当 $A=1$ 时，次态为 **00**，输出 $Y=1$。于是，可得电路的完全状态转换图，如图题解 6.3.4(c)所示。倘若电路启动时进入无效状态 **11**，经过一

个时钟周期便自校正为有效状态。

如果要求电路启动时直接进入指定状态，可在电路中另设置**0**、置**1**电路，请读者自行设计，不再赘述。

6.3.5 试用下降沿触发的*JK*触发器和最少的门电路，实现图题6.3.5所示的Z_1和Z_2输出波形。



图题6.3.5

解：从图题6.3.5所示输出波形图可以看出，对于每一个Z_1或Z_2周期，可等分为4段时间间隔相等的状态，即$Z_2Z_1=\mathbf{00}$、$Z_2Z_1=\mathbf{01}$、$Z_2Z_1=\mathbf{11}$和$Z_2Z_1=\mathbf{01}$。因此，该电路可设定为4个状态：**00**、**01**、**10**、**11**，用两个下降沿触发的*JK*触发器实现。设两个触发器的状态为Q_1、Q_0，输出信号为Z_1、Z_2。

（1）由设定的4种状态可直接列出状态转换表，并根据*JK*触发器的激励条件推出激励信号如表题解6.3.5所示。

表题解6.3.5

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z_2	Z_1	J_1	K_1	J_0	K_0
0	**0**	**0**	**1**	**0**	**0**	**0**	×	**1**	×
0	**1**	**1**	**0**	**0**	**1**	**1**	×	×	**1**
1	**0**	**1**	**1**	**1**	**1**	×	**0**	**1**	×
1	**1**	**0**	**0**	**0**	**1**	×	**1**	×	**1**

（2）由表题解6.3.5可得化简的激励方程组

$$J_1=K_1=Q_0$$
$$J_0=K_0=\mathbf{1}$$

和输出方程组

$$Z_2=Q_1\overline{Q}_0$$
$$Z_1=Q_1+Q_0$$

（3）根据激励方程组和输出方程组画出逻辑电路图，如图题解6.3.5所示。



图题解 6.3.5

6.3.6 试用上升沿触发的 D 触发器设计一个 **1101** 序列检测器(序列可重叠),输入为串行编码序列,输出为检出信号。

解:

(1) 由给定的逻辑功能建立原始状态转换图和原始状态转换表

设输入端为 A,输出端为 Y。由题目要求可知,电路功能是对输入信号 A 的编码序列进行检测,一旦检测到信号 A 出现连续编码为 **1101** 序列时,输出为 **1**,否则为 **0**。

设电路的初始状态为 a。在此状态下,电路输出 $Y=\mathbf{0}$,这时可能的输入有 $A=\mathbf{0}$ 和 $A=\mathbf{1}$ 两种情况。若 $A=\mathbf{0}$,则是收到 **0**,下一状态应保持在状态 a 不变;若 $A=\mathbf{1}$,则转向状态 b,表示电路收到一个 **1**。在状态 b 下,若输入 $A=\mathbf{0}$,则表明连续输入编码为 **10**,则应回到初始状态 a,重新开始检测;若 $A=\mathbf{1}$,则进入状态 c,表示已连续收到两个 **1**。在状态 c 下,若 $A=\mathbf{1}$,表明已收到序列编码为 **111**,应当停留在状态 c,等待下一个编码是否为 **0**;若在状态 c 下 $A=\mathbf{0}$,表明已收到序列编码 **110**,则进入状态 d。在状态 d 下,若 $A=\mathbf{0}$,说明收到的序列是 **1100**,应回到状态 a 重新开始检测;若此时输入 $A=\mathbf{1}$,表明收到的编码序列为 **1101**,只有在这时输出 $Y=\mathbf{1}$,并进入状态 e。在状态 e 下,若输入 $A=\mathbf{0}$,则应回到状态 a,重新开始检测;若 $A=\mathbf{1}$,电路应转向状态 c,表示在收到 **1101** 之后又重新收到一个 **1**,即连续两个 **1**,表明已进入下一轮检测,看下一个编码是否为 **0**。根据上述分析,可以得出如图题解 6.3.6(a)所示的原始状态转换图,进而可列出其原始状态转换表,如表题解 6.3.6(a)所示。



图题解 6.3.6(a)

表题解 6.3.6(a)

S^n	S^{n+1}/Y	
	$A=\mathbf{0}$	$A=\mathbf{1}$
a	$a/\mathbf{0}$	$b/\mathbf{0}$
b	$a/\mathbf{0}$	$c/\mathbf{0}$
c	$d/\mathbf{0}$	$c/\mathbf{0}$
d	$a/\mathbf{0}$	$e/\mathbf{1}$
e	$a/\mathbf{0}$	$c/\mathbf{0}$

（2）状态化简

观察表题解6.3.6(a)发现，状态 e、b 是等价状态，可以合并。表题解6.3.6(b)所示为化简的结果：将状态 e 一行去除，并用状态 b 替换表题解6.3.6(a)中 S^{n+1}/Y 栏中的状态 e，于是得到最简状态转换表，如表题解6.3.6(b)所示。

表题解 6.3.6(b)

S^n	S^{n+1}/Y	
	$A=\mathbf{0}$	$A=\mathbf{1}$
a	$a/\mathbf{0}$	$b/\mathbf{0}$
b	$a/\mathbf{0}$	$c/\mathbf{0}$
c	$d/\mathbf{0}$	$c/\mathbf{0}$
d	$a/\mathbf{0}$	$b/\mathbf{1}$

（3）状态分配

观察图题解6.3.6(b)的状态转换图，如果以自然二进制码进行状态分配，取 $a=\mathbf{00}$，$b=\mathbf{01}$，$c=\mathbf{10}$，$d=\mathbf{11}$，则状态转换的顺序有部分与二进制编码值的递增顺序一致，按这种状态分配方案构成的时序电路，其组合电路将可能相对简单一些。把状态转换表中的 S^n 和 S^{n+1} 分别替换为触发器的现态 $Q_1^nQ_0^n$ 和次态 $Q_1^{n+1}Q_0^{n+1}$，把各状态名替换为状态赋值，于是得到状态转换表如表题解6.3.6(c)所示。



图题解 6.3.6(b)

表题解 6.3.6(c)

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	$A=\mathbf{0}$	$A=\mathbf{1}$
00	**00/0**	**01/0**
01	**00/0**	**10/0**
10	**11/0**	**10/0**
11	**00/0**	**01/1**

（4）确定激励方程组和输出方程

由于使用 D 触发器，$Q^{n+1}=D$，所以可直接从表题解 6.3.6(c)所示的状态转换表得到两个触发器的激励信号 D_1、D_0 的表达式

$$D_1=A\,\overline{Q}_1Q_0+\overline{A}Q_1\,\overline{Q}_0+AQ_1\,\overline{Q}_0$$

$$D_0=A\overline{Q}_1\,\overline{Q}_0+\overline{A}Q_1\,\overline{Q}_0+AQ_1Q_0$$

同理可得输出方程

$$Y=AQ_1^nQ_0^n$$

这里对最小项没有进行任何化简是因为考虑到可以共用乘积项以简化电路。

(5) 画出逻辑图

由激励方程组和输出方程即可画出逻辑电路图，如图题解 6.3.6(c)所示。



图题解 6.3.6(c)

6.3.7 试用 D 触发器设计一同步时序电路，其状态转换表如表题 6.3.7 所示。

表题 6.3.7

S^n	S^{n+1}		Z
	$A=\mathbf{0}$	$A=\mathbf{1}$	
a	b	d	**0**
b	c	b	**0**
c	b	a	**1**
d	b	c	**0**

解：由于给出了状态转换表，所以可直接进行状态分配。

(1) 状态分配

令 $a=\mathbf{00}$，$b=\mathbf{01}$，$c=\mathbf{10}$，$d=\mathbf{11}$，于是得到编码后的状态转换表如表题解 6.3.7 所示。

表题解 6.3.7

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}$		Z
	$A=0$	$A=1$	
0 0	0 1	1 1	0
0 1	1 0	0 1	0
1 0	0 1	0 0	1
1 1	0 1	1 0	0

（2）确定激励方程组和输出方程

由于使用 D 触发器，$Q^{n+1}=D$，可以直接从表题解 6.3.7 所示的转换表得到两个触发器的激励信号 D_1、D_0 的卡诺图，如图题解 6.3.7(a)所示。



图题解 6.3.7(a)

由卡诺图可确定电路的激励方程组

$$D_1=A\overline{Q}_1\overline{Q}_0+\overline{A}\,\overline{Q}_1Q_0+AQ_1Q_0$$

$$D_0=\overline{Q}_1\overline{Q}_0+\overline{A}Q_1+A\overline{Q}_1=\overline{Q}_1\overline{Q}_0+(A\oplus Q_1)$$

输出方程可从转换表直接得到

$$Z=Q_1\overline{Q}_0$$

（3）画出逻辑图

根据激励方程组和输出方程画出逻辑电路图，如图题解 6.3.7(b)所示。



图题解 6.3.7(b)

除了上述状态分配方案外，读者还可尝试一下其他状态分配方案，例如令 $a=\mathbf{00}$，$b=\mathbf{01}$，$c=\mathbf{11}$，$d=\mathbf{10}$，则得到电路的激励方程组

$$D_1=A\overline{Q}_0+\overline{A}\,\overline{Q}_1Q_0$$

$$D_0=\overline{A}+Q_1\overline{Q}_0+\overline{Q}_1Q_0=\overline{A}+(Q_1\oplus Q_0)$$

和输出方程

$$Z=Q_1Q_0$$

可以实现相同功能，电路结构会有所不同。

6.4　异步时序逻辑电路的分析

6.4.1　一时序电路如图题 6.4.1(a)所示，试画出在 CP 作用下，Q_0、Q_1、Q_2 和 Z 端的波形，设各触发器的初始状态均为 **0**。



图题 6.4.1

解：图题 6.4.1 所示电路是异步时序电路。

(1) 列出各逻辑方程组

① 根据逻辑图列出各触发器时钟信号的逻辑表达式

$$CP_0=CP_1=CP\oplus Q_2$$

(当 $Q_2=\mathbf{0}$ 时，对于每个 CP 上升沿，$cp_0=cp_1=\mathbf{1}$；当 $Q_2=\mathbf{1}$ 时，对于每个 CP 下降沿，$cp_0=cp_1=\mathbf{1}$)

$$CP_2=\overline{Q}_1(\text{对于 }\overline{Q}_1\text{ 上升沿},cp_2=\mathbf{1})$$

② 输出方程

$$Z=\overline{Q}_1$$

③ 激励方程组

$$J_2=\overline{Q}_2 \qquad K_2=\mathbf{1}$$

$$J_1=Q_0 \qquad K_1=\mathbf{1}$$

$$J_0=\overline{Q}_1 \qquad K_0=\mathbf{1}$$

④ 状态转换方程组

$$Q_2^{n+1}=(J_2\overline{Q}_2^n+\overline{K}_2Q_2^n)cp_2+Q_2^n\,\overline{cp}_2=\overline{Q}_2^ncp_2+Q_2^n\,\overline{cp}_2$$

$$Q_1^{n+1}=(J_1\overline{Q_1^n}+\overline{K}_1Q_1^n)\,cp_1+Q_1^n\,\overline{cp_1}=\overline{Q_1^n}Q_0^n cp_1+Q_1^n\,\overline{cp_1}$$

$$Q_0^{n+1}=(J_0\overline{Q_0^n}+\overline{K}_0Q_0^n)\,cp_0+Q_0^n\,\overline{cp_0}=\overline{Q_1^n}\,\overline{Q_0^n}cp_0+Q_0^n\,\overline{cp_0}$$

（2）列出状态转换表，画出状态转换图

根据状态转换方程组、输出方程及各触发器的 CP 表达式可列出该电路的状态转换表，如表题解 6.4.1 所示。具体推导方法如下：

由于 $CP_0=CP_1=CP\oplus Q_2$，所以当 $Q_2=\mathbf{0}$ 时，对应于每个 CP 上升沿，$cp_0=cp_1=\mathbf{1}$；当 $Q_2=\mathbf{1}$ 时，对应于每个 CP 下降沿，$cp_0=cp_1=\mathbf{1}$。而 cp_2 对应于 $\overline{Q}_1$ 上升沿，即对应于 Q_1 由 **1** 变 **0** 时为 **1**。对表中的每一行，首先由 $Q_1^nQ_0^n$ 推导出 $Q_1^{n+1}Q_0^{n+1}$，然后根据 Q_1 是否从 **1** 跳变到 **0** 来确定 cp_2 是否为 **1**，再决定 Q_2^{n+1}。最后，根据 Q_1 决定 Z。逐行类推，得到包括所有现态和次态的转换表。然后按照表中状态的变化顺序，画出含有全部状态的状态图如图题解 6.4.1(a) 所示，由于输出 Z 只取决于 Q_1，故写入圆圈内。

表题解 6.4.1

$Q_2^nQ_1^nQ_0^n$	cp_2	cp_1	cp_0	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$	Z
0 0 0	**0**	**1**	**1**	**0 0 1**	**1**
0 0 1	**0**	**1**	**1**	**0 1 0**	**1**
0 1 0	**1**	**1**	**1**	**1 0 0**	**0**
0 1 1	**1**	**1**	**1**	**1 0 0**	**0**
1 0 0	**0**	**1**	**1**	**1 0 1**	**1**
1 0 1	**0**	**1**	**1**	**1 1 0**	**1**
1 1 0	**1**	**1**	**1**	**0 0 0**	**0**
1 1 1	**1**	**1**	**1**	**0 0 0**	**0**

（3）画出波形图

可按状态转换图的变化顺序，画出 Q_2、Q_1、Q_0 和 Z 对应于图题 6.4.1(b) 所示 CP 的波形图，如图题解 6.4.1(b) 所示。这里需要特别注意：因为 $CP_0=CP_1=CP\oplus Q_2$，因此，要根据 Q_2 的逻辑值正确确定状态变化所对应的 CP 脉冲沿。

6.4.2 分析图题 6.4.2 所示时序电路[CP 脉冲同图题 6.4.1(b)]。

（1）写出各触发器的 CP 信号方程和激励方程；

（2）写出电路的状态转换方程组和输出方程；

（3）列出转换转换表并画出状态转换图；

（4）画出电路的时序图。

解：

（1）根据逻辑图写出各触发器的 CP 信号方程和激励方程组

① 各触发器的时钟信号表达式

$$CP_0=CP_1=CP\ （对于每个\ CP\ 上升沿，cp_0=cp_1=\mathbf{1}）$$

$$CP_2=Q_0（对于\ Q_0\ 上升沿，cp_2=\ \mathbf{1}）$$



(a)



(b)

图题解 6.4.1



图题 6.4.2

② 激励方程组

$$J_2 = K_2 = \mathbf{1}$$

$$J_1 = \overline{Q}_2 Q_0 \qquad K_1 = \mathbf{1}$$

$$J_0 = \overline{Q}_1 \qquad K_0 = \mathbf{1}$$

(2) 写出电路的状态转换方程组和输出方程

① 状态转换方程组

$$Q_2^{n+1} = (J_2\overline{Q}_2^n + \overline{K}_2 Q_2^n)\,cp_2 + Q_2^n\,\overline{cp}_2 = \overline{Q}_2^n cp_2 + Q_2^n\,\overline{cp}_2$$

$$Q_1^{n+1} = (J_1\overline{Q}_1^n + \overline{K}_1 Q_1^n)\,cp_1 + Q_1^n\,\overline{cp}_1 = \overline{Q}_2^n\overline{Q}_1^n Q_0^n cp_1 + Q_1^n\,\overline{cp}_1$$

$$Q_0^{n+1} = (J_0\overline{Q}_0^n + \overline{K}_0 Q_0^n)\,cp_0 + Q_0^n\,\overline{cp}_0 = \overline{Q}_1^n\overline{Q}_0^n cp_0 + Q_0^n\,\overline{cp}_0$$

② 输出方程

$$Z = Q_2 Q_0$$

（3）列出状态转换表，画出状态转换图

根据状态转换方程组、输出方程及各触发器时钟信号 cp_n 可列出该电路的状态转换表如表题解 6.4.2 所示。具体方法如下：

表题解 6.4.2

$Q_2^nQ_1^nQ_0^n$	cp_2	cp_1	cp_0	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$	Z
000	**1**	**1**	**1**	**101**	**0**
001	**0**	**1**	**1**	**010**	**0**
010	**0**	**1**	**1**	**000**	**0**
011	**0**	**1**	**1**	**000**	**0**
100	**1**	**1**	**1**	**001**	**0**
101	**0**	**1**	**1**	**100**	**1**
110	**0**	**1**	**1**	**100**	**0**
111	**0**	**1**	**1**	**100**	**1**

由于相应于每个 CP 上升沿 $cp_0=cp_1=\mathbf{1}$，所以对表中的每一行，首先由 $Q_2^nQ_1^nQ_0^n$ 推导出 $Q_1^{n+1}Q_0^{n+1}$，然后根据 Q_0 是否从 **0** 跳变到 **1** 来确定 cp_2 是否为 1，再决定 Q_2^{n+1}，最后确定 Z。逐行类推，得到包括所有现态和次态的状态转换表。可以看出，表中状态的变化顺序为 **000→101→100→001→010→000**，据此画出含有电路全部状态的完全状态转换图，如图题解 6.4.2（a）所示。由于输出 Z 只取决于 Q_2Q_0，故写入圆圈内。

（4）画出电路的时序图

可按状态转换图的变化顺序，画出 Q_2、Q_1、Q_0 和 Z 对应于图题 6.4.1（b）所示 CP 的时序图，如图题解 6.4.2（b）所示。

6.4.3 由 T' 触发器构成的异步 BCD 计数器如图题 6.4.3 所示。（1）CP_0 接计数脉冲信号；将 Q_0 与 CP_1 相连，试列出状态转换表并画出状态转换图；（2）CP_1 接计数脉冲信号，将 Q_3 与 CP_0 相连，再列状态转换表并画状态转换图。说明为什么该电路称为 BCD 计数器。

解：（1）CP_0 接计数脉冲信号，Q_0 与 CP_1 相连时

① 根据逻辑图写出各逻辑表达式和方程组

各触发器的时钟信号表达式

$$C_0=CP_0 \quad （对于每个\ CP_0\ 下降沿，cp_0=\mathbf{1}） \tag{6.4.3-1}$$

$$C_1=\overline{Q_3+Q_0}=\overline{Q}_3Q_0 \quad （当\ Q_3=\mathbf{0}\ 时，对于\ Q_0\ 下降沿，cp_1=\mathbf{1}） \tag{6.4.3-2}$$

$$C_2=Q_1 \quad （对于\ Q_1\ 下降沿，cp_2=\mathbf{1}） \tag{6.4.3-3}$$

$$C_3=\overline{\overline{Q_1Q_2+Q_3}+Q_0}=(Q_1Q_2+Q_3)Q_0 \quad （当\ Q_1Q_2+Q_3=\mathbf{1}\ 时，对于\ Q_0\ 下降沿，cp_3=\mathbf{1}） \tag{6.4.3-4}$$

将 cp_n 引入 T' 触发器的特性方程 $Q_0^{n+1}=\overline{Q}_0^n$ 得到状态转换方程组



(a)



(b)

图题解 6.4.2



图题 6.4.3

$$Q_0^{n+1}=\overline{Q}_0^n cp_0+Q_0^n\,\overline{cp}_0$$

$$Q_1^{n+1}=\overline{Q}_1^n cp_1+Q_1^n\,\overline{cp}_1$$

$$Q_2^{n+1}=\overline{Q}_2^n cp_2+Q_2^n\,\overline{cp}_2$$

$$Q_3^{n+1}=\overline{Q}_3^n cp_3+Q_3^n\,\overline{cp}_3$$

② 列出状态转换表

从现态 $Q_3Q_2Q_1Q_0=\mathbf{0000}$ 开始列状态转换表。从 CP_0 触发的第一个触发器 FF_0 开始推导其次态。首先确定 cp_0：根据式(6.4.3-1)可知，对应于每个 CP_0 下降沿 $cp_0=\mathbf{1}$。然后将 cp_0 和现态 $Q_0^n=\mathbf{0}$ 代入式状态转换方程，得到 $Q_0^{n+1}=\mathbf{1}$。而在现态 $Q_3Q_2Q_1Q_0=\mathbf{0000}$ 时，由式

（6.4.3-2）~ 式（6.4.3-4）可知，$cp_1=cp_2=cp_3=\mathbf{0}$，所以 Q_3、Q_2、Q_1 的次态保持 **0** 不变。

当现态 $Q_3Q_2Q_1Q_0=\mathbf{0001}$ 时，对应 CP_0 下降沿，Q_0 产生 **1→0** 的跳变。$cp_0=\mathbf{1}$。此时由于 $Q_3=\mathbf{0}$，所以根据式（6.4.3-2）可知 $cp_1=\mathbf{1}$。将 cp_1 和 $Q_1^n=\mathbf{0}$ 代入式状态转换方程，得到 $Q_1^{n+1}=\mathbf{1}$。而当前现态下，由式（6.4.3-3）和式（6.4.3-4）可知，$cp_2=cp_3=\mathbf{0}$，所以 Q_3、Q_2 的次态仍保持 **0** 不变。

以此类推，可得电路的状态转换表，如表题解 6.4.3（a）所示。

表题解 6.4.3（a）

$Q_3^nQ_2^nQ_1^nQ_0^n$	cp_3	cp_2	cp_1	cp_0	$Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$
0 0 0 0	0	0	0	1	0 0 0 1
0 0 0 1	0	0	1	1	0 0 1 0
0 0 1 0	0	0	0	1	0 0 1 1
0 0 1 1	0	1	1	1	0 1 0 0
0 1 0 0	0	0	0	1	0 1 0 1
0 1 0 1	0	0	1	1	0 1 1 0
0 1 1 0	0	0	0	1	0 1 1 1
0 1 1 1	1	1	1	1	1 0 0 0
1 0 0 0	0	0	0	1	1 0 0 1
1 0 0 1	1	0	0	1	0 0 0 0
1 0 1 0	0	0	0	1	1 0 1 1
1 0 1 1	1	0	0	1	0 0 1 0
1 1 0 0	0	0	0	1	1 1 0 1
1 1 0 1	1	0	0	1	0 1 0 0
1 1 1 0	0	0	0	1	1 1 1 1
1 1 1 1	1	0	0	1	0 1 1 0

③ 画出状态转换图

由表题解 6.4.3（a）可以画出状态转换图如图题解 6.4.3（a）所示。电路是 8421BCD 码计数器，且有自校正功能。

（2）CP_1 接计数脉冲信号，Q_3 与 CP_0 相连时

① 根据逻辑图写出各逻辑表达式和方程组

各触发器的时钟信号表达式

$\overline{C}_1=\overline{Q}_3CP_1$　　（当 $Q_3=\mathbf{0}$ 时，对于 CP_1 下降沿，$cp_1=\mathbf{1}$）

$\overline{C}_2=Q_1$　　（对于 Q_1 下降沿，$cp_2=\mathbf{1}$）

$\overline{C}_3=(Q_1Q_2+Q_3)CP_1$　　（当 $Q_1Q_2+Q_3=\mathbf{1}$ 时，对于 CP_1 下降沿，$cp_3=\mathbf{1}$）



图题解 6.4.3（a）

$\overline{C}_0 = Q_3$　　（对于 Q_3 下降沿，$cp_0 = \mathbf{1}$）

状态转换方程组

$$Q_0^{n+1} = \overline{Q}_0^n cp_0 + Q_0^n \overline{cp}_0$$

$$Q_1^{n+1} = \overline{Q}_1^n cp_1 + Q_1^n \overline{cp}_1$$

$$Q_2^{n+1} = \overline{Q}_2^n cp_2 + Q_2^n \overline{cp}_2$$

$$Q_3^{n+1} = \overline{Q}_3^n cp_3 + Q_3^n \overline{cp}_3$$

② 列出状态转换表

注意，这时 Q_0 相当于最高位，仿照(1)可以得到状态转换表如表题解 6.4.3(b)所示。

表题解 6.4.3(b)

$Q_0^n Q_3^n Q_2^n Q_1^n$	cp_0	cp_3	cp_2	cp_1	CP_1	$Q_0^{n+1} Q_3^{n+1} Q_2^{n+1} Q_1^{n+1}$
0 0 0 0	0	0	0	1	↓	0 0 0 1
0 0 0 1	0	0	1	1	↓	0 0 1 0
0 0 1 0	0	0	0	1	↓	0 0 1 1
0 0 1 1	0	1	1	1	↓	0 1 0 0
0 1 0 0	1	1	0	0	↓	1 0 0 0
0 1 0 1	1	1	0	0	↓	1 0 0 1
0 1 1 0	1	1	0	0	↓	1 0 1 0
0 1 1 1	1	1	0	0	↓	1 0 1 1
1 0 0 0	0	0	0	1	↓	1 0 0 1
1 0 0 1	0	0	1	1	↓	1 0 1 0
1 0 1 0	0	0	0	1	↓	1 0 1 1

续表

$Q_0^nQ_3^nQ_2^nQ_1^n$	cp_0	cp_3	cp_2	cp_1	CP_1	$Q_0^{n+1}Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}$
1 0 1 1	0	1	1	1	↓	1 1 0 0
1 1 0 0	1	1	0	0	↓	0 0 0 0
1 1 0 1	1	1	0	0	↓	0 0 0 1
1 1 1 0	1	1	0	0	↓	0 0 1 0
1 1 1 1	1	1	0	0	↓	0 0 1 1

③ 画出状态转换图

由表题解6.4.3(b)可以画出状态转换图如图题解6.4.3(b)所示。10个循环状态构成5421BCD码计数器，且有自校正功能。所以电路是BCD计数器。



图题解6.4.3（b）

6.5 常用时序逻辑电路模块

6.5.1 试画出图题6.5.1所示电路的输出（$Q_3 \sim Q_0$）波形，并分析该电路的逻辑功能。



图题6.5.1

解：当启动信号端输入一低电平时，使 $S_1=\mathbf{1}$，这时有 $S_0=S_1=\mathbf{1}$，移位寄存器执行并行输入功能，$Q_3Q_2Q_1Q_0=D_3D_2D_1D_0=\mathbf{1110}$。启动信号撤销后，由于 $Q_0=\mathbf{0}$，经两级**与非**门后，使 $S_1=\mathbf{0}$，这时有 $S_1S_0=\mathbf{01}$，移位寄存器开始执行右移操作。在移位过程中，因为 Q_3、Q_2、Q_1、Q_0 中总有一个为 **0**，因而能够维持 $S_1S_0=\mathbf{01}$ 状态，使右移操作持续进行下去。其移位情况如图题解 6.5.1 所示。由图可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。



图题解 6.5.1

6.5.2 试用两个多功能 4 位双向移位寄存器(74HC194)构成 8 位双向移位寄存器。

解：用两片 74HC194 组成 8 位双向移位寄存器时，只需将低位芯片的 Q_3 接至高位芯片的右移串行输入端 D_{SR}，而将高位芯片的 Q_0 接到低位芯片的左移串行输入端 D_{SL}，同时把两芯片的 S_1、S_0、CP、CR 分别连接在一起作为相应信号输入端。其电路如图题解 6.5.2 所示，其中左边是低位片，右边是高位片。



图题解 6.5.2

6.5.3 用一个全加器和一个 D 触发器及两个 8 位移位寄存器 RA、RB 构成的 8 位串行加法电路如图题 6.5.3 所示。图中，CLK 为时钟输入端；$\overline{LD}$ 为置数控制输入端，当 $\overline{LD}=\mathbf{0}$ 时，8 位被加数 $A_7\sim A_0$ 和 8 位加数 $B_7\sim B_0$ 将分别进入移位寄存器 RA 和 RB；AE 为加运算控制端，当 $AE=\mathbf{1}$ 时，进行串行加法运算，输入 8 个时钟脉冲后恢复为 **0**；$S_7\sim S_0$ 为 8 位和输出端；C

为进位输出端。移位寄存器RA、RB的CP端为时钟输入端，$\overline{PE}$端为并行置数控制端，D_{SI}和D_{SO}端分别为串行数据输入端、输出端。试分析电路的工作原理。



图题 6.5.3

解：该电路可实现两个8位二进制数的加法运算。移位寄存器RA、RB均为右移寄存器。电路工作过程如下：

（1）置数

首先令$AE=\mathbf{0}$，禁止时钟脉冲CLK输入，将8位被加数$A_7\sim A_0$和8位加数$B_7\sim B_0$以低位在右、高位在左的形式分别置于移位寄存器RA、RB的并行数据输入端，然后令$\overline{LD}$产生短暂的低电平脉冲，于是$A_7\sim A_0$和$B_7\sim B_0$进入两个移位寄存器，完成置数过程，同时将D触发器置零。

（2）加法运算

这时由于D触发器$Q=\mathbf{0}$，因此全加器的进位输入端$CI=\mathbf{0}$。全加器的A、B输入端分别为加数和被加数的最低位A_0和B_0，于是在它的S端得到$S_0=A_0+B_0+\mathbf{0}$，在CO端得到A_0和B_0相加后的进位值C_0，为D触发器的输入信号，$D=C_0$。这时将AE置$\mathbf{1}$，CLK信号输入到两个移位寄存器和D触发器的时钟输入端。当CLK信号的第一个上升沿到达时，C_0寄存到D触发器，即$CI=Q=C_0$。同时两个移位寄存器均进行右移操作，S_0移入移位寄存器RA的最高位，而A_1和B_1分别出现在全加器的A、B输入端。于是，在S端得到A_1、B_1和C_0这3个1位二进制数相加的和$S_1=A_1+B_1+C_0$，而$CO=C_1$，为该位相加后向高一位的进位值。在下一个时钟脉冲沿到达后，重复上述过程。8个时钟脉冲之后，AE置$\mathbf{0}$，一次8位二进制加法运算结束。

（3）读出和值

运算结束后，两个8位二进制数之和$S_7\sim S_0$已全部移入移位寄存器RA，从它的8位并行输出端可读出串行加法运算的结果$S_7\sim S_0$。从D触发器$Q=C$的输出状态可判断加法运算是否溢出。如果$C=\mathbf{0}$，则说明从$S_7\sim S_0$读出的和是正确的；若$C=\mathbf{1}$，则两个8位数之和大于255，加法运算溢出。

6.5.4 在某计数器的输出端观察到如图题6.5.4所示的波形，试确定该计数器的模。



图题 6.5.4

解：由图题 6.5.4 所示波形可知，该计数器计数过程中，在连续出现 **010**、**000**、**001**、**100**、**011**、**101** 六个不同状态后，又按原来顺序重复了前四个状态，故计数器的模为 6。

6.5.5　试用下降沿触发的 *JK* 触发器组成 4 位异步二进制递减计数器，画出逻辑图。

解：*n* 位二进制计数器需要用 *n* 个触发器组成，因此 4 位异步二进制递减计数器需要用 4 个触发器组成。当用 *JK* 触发器组成时，首先应将各 *JK* 触发器接成计数工作状态，即将各触发器的 *J*、*K* 端均接至高电平。然后决定级间连接方式，即按照二进制数序列递减计数规则：当低位触发器的 *Q* 端已经为 **0** 时，再输入一个计数脉冲，*Q* 端应翻转为 **1**，同时向高一位发出借位信号，使高一位触发器翻转。因为使用下降沿触发的触发器组成的计数器，所以要将低位触发器的 $\overline{Q}$ 端接至高一位触发器的时钟输入端。这样，当低位的 *Q* 端由 **0** 变为 **1** 时，它的 $\overline{Q}$ 端由 **1** 变为 **0**，正好作为高一位触发器的时钟信号。按照上述步骤用下降沿触发的 *JK* 触发器组成的 4 位异步二进制递减计数器电路如图题解 6.5.5 所示。



图题解 6.5.5

6.5.6　试用下降沿触发的 *D* 触发器组成 4 位异步二进制递增计数器，画出逻辑图。

解：首先将 4 个触发器接成计数工作状态，即将各触发器的 *D* 端与其 $\overline{Q}$ 端相连接。然后决定级间连接方式，即按照二进制数序列递增计数规则：当低位触发器的 *Q* 端已经为 **1** 时，再输入一个计数脉冲后 *Q* 端应翻转为 **0**，同时向高一位触发器发出进位信号，使高一位翻转。因为是用下降沿触发的触发器，所以只要将低位触发器的 *Q* 端接至高一位触发器的时钟输入端，当低位的 *Q* 端由 **1** 变为 **0** 时，正好作为高一位的时钟信号。按照上述步骤用下降沿触发的 *D* 触发器组成的 4 位异步二进制递增计数器电路如图题解 6.5.6 所示。

6.5.7　试用上升沿触发的 *D* 触发器及门电路组成 3 位同步二进制递增计数器，画出逻辑图。

解：3 位二进制计数器需要用 3 个触发器。因是同步计数器，故各触发器的 *CP* 端接同一时钟脉冲源。



图题解 6.5.6

（1）列转换表

计数器的状态转换表如表题解 6.5.7 所示。由于 D 触发器的特性方程为 $Q^{n+1}=D$，故每个触发器的次态也就是对激励信号的要求。

表题解 6.5.7

Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1}(D_2)$	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

（2）用卡诺图化简，求激励方程组

根据状态转换表得到的卡诺图如图题解 6.5.7(a)所示。



图题解 6.5.7(a)

于是导出激励方程组

$$D_2=Q_2\overline{Q}_1+Q_2\overline{Q}_0+\overline{Q}_2Q_1Q_0=Q_2\oplus(Q_1Q_0)$$

$$D_1=\overline{Q}_1Q_0+Q_1\overline{Q}_0=Q_1\oplus Q_0$$

$$D_0=\overline{Q}_0$$

(3) 画出逻辑图

按照激励方程组可画出逻辑图如图题解 6.5.7(b)所示。



图题解 6.5.7(b)

6.5.8 试分析图题 6.5.8 所示计数器的模,画出各触发器输出端的波形图。



图题 6.5.8

解:由图题 6.5.8 可写出各触发器的激励方程组和状态转换方程组,即

激励方程组

$$J_2 = Q_1 \qquad K_2 = \overline{Q}_1$$

$$J_1 = \overline{Q}_2 \qquad K_1 = \overline{Q}_0$$

$$J_0 = \mathbf{1} \qquad K_0 = Q_2$$

将激励方程分别代入相应 JK 触发器的特性方程,于是得到状态转换方程组

$$Q_2^{n+1} = \overline{Q}_2^n Q_1^n + Q_2^n Q_1^n = Q_1^n$$

$$Q_1^{n+1} = \overline{Q}_2^n \overline{Q}_1^n + Q_0^n Q_1^n$$

$$Q_0^{n+1} = \overline{Q}_0^n + \overline{Q}_2^n Q_0^n$$

根据状态转换方程组可列出状态转换表如表题解 6.5.8 所示。

表题解 6.5.8

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	**0**	**0**	**0**	**1**	**1**
0	**1**	**1**	**1**	**1**	**1**
1	**1**	**1**	**1**	**1**	**0**
1	**1**	**0**	**1**	**0**	**1**
1	**0**	**1**	**0**	**0**	**0**

由状态转换表可知，该电路是一个模5计数器，其输出波形图如图题解6.5.8所示。



图题解 6.5.8

6.5.9 计数器电路如图题6.5.9所示，试画出它的状态转换图，并确定它的模。



图题 6.5.9

解：这是用3个下降沿触发的*JK*触发器构成的异步计数器。设FF_0、FF_1和FF_2 3个触发器的时钟信号作用状态分别为cp_0、cp_1和cp_2。触发器FF_0和FF_1直接由$\overline{CP}$脉冲的下降沿触发，因此对每一个$\overline{CP}$下降沿$cp_0=cp_1\equiv\mathbf{1}$；触发器$FF_2$由$Q_1$的下降沿触发，只有当$Q_1$出现下降沿时$cp_2$才为**1**。由图题6.5.9可写出各触发器的激励方程组和该电路的状态转换方程组，即

激励方程组

$$J_0=\overline{Q_2Q_1} \qquad K_0=\mathbf{1}$$

$$J_1=Q_0 \qquad K_1=\overline{\overline{Q}_2\overline{Q}_0}$$

$$J_2=Q_1 \qquad K_2=\mathbf{1}$$

将激励方程分别代入相应 JK 触发器的特性方程，于是得到状态转换方程组

$$Q_2^{n+1}=\overline{Q}_2^nQ_1^n\,cp_2+Q_2^n\,\overline{cp}_2$$

$$Q_1^{n+1}=(\overline{Q}_1^nQ_0^n+\overline{Q}_2^nQ_1^n\overline{Q}_0^n)\,cp_1+Q_1^n\,\overline{cp}_1$$

$$Q_0^{n+1}=\overline{Q_2^nQ_1^n}\,\overline{Q}_0^n\,cp_0+Q_0^n\,\overline{cp}_0$$

令 $Q_2^n=Q_1^n=Q_0^n=\mathbf{0}$，首先将 Q_2^n、Q_1^n、Q_0^n 和 cp_0、cp_1（因为对每一个 $\overline{CP}$ 下降沿 $cp_0=cp_1\equiv\mathbf{1}$）的值分别代入转换方程 Q_0^{n+1} 和 Q_1^{n+1}，求出其次态 Q_0^{n+1} 和 Q_1^{n+1}，然后根据 Q_1 是否出现下降沿来确定 cp_2 的值，求出 Q_2^{n+1}。下一步则以前面求出的 Q_2^{n+1}、Q_1^{n+1} 和 Q_0^{n+1} 作为新的现态，按上述方法求出其新的次态。依此类推，直到出现重复的状态为止。于是可以得到状态转换表如表题解 6.5.9 所示。

表题解 6.5.9

$Q_2^nQ_1^nQ_0^n$	cp_2	cp_1	cp_0	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$
0 0 0	0	1	1	0 0 1
0 0 1	0	1	1	0 1 0
0 1 0	0	1	1	0 1 1
0 1 1	1	1	1	1 0 0
1 0 0	0	1	1	1 0 1
1 0 1	0	1	1	1 1 0
1 1 0	1	1	1	0 0 0

根据状态转换表可画出状态转换图，如图题解 6.5.9 所示。

从状态转换表和状态转换图都可以看出，图题 6.5.9 所示电路是一个异步模 7 计数器。



图题解 6.5.9

6.5.10 试用上升沿触发的 D 触发器和门电路设计一个同步模 3 递减计数器。

解：模 3 计数器有 3 个状态，$2^1<3<2^2$，因此需要 2 个触发器。

（1）列出转换表

状态转换表如表题解 6.5.10 所示。由于 D 触发器的特性方程为 $Q^{n+1}=D$，故每个触发

器的次态也就是对激励信号的要求。

表题解 6.5.10

Q_1^n	Q_0^n	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$
0	**0**	**1**	**1**
1	**1**	**1**	**0**
1	**0**	**0**	**0**
0	**1**	×	×

（2）用卡诺图化简，求激励方程组

卡诺图化简如图题解 6.5.10(a)所示，得到激励方程组

$$D_1=\overline{Q}_1+Q_0$$

$$D_0=\overline{Q}_1$$

（3）画出逻辑图

根据激励方程组画出的逻辑图如图题解 6.5.10(b)所示。

（4）检查自校正能力。

将电路的无效状态 $Q_1=\mathbf{0}$、$Q_0=\mathbf{1}$ 代入激励方程组，直接可求出电路的次态为 $Q_1^{n+1}=\mathbf{1}$，$Q_0^{n+1}=\mathbf{1}$，即电路在一个时钟脉冲之后自动进入有效状态 **11**，因此该计数器能实现自校正。



图题解 6.5.10

6.5.11 试用 *JK* 触发器设计一个同步模 6 递增计数器。

解：模 6 计数器需要用 3 个触发器实现，取 3 个触发器状态组合的 **000** 至 **101** 六个状态作为计数循环状态。

（1）列出状态转换真值表

将 3 个触发器的所有状态组合作为现态列出，并一一列出它们的次态，其中 **110** 和 **111** 两个状态的次态可作为无关项填入表中。通过每个触发器的状态转换状况，并根据 *JK* 触发器的激励条件，一一推导出激励信号，然后填入表中右边一栏，如表题解 6.5.11 所示。

表题解 6.5.11

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	J_2	K_2	J_1	K_1	J_0	K_0
0	**0**	**0**	**0**	**0**	**1**	**0**	×	**0**	×	**1**	×
0	**0**	**1**	**0**	**1**	**0**	**0**	×	**1**	×	×	**1**
0	**1**	**0**	**0**	**1**	**1**	**0**	×	×	**0**	**1**	×
0	**1**	**1**	**1**	**0**	**0**	**1**	×	×	**1**	×	**1**
1	**0**	**0**	**1**	**0**	**1**	×	**0**	**0**	×	**1**	×
1	**0**	**1**	**0**	**0**	**0**	×	**1**	**0**	×	×	**1**
1	**1**	**0**	×	×	×	×	×	×	×	×	×
1	**1**	**1**	×	×	×	×	×	×	×	×	×

（2）画出卡诺图，求激励方程组

根据表题解 6.5.11 画出激励信号的卡诺图，如图题解 6.5.11(a)所示，由此得到激励方程组

$$J_2 = Q_1 Q_0 \qquad K_2 = Q_0$$

$$J_1 = \overline{Q}_2 Q_0 \qquad K_1 = Q_0$$

$$J_0 = \mathbf{1} \qquad K_0 = \mathbf{1}$$

（3）画出逻辑图

根据激励方程组画出逻辑图，如图题解 6.5.11(b)所示。



图题解 6.5.11

（4）检查自校正能力

当该计数器进入无效状态 **110** 时，在 *CP* 脉冲作用下，电路的状态将按以下顺序变化：

110→111→000

显然，当进入无效状态 **110** 或 **111** 后，计数器能够自校正。

6.5.12 试分析图题 6.5.12 所示计数器，画出它的状态转换图，并确定它的模。



图题 6.5.12

解：图题 6.5.12 所示电路是由 74LVC161 用“反馈清零法”构成的计数器。设电路的初始状态为 **0000**，在第 10 个脉冲作用后，$Q_3Q_2Q_1Q_0$ = **1010**。这时，Q_3、Q_1 信号经**与非**门使 74LVC 161 的异步清零输入端 *CR* 由 **1** 变为 **0**，整个计数器将回到 **0000** 状态，完成一个计数周期。此后 *CR* 恢复为 **1**，计数器又进入正常计数状态。其中，**1010** 仅在极短的时间内出现，电路的基本状态只有 **0000**～**1001** 十个状态，状态图如图题解 6.5.12 所示。该电路经 10 个时钟脉冲完成一次循环，因此为模 10 计数器。



图题解 6.5.12

6.5.13 试分析图题 6.5.13 所示计数器，画出它的状态转换图，并确定它的模。（74×163 是具有同步清零功能的 4 位同步二进制递增计数器，其他功能与 74×161 相同）



图题 6.5.13

解:图题 6.5.13 是用“反馈清零法”构成的计数器。设电路初态为 **0000**,在第 10 个计数脉冲作用后,$Q_3Q_2Q_1Q_0$ = **1010**,在**与非**门的作用下,同步清零输入端由 **1** 变成 **0**。与题 6.5.13 不同,74×163 是同步清零计数器,当同步清零输入端为 **0** 时不能立即清零,必须等到下一个时钟脉冲作用时,它才完成同步清零操作。因此,该计数器只有在第 11 个计数脉冲作用后,$Q_3Q_2Q_1Q_0$ 才能变成 **0000**。由于电路状态完成一次循环需要 11 个时钟脉冲,所以该计数的模为 $M=11$。图题解 6.5.13 是它的状态图。



图题解 6.5.13

6.5.14 试分析图题 6.5.14 所示计数器,画出它的状态转换图,并确定它的模。



图题 6.5.14

解:图题 6.5.14 所示电路是由 74×161 用“反馈置数法”构成的计数器。设电路初态为 **0000**,在第 10 个计数脉冲作用后,$Q_3Q_2Q_1Q_0$ = **1010**,使并行置数使能端由 **1** 变化为 **0** 而有效,由于 74×161 是同步预置计数器,因此只有在第 11 个计数脉冲作用后,数据输入端 $D_3D_2D_1D_0$ = **0000** 的状态才被置入计数器,使 $Q_3Q_2Q_1Q_0$ = **0000**。电路的状态图与图解题 6.5.13 相同,是一个模 11 计数器。

6.5.15 试分析图题 6.5.15 所示计数器,画出它的状态转换图,并确定它的模。



图题 6.5.15

解：图题6.5.15是用“反馈置数法”构成的计数器。设电路的初态为并行置入的数据$D_3D_2D_1D_0=$**0101**，在第10个计数脉冲作用后，$Q_3Q_2Q_1Q_0$变成**1111**，使进位信号$TC=$**1**，并行置数使能端由**1**变化为**0**，因此在第11个计数脉冲作用后，数据输入端$D_3D_2D_1D_0=$**0101**的状态被置入计数器，使$Q_3Q_2Q_1Q_0=$**0101**，为新的计数周期做好准备。电路的状态图如图题解6.5.15所示，它有11个状态，是一个模11计数器。



图题解 6.5.15

6.5.16 试用74HC161设计一个计数器，其计数序列以自然二进制数**1001**~**1111**顺序循环。

解：由设计要求可知，74HC161在计数过程中要跳过**0000**~**1000**九个状态而保留**1001**~**1111**七个状态。因此，可用“反馈置数法”实现：令74HC161的数据输入端$D_3D_2D_1D_0=$**1001**，并将进位信号TC经反相器反相后输入到并行置数使能端。所设计的电路如图题解6.5.16所示。



图题解 6.5.16

6.5.17 试分析图题6.5.17所示计数器，确定它的模。



图题 6.5.17

解：由图题 6.5.17 所示计数器可知，它是用“反馈清零法”构成的。当输出端状态为 **1010 1110** 时，**与非**门输出清零信号，使 2 片 74×161 同时清零，计数器又从 **0000 0000** 状态开始计数。由于 $(1010\ 1110)_2=(174)_{10}$，因此该计数器的模 $M=174$。

6.5.18　试分析图题 6.5.18 所示计数器，确定它的模。



图题 6.5.18

解：两片 74×161 级连连接后，最多可能有 $16^2=256$ 个不同的状态。而在用“反馈置数法”构成的图题 6.5.18 所示电路中，数据输入端所输入的数据为 **0101 0010**，它所对应的十进制数是 82，说明该电路在置数以后从 **0101 0010** 状态开始计数，跳过了 82 个状态。因此，该计数器的模 $M=256-82=174$。

6.5.19　试用 74×161 构成同步模 24 计数器，要求分别采用反馈清零法和反馈置数法实现。

解：因为 $M=24$，有 $16<M<256$，所以要用两片 74×161。将两芯片的 CP 端直接与计数脉冲相连，构成同步计数电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”或“反馈置数法”跳过 256−24=232 个多余状态。

反馈清零法：利用 74×161 的“异步清零”功能，在第 24 个计数脉冲作用后，电路的输出状态为 **0001 1000** 时，将低位芯片的 Q_3 及高位芯片的 Q_0 信号经**与非**门产生清零信号，输出到两芯片的异步清零端，使计数器从 **0000 0000** 状态开始重新计数。其电路如图题解 6.5.19（a）所示。

反馈置数法：十进制数 24 对应的二进制数为 **0001 1000**，利用 74×161 的“同步预置数据”功能，在两片 74×161 的数据输入端从高位到低位输入 **0001 1000** 的补码 **1110 1000**（对应的十进制数是 232），并将高位芯片的进位信号经反相器接至并行置数使能端。这样，在第 23 个计数脉冲作用后，电路输出状态为 **1111 1111**，使进位信号 $TC=\mathbf{1}$，将并行置数使能端置零。在第 24 个计数脉冲作用后，将 **1110 1000** 状态置入计数器，并从此状态开始重新计数。其电路如图题解 6.5.19（b）所示。

6.5.20　试用 4 个具有复位功能的 D 触发器设计一个扭环形计数器，用复位方式将计数器初始状态置为 $Q_3Q_2Q_1Q_0=\mathbf{0000}$，并用 8 个二输入端**与**门对它的 8 个计数状态译码，画出电路图。（提示：要抓住扭环形计数器的状态特点，减少译码电路输入变量的个数。）

解：将 4 位移位寄存器的 $\overline{Q}_3$ 与 D_0 相连，则构成 4 位扭环行计数器，它的 8 个状态如表题解 6.5.20 所示。



图题解 6.5.19

表题解 6.5.20 4位扭环形计数器的8个状态及其译码

状态	Q_3	Q_2	Q_1	Q_0	状态译码
S_0	0	0	0	0	$\overline{Q}_3\overline{Q}_0$
S_1	0	0	0	1	$\overline{Q}_1Q_0$
S_2	0	0	1	1	$\overline{Q}_2Q_1$
S_3	0	1	1	1	$\overline{Q}_3Q_2$
S_4	1	1	1	1	Q_3Q_0
S_5	1	1	1	0	$Q_1\overline{Q}_0$
S_6	1	1	0	0	$Q_2\overline{Q}_1$
S_7	1	0	0	0	$Q_3\overline{Q}_2$

观察表题解6.5.20中的8个状态发现，只需要$Q_3Q_2Q_1Q_0$中的2个输出，就可以识别计数器的每个状态。即每个状态的译码电路是需要2个输入变量。按表题解6.5.20中的状态译码连接8个二输入端**与**门，得到如图题解6.5.20所示的电路图。



图题解 6.5.20

6.7 用 Verilog HDL 描述时序逻辑电路

6.7.1 根据图题 6.7.1(主教材图 6.5.2)所示的逻辑图,试用 Verilog 语言描述 4 位移位寄存器的功能。然后进行逻辑功能仿真,并给出仿真波形。



图题 6.7.1 用 D 触发器构成的 4 位移位寄存器

解:4 位移位寄存器的 Verilog HDL 行为描述程序如下:

```
//4-bit Shift Register
module shifter(Q,Dsi,Dso,CP);
  input Dsi,CP;
  output reg [3:0] Q;
  output Dso;
  assign Dso = Q[3];                    //串行输出数据
  always @(posedge CP)
  begin
      Q[0] <= Dsi;                      //串行数据送到 Q0
      Q[3:1] <= {Q[2:0]};               //左移 1 位
  end
endmodule
```

用 Quartus Prime 软件进行仿真,其波形如图题解 6.7.1 所示。



图题解 6.7.1

6.7.2 阅读下列两个模块程序，说明它所完成的功能。

(1)

```
module shiftn(Q,PData,SerialData,Load,CP);
    input SerialData;              //串行数据输入
    input CP,Load;
    input[n-1:0]PData;             //并行数据输入
    output reg[n-1:0]Q;            //输出
    parameter n=8;
    integer k;
always @(posedge CP)
begin
  if(Load) Q<=PData;               //同步并行置数
  else  begin
    for(k=0;k<n-1;k=k+1)
        Q[k]<=Q[k+1];
        Q[n-1]<=SerialData;
     end
end
endmodule
```

(2)

```
module counter_beh(
  input CEP,CET,PE,CP,CR,
  input[3:0]D,                     //并行数据输入
  output TC,                       //进位输出
  output reg[3:0]Q
);
  wire CE;                         //中间节点信号声明
assign CE=CEP & CET;               //CE=1 时,计数
assign TC=CET & PE &(Q==4'b1111);
```

```
always @(posedge CP,negedge CR)
begin
    if(~CR)          Q<=4'b0000;
    else if(~PE)     Q<=D;
    else if(CE)      Q<=Q+1'b1;
    else             Q<=Q;
end
endmodule
```

解:(1)这是一个上升沿触发的通用移位寄存器(默认值为 8 位),具有同步并行预置数据、串行输入和移位的功能。

当 Load=**1** 时,并行置数,即在 CP 信号上升沿到来时,将并行输入端口 PData 的数据送到 Q 输出;当 Load=**0** 时,进行移位操作,即在 CP 信号上升沿到来时,将串行输入端口 SerialData 来的数据送给最高位 Q[n-1],同时 Q[n-1]→ Q[n-2] →⋯→ Q[1] →Q[0](数据从高位向低位移动)。

(2) 模块中混合使用了 **assign** 语句和 **always** 语句,**assign** 语句描述了组合电路中由**与**门产生的使能控制信号 CE(中间节点)和进位输出信号 TC,当计数器计数到最大值 15 时,TC=**1**。所以该模块的功能是 4 位二进制递增计数器。

always 语句描述了计数器的逻辑功能,当 CR 信号跳变到低电平(由 **negedge** CR 描述)时,计数器的输出被置 **0**;否则,当 CR=**1** 时,在 CP 上升沿作用下,完成其他三种功能:同步置数、加 **1** 计数和保持原有状态不变。注意,**if** 语句隐含着各个控制信号 CR、PE、CE 操作的优先级别。

6.7.3 阅读下列 Verilog HDL 程序,完成要求的任务。

(1) 根据图题 6.7.3 所示信号波形关系,在程序中三个位置的横线上将内容补充完整。

```
module test (clk,rst,ctrl,Din,Dout);
  input clk,rst,ctrl;
  input[3:0] Din;
  output Dout;
  reg[1:0] iCnt;
  ____________________

always @(posedge clk or _______)     //第一个 always 语句块
  if(!rst)    iCnt <= 2'b00;
  else if(!ctrl) iCnt <= iCnt +1'b1;
  else        iCnt <= iCnt - 1'b1;

always @(iCnt or Din)                //第二个 always 语句块
       Dout = Din[iCnt];
```

____

(2) 第一个 **always** 语句块的功能是什么?第二个 **always** 语句块的功能是什么?(限 100 字内)

（3）根据输入波形，画出输出信号 Dout 波形（注：水平虚线是高、低电平基准线）。



图题 6.7.3

解：（1）第 1 空：__**reg** Dout;__，第 2 空：__**negedge** rst__，第 3 空：__**endmodule**__。

（2）第一个 **always** 语句块的功能是：带有异步清零端 rst 的同步可逆计数器。当控制信号 ctrl=**0** 时，递增计数，在时钟 clk 上升沿的作用下，从 0 到 3 循环计数；当控制信号 ctrl=**1** 时，递减计数，在时钟 clk 上升沿的作用下，从 3 到 0 循环计数。

第二个 **always** 语句块的功能是：4 选 1 数据选择器。根据计数值 iCnt，从 4 路并行输入数据 Din 中选择 1 路送到输出端 Dout。

（3）输出波形如图题解 6.7.3 所示。当 ctrl=**0** 时，iCnt 从 0 递增到 3，循环计数；当 ctrl=**1** 时，iCnt 从 3 递减到 0，循环计数。当 iCnt = **0** 时，Dout = Din[0]；当 iCnt = **1** 时，Dout = Din[1]；……，以此类推。



图题解 6.7.3

6.7.4 下面是用 Verilog HDL 描述的电路模块代码，试按要求完成后面的任务。

```
module flip_flop (output reg Q, input A,CP,CR );
always@(negedge CP,negedge CR)
    if(~CR) Q <= 0;
    else if (A)
        Q <= ~Q;
endmodule
module logic_c (output Y,  output [1:0] Q, input X,CLK,CLR);
    wire [1:0] A;
```

```
    flip_flop ff0(Q[0],A[0],CLK,CLR);
    flip_flop ff1(Q[1],A[1],CLK,CLR);
    assign A[1] = X ^Q[0];
    assign A[0] = 1'b1;
    assign Y = Q[1] & Q[0];
endmodule
```

(1) 简述 flip_flop 模块功能。

(2) 如果将程序中的变量名 Q[1]、Q[0]分别用 Q_1、Q_0 代替,写出 logic_c 电路中 Y 端的输出方程。

(3) 如果将程序中的变量名 Q[1]、Q[0]分别用 Q_1、Q_0 代替,试在下面的括号中填写 logic_c 电路的状态方程 $Q_1^{n+1}(X,Q_1,Q_0)$ 的最小项表达式。

$$Q_1^{n+1}=\sum m(\quad),\quad Q_0^{n+1}=\sum m(\quad)$$

(4) 列出 logic_c 电路的状态表,并画出其状态转换图。

(5) 简述 logic_c 电路的功能。

解:(1) 该模块是下降沿触发的 T 触发器的行为级描述,且含有低电平异步清零端 CR。其功能是:① 当 CR=**0** 时,Q=**0**;② 当 CR=**1** 时,如果输入 A=**1**,则 $Q^{n+1}=\overline{Q}$;如果输入 A=**0**,则 $Q^{n+1}=Q$;即特性方程为 $Q^{n+1}=A\oplus Q$。

(2) 输出方程为: $Y=Q_1\cdot Q_0$

(3) 根据 logic_c 模块的描述可知,触发器的状态转换方程为:

$$Q_0^{n+1}=A[0]\oplus Q[0]=\mathbf{1}\oplus Q[0]=\overline{Q}_0$$

$$Q_1^{n+1}=A[1]\oplus Q[1]=X\oplus Q[0]\oplus Q[1]=X\oplus Q_0\oplus Q_1$$

列出状态转换表,可以得到

$$Q_1^{n+1}(X,Q_1,Q_0)=\sum m(1,2,4,7)$$

$$Q_0^{n+1}(X,Q_1,Q_0)=\sum m(0,2,4,6)$$

(4) logic_c 电路的状态转换表如表题解 6.7.4,其状态转换图如图题解 6.7.4 所示。

表题解 6.7.4

$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	X=**0**	X=**1**
00	**01/0**	**11/0**
01	**10/0**	**00/0**
10	**11/0**	**01/0**
11	**00/1**	**10/1**



图题解 6.7.4

(5) 两位可逆二进制计数器,且含有低电平有效的异步清零端 CLR。当 X=**0** 时,递增计数,计数到$(\mathbf{11})_B$时,产生进位输出 Y=**1**。当 X=**1** 时,递减计数。

6.7.5 试用 Verilog 语言描述一个 4 位二进制可逆计数器的行为。要求如下:

（1）电路具有5种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高电平有效的进位信号Co；当计数器递减计数到最小值**0**时，产生一个高电平有效的借位信号Bo。

（2）进行逻辑功能仿真，并给出仿真波形。

解：4位二进制可逆计数器Verilog HDL行为描述程序如下：

```
//有异步清零端的4位同步可逆计数器
module Counter (Q,Co,Bo,nCR,CP,S1,S0,Din);
    parameter Width = 4;
    input nCR,CP;                    //清零、时钟
    input [Width-1:0] Din;           //并行数据
    input S1,S0;                     //功能选择
    output [Width-1:0] Q;            //输出
    reg [Width-1:0] Q;
    output Co,Bo;
    wire  Co,Bo;
always@(posedge CP or negedge nCR)
    begin
      if (~nCR)  Q <= 4'h0;          //异步清零
      else
        case({S1,S0})
          2'b00:  Q <= Din;          //同步并行置数
          2'b01:  Q <= Q+1;          //递增计数
          2'b10:  Q <= Q-1;          //递减计数
          2'b11:  Q <= Q;            //保持不变
        endcase
    end
    assign Co = &Q & (~S1 & S0);     //当Q所有位为1时，Co=1
    assign Bo = ~|Q & (S1 & ~S0);    //当Q所有位为0时，Bo=1
endmodule
```

仿真波形如图题解6.7.5所示。



图题解 6.7.5

6.7.6 试用 Verilog 语言描述一个变模计数器，在 S 和 T 的控制下，实现同步模 5、模 8、模 10 和模 12 计数，其模数控制表如表题 6.7.6 所示，并要求具有异步清零和暂停计数的功能。然后进行逻辑功能仿真，并给出仿真波形。

表题 6.7.6 计数器的模数控制表

控制信号 S T	模 数
0 0	模 5 计数
0 1	模 8 计数
1 0	模 10 计数
1 1	模 12 计数

解：变模计数器的 Verilog HDL 行为描述程序如下：

```
//变模计数器
module Var_Counter(CP,CR,EN,S,T,Q);
  input CP,CR,EN,S,T;
  output [3:0] Q;              //输出
  reg[3:0] Q;
always @(posedge CP or negedge CR)
  begin
    if (~CR)  Q <= 4'd0;   //异步清零
    else if (EN)
      begin
        case ({S,T})          //由{S,T}控制模数切换
            2'b00:if(Q >= 4'd4)  Q <= 4'd0;     //M=5
                  else Q <= Q + 1'd1;
            2'b01:if(Q >= 4'd7)  Q <= 4'd0;     //M=8
                  else Q <= Q + 1'd1;
            2'b10:if(Q >= 4'd9)  Q <= 4'd0;     //M=10
                  else Q <= Q + 1'd1;
            2'b11:if(Q >= 4'd11)  Q <= 4'd0;    //M=12
                  else Q <= Q + 1'd1;
        endcase
      end
    else  Q <= Q;          //EN=0 时,暂停计数
  end
endmodule
```

仿真波形如图题解 6.7.6 所示。



图题解 6.7.6

6.7.7 某电路的状态图如图题 6.7.7 所示，图中，M 为控制信号，当 $M=0$ 时，电路按顺时针方向所指的状态进行转换；当 $M=1$ 时，则按逆时针方向进行状态转换。试用 Verilog 描述该电路的功能，并进行逻辑功能仿真，并给出仿真波形。



图题 6.7.7

解：由状态图可知，电路的输出信号为 A、B、C，输入信号为 M，再增加两个输入信号，即时钟信号 CP 和清零信号 CR。于是得到下面的 Verilog HDL 行为描述程序：

```
//穆尔型状态机
module  Motor (A,B,C,M,CP,CR);
    input M,CP,CR;
    output A,B,C;
    reg A,B,C;
    reg [2 : 0] current_state,next_state;  //3 个内部触发器的输出、输入
//状态名称及其赋值
     parameter   S0 = 3'b000, S1 = 3'b001, S2  = 3'b010, S3  =  3'b011,
S4 = 3 'b100, S5 = 3 'b101, S6  = 3'b110, S7  = 3'b111;
always @(posedge CP)                          //时序逻辑：状态寄存器转换
    begin
    if (~CR)  current_state <= S0;            //同步清零
    else       current_state <= next_state;
    end
//组合逻辑：给次态赋值
```

```
always @(current_state or M)
    begin
    case(current_state)
      S7:begin {A,B,C} = 3'b111;  next_state = S0; end
      S0:begin {A,B,C} = 3'b000;  next_state = S2; end
      S1:begin {A,B,C} = 3'b100;  next_state = (M==0)? S2 : S6; end
      S2:begin {A,B,C} = 3'b110;  next_state = (M==0)? S3 : S1; end
      S3:begin {A,B,C} = 3'b010;  next_state = (M==0)? S4 : S2; end
      S4:begin {A,B,C} = 3'b011;  next_state = (M==0)? S5 : S3; end
      S5:begin {A,B,C} = 3'b001;  next_state = (M==0)? S6 : S4; end
      S6:begin {A,B,C} = 3'b101;  next_state = (M==0)? S1 : S5; end
    endcase
    end
endmodule
```

仿真波形如图题解 6.7.7 所示。



图题解 6.7.7

6.7.8 设计一个序列检测器电路。功能是检测出串行输入数据 Data 中的 4 位二进制序列 **0101**(自左至右输入),当检测到该序列时,输出 Out = **1**;没有检测到该序列时,输出 Out = **0**。要求:

(1) 给出电路的状态编码,画出状态图(注意考虑序列重叠的可能性,如 **010101**,相当于出现两个 **0101** 序列)。

(2) 用 *JK* 触发器和门电路来设计此电路。

(3) 用 Verilog 的行为描述方式描述该电路的功能。

(4) 然后进行逻辑功能仿真,并给出仿真波形。

解:(1) 由设计要求可知,该电路有一个输入 Data 和一个输出 Out,电路功能是对输入数据进行检测。

因为该电路在连续收到信号 **0101** 时,输出为 **1**,其他情况下输出为 **0**,因此要求该电路能记忆收到的输入数据 **0**、连续收到前两个数据 **01**、连续收到前三个数据 **010**、连续收到 **0101** 后的状态,可见该电路至少应有四个状态,分别用 S1、S2、S3、S4 表示。若假设电路的初始状态用 S0 表示,则可用五个状态来描述该电路。

开始时,假设电路处于初始状态 S0,当收到第一个数据为 **1** 时,则电路仍处于 S0 状态;

当收到第一个有效数据 **0** 时，电路进入 S1 状态。接着，若电路收到第二个有效数据 **1**（即连续收到 **01**），则电路进入 S2 状态；若电路收到的第二个数据仍为 **0**，则电路仍处于 S1 状态。现在，若电路处于状态 S2，在此状态下，电路收到输入数据可能为 Data = **0** 和 Data = **1** 两种情况。若 Data = **0**，则电路已连续收到 **010** 三个有效数据，电路应转向 S3 状态；若 Data = **1**，则电路应返回到初始状态 S0，重新开始检测。现在以 S3 为现态，若 Data = **1**，则电路已连续收到四个有效数据 **0101**，电路应给出输出信号 Out = **1**，同时电路应转向 S4 状态；若 Data = **0**，则输出 Out = **0**，且应进入 S1。现在以 S4 为现态，若 Data = **1**，则电路应进入 S1 状态；若 Data = **0**，则电路应进入 S3 状态。根据上述分析，可以画出该题的原始状态图，如图题解 6.7.8(a)所示。



图题解 6.7.8

观察该图便知，图中 S2、S4 为等价状态，可用 S2 代替 S4，于是得到简化状态图，如图题解 6.7.8(b)所示。

该电路有四个状态，可以用两位二进制代码组合（**00**，**01**，**10**，**11**）表示，即令 S0 = **00**，S1 = **01**，S2 = **10**，S3 = **11**。于是得到编码形式的状态图，如图题解 6.7.8(c)所示。

(2) 根据图题解 6.7.8(c)列出电路输入、输出变量的真值表，如表题解 6.7.8 所示。画出触发器次态卡诺图，如图题解 6.7.8(d)、(e)所示。

表题解 6.7.8

Data	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Out
0	**0**	**0**	**0**	**1**	**0**
0	**0**	**1**	**0**	**1**	**0**
0	**1**	**0**	**1**	**1**	**0**

续表

Data	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Out
0	**1**	**1**	**0**	**1**	**0**
1	**0**	**0**	**0**	**0**	**0**
1	**0**	**1**	**1**	**0**	**0**
1	**1**	**0**	**0**	**0**	**0**
1	**1**	**1**	**1**	**0**	**1**

由此可得触发器的次态方程如下：

$$Q_1^{n+1} = \text{Data}Q_0^n\overline{Q}_1^n + (\text{Data}Q_0^n + \overline{\text{Data}}\ \overline{Q}_0^n)\,Q_1^n$$

$$Q_0^{n+1} = \overline{\text{Data}}\ \overline{Q}_0^n + \overline{\text{Data}}\ Q_0^n$$

将它们与 *JK* 触发器的特性方程 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 进行比较，可以得到各触发器的驱动方程如下：

$$\left.\begin{aligned} J_1 &= \text{Data}\ Q_0^n \qquad K_1 = \text{Data} \oplus Q_0^n \\ J_0 &= \overline{\text{Data}} \qquad\qquad K_0 = \text{Data} \end{aligned}\right\} \tag{6.7.1}$$

由表题解 6.7.1 可以直接写出输出方程为：$\text{Out} = \text{Data}\ Q_1Q_0$

根据式(6.7.1)画出逻辑电路图，如图题解 6.7.8(f)所示。



(f)

图题解 6.7.8

(3) 行为描述方式的 Verilog HDL 程序如下：

```
//米利型状态机
module  Detector ( Data,CP,CR,Out) ;
  input Data,CP,CR;
  output Out ;
  reg Out;
  //Pstate[1:0]与图中 Q1、Q0 的现态相对应
  reg [ 1 : 0 ] Pstate,next_state;
  //状态名称及其赋值
  parameter  S0=2'b00,S1=2'b01,S2 = 2'b10,S3 = 2'b11;
```

```
always @(posedge CP)                          //时序逻辑:状态寄存器转换
begin
  if (~CR)  Pstate <= S0;                     //同步清零
  else      Pstate <= next_state;             //在CP上升沿触发器状态翻转
end
//组合逻辑:给次态赋值
always @(Pstate or Data)
begin
case(Pstate)
  S0:begin Out = 0; next_state = (Data==1)? S0 : S1; end
  S1:begin Out = 0; next_state = (Data==1)? S2 : S1; end
  S2:begin Out = 0; next_state = (Data==1)? S0 : S3; end
  S3:if (Data==1)  begin Out = 1; next_state = S2; end
     else          begin Out = 0; next_state = S1; end
endcase
end
endmodule
```

(4) 仿真波形如图题解 6.7.8(g)所示。



图题解 6.7.8(g)

6.7.9 试用 Verilog 的行为描述方式写出数字钟的小时时间计数器程序。要求如下：

(1) 计数器的功能是从 1 开始计数到 12，然后又从 1 开始，周而复始运行。计数器的输出为 8421 BCD 码。

(2) 要求该计数器带有复位端 CR 和计数控制端 EN。当 CR 为低电平时，计数器复位，其输出为 **1**；当 CR 和 EN 均为高电平时，计数器处于计数状态；当 CR 为高电平但 EN 为低电平时，计数器暂停计数。

(3) 进行逻辑功能仿真，并给出仿真波形。

解：由设计要求知，该计数器的输入端为 CR、EN、CP，输出端为两个 8421 BCD 码计数器的输出，每次复位时要把输出置为 **1**。其 Verilog HDL 程序如下：

```
//有异步清零和使能功能的模12BCD计数器
module Cnt12_1(CP,CR,EN,Qh,QL);
  input CP,CR,EN;
  output [3:0] Qh,QL;
```

```
reg[3:0] Qh,QL;
always @(posedge CP or negedge CR)
begin
  if (~CR)
      begin QL <= 4'd1; Qh <= 4'd0; end
  else if(EN)
      begin
          if ((Qh > 4'd1) || (QL > 4'd9) || ((Qh == 4'd1) && (QL > 4'd2)))
              begin QL <= 4'd1; Qh <= 4'd0;  end     //出错处理
          else if (Qh==4'd1 && QL==4'd2)
              begin QL <= 4'd1; Qh <= 4'd0;  end     //计到最大值
          else if (QL==4'd9)                         //个位计到最大值
              begin QL <= 4'd0; Qh <= Qh+1'b1; end
          else if(QL < 4'd9)
              begin QL <= QL + 1'b1; Qh <= Qh ; end
        end
   else
      begin QL <= QL; Qh <= Qh ; end
  end
endmodule
```

仿真波形如图题解 6.7.9 所示。



图题解 6.7.9

6.7.10 在例 6.7.8 的基础上,将计时输入脉冲频率改为 1kHz,要求增加以下功能:

(1) 具有仿电台整点报时功能。即每逢 59 分 51 秒、53 秒、55 秒、57 秒输出 500Hz 低音频信号,在 59 分 59 秒时输出 1kHz 高音频信号,输出音频信号的持续时间均为 1 s,高音频信号结束时,正好为整点。

(2) 增加闹钟功能,最长闹铃时间为 1 min。闹钟的闹铃时刻可以任意设置(只要求对小时、分钟进行设置);闹铃信号为 500Hz 和 1kHz 的方波信号,两种频率的信号交替输出,且均持续 1 s。设置一个停止闹铃的控制键,可以停止输出闹铃信号。

(3) 采用分层次、分模块的方法,用 Verilog 语言进行设计,并给出各模块的仿真波形图。

解:根据题意,该数字钟要求在例 6.7.8 的基础上,将计时输入脉冲频率改为 1kHz,并增加仿电台整点报时和任意设定闹钟的功能。因此,在例 6.7.8 数字钟主体电路的基础上,需要增加分频模块、仿电台整点报时模块和闹钟设定模块。显示电路仍由外部的译码器和显

示器完成。分频模块将1kHz脉冲信号分频得到周期为1s的矩形波信号，作为数字钟的计时脉冲；仿电台整点报时模块用于到整点时刻产生4声低音（500Hz）和1声高音（1kHz）信号；闹钟设定模块用于设定闹钟时间（使用2Hz脉冲信号进行设定），并产生闹铃信号。

电路总体框图如图题解6.7.10所示。图中，Mode信号用于控制显示器的切换。当Mode=**0**时，正常显示数字钟的计时时间；当Mode=**1**时，显示设置的闹钟时间，此时使用设定键（Set_Hr_Key、Set_Min_Key）可以方便地设定闹时时间。如果希望减少按键的数量，则可以再用两个2选1的数据选择器将校正时间的按键和设置闹时的按键组合起来。



(a) 数字钟总体框图

图题解6.7.10

数字钟的Verilog程序如下：

```
//*************** 数字钟顶层模块(Complete_Clock.v) ******************
module Complete_Clock (LED_Hr,LED_Min,LED_Sec,ALARM,_1kHzIN,
  Adj_Min_key,Adj_Hour_key,Set_Min_key,Set_Hr_key,Ctrl_Bell,Mode);
    input  _1kHzIN;                          //系统的输入时钟信号
    output [7:0] LED_Hr,LED_Min,LED_Sec; //输出8421BCD码给显示器
    wire [7:0] LED_Hr,LED_Min,LED_Sec;    //说明变量的类型
    supply1 Vdd;

    input  Adj_Min_key,Adj_Hour_key;      //校正计时器小时、分钟的输入
                                          //按键
    wire [7:0] Hour,Minute,Second;        //计时器的输出信号
    wire MinL_EN,MinH_EN,Hour_EN;         //计时器的中间使能控制信号
```

```
    wire _1Hz,_2Hz,_500Hz;                    //分频器的输出信号

    reg ALARM_Radio;                          //仿电台的报时信号输出
    wire ALARM_Clock;                         //闹钟的信号输出
    output ALARM;                             //仿电台或闹钟的声音信号输出

    wire [7:0] Set_Hr,Set_Min;                //设定的闹钟时间输出信号
    wire Hr_H_EQU,Hr_L_EQU,Min_H_EQU,Min_L_EQU;
                                              //比较器的输出信号

    input Set_Hr_key,Set_Min_key;             //设定闹钟小时、分钟的输入
                                              //按键
    input Ctrl_Bell;                          //控制闹钟的声音是否输出的
                                              //按键
    input Mode;                               //控制显示模式切换的按键.
        //Mode=1 时,显示闹钟设定的时间,Mode=0 时,显示计时器的时间

  //===============分频模块的调用 ==================
    Divided_Frequency U0(_1Hz,_2Hz,_500Hz,Vdd,Vdd,_1kHzIN);

  //===============  小时、分钟和秒钟计数器 ==================
  //60 进制秒计数器:调用 10 进制和 6 进制底层模块构成
    counter10 U1(Second[3:0],Vdd,Vdd,_1Hz);          //秒计数器个位
    counter6  U2(Second[7:4],Vdd,(Second[3:0]==4'h9),_1Hz);
                                                     //秒计数器十位
  //产生分钟计数器使能信号.Adj_Min=1,校正分钟;Adj_Min=0,分钟正常计时
    assign MinL_EN = Adj_Min_key ? Vdd : (Second==8'h59);
    assign MinH_EN =  (Adj_Min_key && (Minute[3:0]==4'h9))
                   || (Minute[3:0]==4'h9)&&(Second==8'h59);
  //60 进制分钟计数器:调用 10 进制和 6 进制底层模块构成
    counter10 U3 (Minute[3:0],Vdd,MinL_EN,_1Hz);     //分计数器个位
    counter6  U4 (Minute[7:4],Vdd,MinH_EN,_1Hz);     //分计数器十位
  //产生小时计数器使能.Adj_ Hour =1,校正小时;Adj_ Hour =0,小时正常计时
    assign Hour_EN = Adj_Hour_key ? Vdd: ((Minute==8'h59) && (Second
==8'h59));
  //24 进制小时计数器:调用 24 进制底层模块构成
    counter24 U5(Hour[7:4],Hour[3:0],Vdd,Hour_EN,_1Hz);
```

```
                                                    //小时计数器

    //==============仿电台整点报时 ================
        always @ (Minute or Second)
            if (Minute == 8'h59)
                case (Second)
                  8'h51,
                  8'h53,
                  8'h55,
                  8'h57: ALARM_Radio = _500Hz;
                  8'h59: ALARM_Radio = _1kHzIN;
                  default:ALARM_Radio =1'b0;
                endcase
            else ALARM_Radio =1'b0;

    //==============闹时设定模块(Set Hour & Minute counter) ==============
    //60 进制分计数器:用于闹时设定分钟
        counter10 SU1(Set_Min[3:0],Vdd,Set_Min_key,_2Hz);
        counter6  SU2(Set_Min[7:4],Vdd,(Set_Min[3:0]==4'h9),_2Hz);
    //24 进制小时计数器:用于闹时设定小时
        counter24 SU3(Set_Hr[7:4],Set_Hr[3:0],Vdd,Set_Hr_key,_2Hz);

    //比较闹钟时间和计时器的时间是否相等
        _4bitComparer SU4(Hr_H_EQU,Set_Hr[7:4],Hour[7:4]);
        _4bitComparer SU5(Hr_L_EQU,Set_Hr[3:0],Hour[3:0]);
        _4bitComparer SU6(Min_H_EQU,Set_Min[7:4],Minute[7:4]);
        _4bitComparer SU7(Min_L_EQU,Set_Min[3:0],Minute[3:0]);

    //==============闹钟声音控制信号 ================
        assign  ALARM_Clock = Ctrl_Bell ? (((Hr_H_EQU && Hr_L_EQU
            &&  Min_H_EQU && Min_L_EQU))
            && (((Second[0] == 1'b1)&&_500Hz)||((Second[0] == 1'b0)&&_
1kHzIN))):1'b0;
    //==============控制扬声器总模块 ========
        assign ALARM = ALARM_Radio || ALARM_Clock;

    //==============选择数码管的显示信号 ==============
        _2to1MUX MU1(LED_Hr,  Mode,Set_Hr,Hour);     //Mode=1,显示设定
```

```
                                                    //闹铃的时间
    _2to1MUX MU2(LED_Min,Mode,Set_Min,Minute); //Mode=0,显示正常
                                                    //计时时间
    _2to1MUX MU3(LED_Sec,Mode,8'h00,Second);
endmodule

//以下是各个下层模块程序:
//************* 2 选 1 数据选择器子模块(_2to1MUX.v) ******************
module _2to1MUX(OUT,SEL,X,Y);
    input [7:0] X,Y;
    input SEL;
    output[7:0] OUT;
    assign OUT = SEL ? X : Y;
endmodule

//************* 4 位比较器子模块(_4bitComparer.v) ******************
module _4bitComparer(EQU,A,B);
    input [3:0] A,B;
    output  EQU;
    assign EQU = (A==B);
endmodule

//**************** 分频器子模块 (Divided_Frequency.v) ***************
module Divided_Frequency (_1HzOut, _2HzOut, _500HzOut, nCR, EN, _
1kHzIN);
    input _1kHzIN,nCR,EN;
    output _1HzOut,_2HzOut,_500HzOut;
    wire [11:0] Q;
    wire EN1,EN2;
    counter10 DU0(Q[3:0],nCR,EN,_1kHzIN);
    counter10 DU1(Q[7:4],nCR,EN1,_1kHzIN);
    counter10 DU2(Q[11:8],nCR,EN2,_1kHzIN);
    assign EN1=(Q[3:0]==4'd9);
    assign EN2=(Q[7:4]==4'd9)&(Q[3:0]==4'd9);
    assign _1HzOut = Q[11];
    assign _2HzOut = Q[10];
    assign _500HzOut = Q[0];
endmodule
```

```
//**************** counter10.v ( BCD: 0~9 ) ********************
module counter10(Q,nCR,EN,CP);
    input CP,nCR,EN;
    output [3:0] Q;
    reg    [3:0] Q;
    always @(posedge CP or negedge nCR)
    begin
      if(~nCR)  Q <= 4'b0000;              //nCR=0,计数器被异步清零
      else if(~EN) Q <= Q;                 //EN=0,暂停计数
      else if(Q == 4'b1001) Q <= 4'b0000;
      else  Q <= Q + 1'b1;                 //计数器增1计数
    end
endmodule

//**************** counter6.v (BCD: 0~5) ************************
module counter6(Q,nCR,EN,CP);
    input CP,nCR,EN;
    output [3:0] Q;
    reg    [3:0] Q;
    always @(posedge CP or negedge nCR)
    begin
      if(~nCR)  Q <= 4'b0000;              //nCR=0,计数器被异步清零
      else if(~EN)  Q <= Q;                //EN=0,暂停计数
      else if(Q == 4'b0101) Q <= 4'b0000;
      else  Q <= Q + 1'b1;                 //计数器增1计数
    end
endmodule

//************* counter24.v (BCD: 0~23) ***********************
module counter24 (CntH,CntL,nCR,EN,CP);
    input CP,nCR,EN;
    output [3:0] CntH,CntL;
    reg    [3:0] CntH,CntL;
    always @(posedge CP or negedge nCR)
    begin
      if(~nCR)    {CntH,CntL} <= 8'h00;
      else if(~EN) {CntH,CntL} <= {CntH,CntL};
```

```
        else if ((CntH>2)||(CntL>9)||((CntH==2)&&(CntL>=3)))
                    {CntH,CntL} <= 8'h00;
        else if ((CntH==2)&&(CntL<3))
              begin  CntH <= CntH;  CntL <= CntL + 1'b1; end
        else if (CntL==9)
              begin  CntH <= CntH + 1'b1;  CntL <= 4'b0000; end
        else
              begin  CntH <= CntH;  CntL <= CntL + 1'b1; end
    end
endmodule
```

时钟正常计时(Mode = **0**)的仿真波形如图题解 6.7.10(b)所示。仿真时,将输入_1kHzIN 的周期设置成 1 μs,仿真的结束时间(end time)设置为 175 s 左右,其他输入信号的设置如图所示。

校时、设置闹铃时间的仿真波形如图题解 6.7.10(c)所示。当 Adj_Hour_Key = **1** 时,将小时计数器调整到 10 点,当 Adj_Min_Key = **1** 时,将分钟调整到 04 分。当 Set_Hr_key = **1** 和 Set_Min_key = **1** 时,可以设置闹铃时间,图中的闹铃时间为 6 点 10 分。



(b) 正常计时



(c) 校时、设置闹铃时间

图题解 6.7.10

7 半导体存储器

一、内容提要及重点

本章的内容提要：

1. 半导体存储器的分类

（1）按数据易失性与非易失性分为两大类：

- 半导体存储器
  - ROM（非易失）
    - 固定 ROM（又称掩膜 ROM）
    - 可编程 ROM
      - PROM
      - EPROM
      - E^2PROM
      - Flash Memory（闪存）
  - RAM（易失）
    - 双极型 RAM
    - MOS 型
      - 静态 RAM（SRAM）
        - 异步 SRAM（ASRAM）
        - 同步 SRAM（SSRAM）
      - 动态 RAM（DRAM）
        - 异步 DRAM（ADRAM）
        - 同步 DRAM（SDRAM）

易失性存储器断电后，其所存的数据将全部丢失，而非易失性存储器断电后数据仍可长久保存。

SRAM 用锁存器记忆数据，DRAM 靠 MOS 管栅极电容存储数据。因此，在不停电的情况下，SRAM 的数据可以长久保持，而 DRAM 则必须定期刷新。

无论是 SRAM 还是 DRAM，目前都有在时钟脉冲作用下工作的同步 RAM（SSRAM 和 SDRAM），且已成为主流存储器。在此基础上发展起来的 DDR、DDR Ⅱ 和 QDR 等 RAM 也已越来越多地应用于计算机内存、显存和通信设备中。

（2）按正常工作时读写特性分为：

- 半导体存储器
  - 只读
    - ROM
    - PROM
    - EPROM
  - 可读可写
    - RAM
    - E^2PROM
    - Flash Memory

（3）按输入输出方式不同还可分为并行存储器和串行存储器。

2. 存储器的一般构成

半导体存储器一般由三部分构成：存储阵列、地址译码器和输入输出控制电路，如图 7.1 所示。



图 7.1　存储器的基本结构框图

3. 存储器的容量和存取时间是反映存储器性能好坏的重要技术指标。存储器的容量一般是用存储的字数和每个字所含位数的乘积表示。存储器的容量越大，意味着能存储的数据越多。存取时间是反映存储器工作速度快慢的指标。

4. 存储器的读写定时关系是正确读写数据的关键。相同类型的存储器，其读写控制大致相同，只是具体定时参数有所差异，使用时须参考相应的数据手册。

5. 当只用单个芯片不能满足存储容量要求时，可通过简单方法进行容量扩展。扩展既可以是位数（字长）的扩展，又可以是字数的扩展，也可以是两者同时扩展。

本章的重点：

各种半导体存储器的基本结构、工作原理和使用方法；存储器容量的扩展。

二、典型例题解析

例 7.1　指出容量为 64K×4 的存储器有多少个存储单元，其地址码至少需要几位？数据位是几位？

解题思路：求解本题时，只要弄清以下几个关系就能很容易得到结果：

存储单元数 = 字数×位数

地址码的位数 n 与字数 N 的关系为：$N=2^n$

数据位数 = 位数

解：存储单元 = 64K×4 = 256K 个（注：1K = 1 024）；

因为，64K $=2^{16}$，即 $n=16$，所以地址码位数为 16；

数据位数等于位数，此处为 4 位。

所以，64K×4 的存储器系统具有 256K 个存储单元，至少需要 16 位地址码，数据位是 4 位。

例 7.2 试用一个具有片选使能$\overline{CE}$、输出使能$\overline{OE}$、读写控制$\overline{WE}$、容量为 4K×4 位的 SRAM 芯片和必要的逻辑门，扩展成为 8K×8 位的存储器系统，试画出其逻辑图。

解题思路：字数和位数同时扩展是扩展存储容量的常用方法，通常先进行位数扩展，然后用扩展的高位地址进行字数的扩展。

用并联方式实现位扩展，即将存储器的地址线、读/写控制线和片选信号对应地并联在一起，而各个芯片的数据输入/输出端作为字的各个位线。

通常用外加译码电路控制存储器芯片的片选使能输入端，并将对应的数据线并接，来实现字数的扩展。

解：采用 4K×4 位的 SRAM 构成 8K×8 位的存储器系统，必须同时进行字扩展和位扩展。

首先进行位扩展：用 2 片 4K×4 位的芯片，将它们的地址线、读/写控制线和片选信号各自对应地并接在一起，即可扩展成 4K×8 位系统。用同样的方法再扩展一个 4K×8 位系统。

然后进行字扩展：将位扩展得到的两个 4K×8 位系统，通过片选信号组合起来实现 8K×8 位的存储器系统，此时需增加 1 根地址线 A_{12}，通过一个**非**门控制两组 4K×8 位系统的片选使能$\overline{CE}$，扩展后的存储系统如图 7.2 所示。其中（1）和（2）、（3）和（4）分别构成两个 4K×8 位存储器系统；**非**门将 A_{12}反相，并将 A_{12}和 $\overline{A}_{12}$分别连接到两组 4K×8 的片选使能端$\overline{CE}$，实现字扩展。系统共用了 4 片 4K×4 位芯片，一个**非**门。



图 7.2 用 4K×4 位 SRAM 芯片构成 8K×8 位的存储器系统

三、习题全解

7.1 只读存储器

7.1.1 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。

（1）64K×1 （2）256K×4 （3）1M×1 （4）128K×8

解：（1）存储单元= 64K×1= 64K 个（注：1K=1 024=2^{10}）；

因为，64K =64×1 024=2^{16}，即 n=16，所以地址线为 16 根；

数据线根数等于位数，此处为 1 根。

同理得：

（2）存储单元=4×256×1 024=2^{20}=1M 个存储单元；地址单元 256K =$2^8\times2^{10}=2^{18}$，即 18 根地址线；数据线为 4 根。

（3）存储单元=1M×1=1M，地址单元 1M =2^{20}，即 20 根地址线；1 根数据线。

（4）存储单元=128K×8=1M，地址单元 128K =2^{17}，即 17 根地址线；数据有 8 位，需要 8 根数据线。

7.1.2 设存储器的起始地址为全 **0**，试指出下列存储系统的最高地址的十六进制地址码为多少。

（1）2K×1 （2）16K×4 （3）256K×32

解：因为存储系统的最高地址=字数+起始地址-**1**，（1）、（2）、（3）题给出的字数分别为 2K、16K 和 256K，而起始地址均为 0。所以它们的十六进制地址码是：

（1）最高地址=2K+0-**1**=2×1 024-**1**=$7FF_H$

同理：（2）$3FFF_H$ （3）$3FFFF_H$

7.1.3 试确定用 ROM 实现下列逻辑函数时所需的容量：（1）实现两个 3 位二进制数相乘的乘法器；（2）将 8 位二进制数转换成十进制数（用 BCD 码表示）的转换电路。

解：用 ROM 实现逻辑函数时，逻辑函数的输入变量由 ROM 地址线输入，逻辑函数值由 ROM 数据线输出。

（1）两个 3 位二进制数相乘，共有 6 位输入，即需要 6 根地址线；而两个 3 位二进制数相乘的最大值是 49，即 $\mathbf{111}_B\times\mathbf{111}_B=\mathbf{110001}_B$，共需要 6 位输出，所以 ROM 的容量应为 $2^6\times$ 6 位。

（2）8 位二进制数的最大值为 **11111111**，转换成十进制数表示为 255，用 BCD 码表示为 **1001010101**，即输入 8 位，输出 10 位，所以 ROM 的容量应为 $2^8\times10$ 位。

7.1.4 用一片 128×8 位的 ROM 实现各种码制之间的转换。要求用从第 **0** 个地址单元（全 **0** 地址）开始的前 16 个地址单元实现 8421BCD 码到余 3 码的转换；接下来的 16 个地址单元实现余 3 码到 8421BCD 码的转换。试求：（1）列出 ROM 的地址与内容对应关系的真值表；（2）确定输入变量和输出变量与 ROM 地址线和数据线的对应关系；（3）简要说明将 8421BCD 码的 **0101** 转换成余 3 码和将余 3 码的 **1001** 转换成 8421BCD 码的过程。

解：（1）设 128×8 位 ROM 的 7 根地址线分别为 $A_6A_5A_4A_3A_2A_1A_0$，8 根数据线为

$D_7D_6D_5D_4D_3D_2D_1D_0$。将输入码作为地址码，数据输出作为转换后的输出码，根据8421BCD码和余3码的关系，实现码制转换的ROM地址与内容对应关系的真值表如表题解7.1.4所示。

表题解 7.1.4

地址（8421BCD码输入）							内容（余3码输出）								地址（余3码输入）							内容（8421BCD码输出）							
A_6	A_5	A_4	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	A_6	A_5	A_4	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0	×	×	×	×	×	×	×	×
0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	1	×	×	×	×	×	×	×	×
0	0	0	0	0	1	0	0	0	0	0	0	1	0	1	0	0	1	0	0	1	0	×	×	×	×	×	×	×	×
0	0	0	0	0	1	1	0	0	0	0	0	1	1	0	0	0	1	0	0	1	1	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	0	0	0	1	1	1	0	0	1	0	1	0	0	0	0	0	0	0	0	0	1
0	0	0	0	1	0	1	0	0	0	0	1	0	0	0	0	0	1	0	1	0	1	0	0	0	0	0	0	1	0
0	0	0	0	1	1	0	0	0	0	0	1	0	0	1	0	0	1	0	1	1	0	0	0	0	0	0	0	1	1
0	0	0	0	1	1	1	0	0	0	0	1	0	1	0	0	0	1	0	1	1	1	0	0	0	0	0	1	0	0
0	0	0	1	0	0	0	0	0	0	0	1	0	1	1	0	0	1	1	0	0	0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1	0	0	0	0	1	1	0	0	1	0	0	0	0	0	1	1	0
0	0	0	1	0	1	0	×	×	×	×	×	×	×	×	0	0	1	1	0	1	0	0	0	0	0	0	1	1	1
0	0	0	1	0	1	1	×	×	×	×	×	×	×	×	0	0	1	1	0	1	1	0	0	0	0	1	0	0	0
0	0	0	1	1	0	0	×	×	×	×	×	×	×	×	0	0	1	1	1	0	0	0	0	0	0	1	0	0	1
0	0	0	1	1	0	1	×	×	×	×	×	×	×	×	0	0	1	1	1	0	1	×	×	×	×	×	×	×	×
0	0	0	1	1	1	0	×	×	×	×	×	×	×	×	0	0	1	1	1	1	0	×	×	×	×	×	×	×	×
0	0	0	1	1	1	1	×	×	×	×	×	×	×	×	0	0	1	1	1	1	1	×	×	×	×	×	×	×	×

（2）根据表题解7.1.4的关系可知，输入变量对应地址线的$A_3A_2A_1A_0$，输出变量对应数据线的$D_3D_2D_1D_0$（也可用$D_7D_6D_5D_4$，但表中的内容也要做相应调整）。A_4作为转换控制位。当$A_4=\mathbf{0}$时，实现8421BCD码到余3码的转换；当$A_4=\mathbf{1}$时，实现余3码到8421BCD码的转换；

（3）要将8421BCD码的**0101**转换成余3码时，输入地址码应为$A_6A_5A_4A_3A_2A_1A_0=$**00000101**，此时$D_3D_2D_1D_0$的数据输出**1000**即为余3码；

而将余3码的**1001**转换成8421BCD码时，输入地址码应为$A_6A_5A_4A_3A_2A_1A_0=$**00011001**，此时$D_3D_2D_1D_0$的数据输出**0110**即为8421BCD码。注意，此时A_4必须为**1**。

7.1.5 利用ROM构成的任意波形发生器如图题7.1.5所示，改变ROM的内容，即可改变输出波形。当ROM的内容如表题7.1.5所示时，画出输出端随*CP*变化的波形。



图题 7.1.5

表题 7.1.5

$A_3\ A_2\ A_1\ A_0$	$D_3\ D_2\ D_1\ D_0$	$A_3\ A_2\ A_1\ A_0$	$D_3\ D_2\ D_1\ D_0$
0 0 0 0	0 1 0 0	1 0 0 0	0 1 0 0
0 0 0 1	0 1 0 1	1 0 0 1	0 0 1 1
0 0 1 0	0 1 1 0	1 0 1 0	0 0 1 0
0 0 1 1	0 1 1 1	1 0 1 1	0 0 0 1
0 1 0 0	1 0 0 0	1 1 0 0	0 0 0 0
0 1 0 1	0 1 1 1	1 1 0 1	0 0 0 1
0 1 1 0	0 1 1 0	1 1 1 0	0 0 1 0
0 1 1 1	0 1 0 1	1 1 1 1	0 0 1 1

解：由图看出，二进制递增计数器在 CP 作用下不断生成 ROM 的地址码。ROM 的数据输出控制电子开关，当 ROM 的数据输出为 **1** 时，电子开关接 V_{REF}；ROM 的输出为 **0** 时，电子开关接地。运放和相关电阻构成反相比例加法电路，其输出电压与 $D_3 \sim D_0$ 的关系为

$$v_o = -R_f\left(\frac{D_0 V_{REF}}{R}+\frac{2D_1 V_{REF}}{R}+\frac{4D_2 V_{REF}}{R}+\frac{8D_3 V_{REF}}{R}\right)$$

$$= -\frac{V_{REF}R_f}{R}(D_0+2D_1+4D_2+8D_3)$$

设 $K=\dfrac{V_{REF}R_f}{R}$，则 v_o 与 $D_3 \sim D_0$ 的对应关系如表题解 7.1.5 所示。

表题解 7.1.5

$A_3\ A_2\ A_1\ A_0$	$D_3\ D_2\ D_1\ D_0$	v_o	$A_3\ A_2\ A_1\ A_0$	$D_3\ D_2\ D_1\ D_0$	v_o
0 0 0 0	0 1 0 0	$-4K$	1 0 0 0	0 1 0 0	$-4K$
0 0 0 1	0 1 0 1	$-5K$	1 0 0 1	0 0 1 1	$-3K$
0 0 1 0	0 1 1 0	$-6K$	1 0 1 0	0 0 1 0	$-2K$
0 0 1 1	0 1 1 1	$-7K$	1 0 1 1	0 0 0 1	$-1K$
0 1 0 0	1 0 0 0	$-8K$	1 1 0 0	0 0 0 0	0
0 1 0 1	0 1 1 1	$-7K$	1 1 0 1	0 0 0 1	$-1K$
0 1 1 0	0 1 1 0	$-6K$	1 1 1 0	0 0 1 0	$-2K$
0 1 1 1	0 1 0 1	$-5K$	1 1 1 1	0 0 1 1	$-3K$

v_o 一个周期的输出波形如图题解 7.1.5 所示。



图题解 7.1.5

7.1.6 应用 74HC138 和其他逻辑门设计一地址译码器，要求地址范围是十六进制 00～3F。

解：十六进制 00～3F 即为二进制的 **000000～111111**，共 64 个地址，每片 74HC138 有 8 个输出端，因此需用 8 片 74HC138 构成 64 个输出的地址译码器，共 6 条地址线，其中 3 条接 74HC138 的输入端，另 3 条接使能输入端。列真值表如表题解 7.1.6 所示，可见将 A_2、A_1、A_0 分别接 74HC138 的输入端，A_5、A_4、A_3 作为片选信号，通过反相器或直接与使能端 E_3、$\overline{E}_2$、$\overline{E}_1$ 连接，片(1)的 $E_3\overline{E}_2\overline{E}_1=\overline{A}_5A_4A_3$，片(2)的 $E_3\overline{E}_2\overline{E}_1=\overline{A}_5A_4\overline{A}_3$，片(3)的 $E_3\overline{E}_2\overline{E}_1=\overline{A}_5\overline{A}_4A_3$，片(4)的 $E_3\overline{E}_2\overline{E}_1=\overline{A}_5\overline{A}_4\overline{A}_3$，片(5)的 $E_3\overline{E}_2\overline{E}_1=A_5A_4A_3$，片(6)的 $E_3\overline{E}_2\overline{E}_1=A_5A_4\overline{A}_3$，片(7)的 $E_3\overline{E}_2\overline{E}_1=A_5\overline{A}_4A_3$，片(8)的 $E_3\overline{E}_2\overline{E}_1=A_5\overline{A}_4\overline{A}_3$，逻辑电路如图题解 7.1.6 所示。

表题解 7.1.6

A_5	A_4	A_3	A_2	A_1	A_0		
0	0	0	0	0	0	(00)	(1)
					⋮		
0	0	0	1	1	1	(07)	
0	0	1	0	0	0	(08)	(2)
					⋮		
0	0	1	1	1	1	(0F)	
0	1	0	0	0	0	(10)	(3)
					⋮		
0	1	0	1	1	1	(17)	
0	1	1	0	0	0	(18)	(4)
					⋮		
0	1	1	1	1	1	(1F)	
1	0	0	0	0	0	(20)	(5)
					⋮		
1	0	0	1	1	1	(27)	
1	0	1	0	0	0	(28)	(6)
					⋮		
1	0	1	1	1	1	(2F)	
1	1	0	0	0	0	(30)	(7)
					⋮		
1	1	0	1	1	1	(37)	
1	1	1	0	0	0	(38)	(8)
					⋮		
1	1	1	1	1	1	(3F)	


A_5
A_4
A_3
A_2
A_1
A_0
A0
A1
A2
E1
E2
E3
$\overline{Y}_0$
$\overline{Y}_7$
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
07
0E
13
2C
3B

图题解 7.1.6

7.1.7 指出题7.1.6中对应十六进制地址码07、0E、13、2C、3B的输入。

解：十六进制地址码07、0E、13、2C、3B所对应的二进制码分别为

07的输入 $A_5A_4\dot{A}_3A_2A_1A_0=\mathbf{000111}$

0E的输入 $A_5A_4A_3A_2A_1A_0=\mathbf{001110}$

13的输入 $A_5A_4A_3A_2A_1A_0=\mathbf{010011}$

2C的输入 $A_5A_4A_3A_2A_1A_0=\mathbf{101100}$

3B的输入 $A_5A_4A_3A_2A_1A_0=\mathbf{111011}$

7.2 随机存取存储器

7.2.1 一个NMOS存储单元如图题7.2.1所示，试分析其工作原理。



图题7.2.1

解：此电路为五管静态存储单元电路。T_1 ~T_4 为两个反相器交叉连接而成的锁存器是存储单元的主体。T_5 和 T_6 分别是由行选线和列选线控制的传输门，当行选线和列选线都为高电平时，T_5、T_6 导通，可以对该存储单元读出或存入数据。

7.2.2 设同步SRAM工作在丛发模式下，若数据写入的首地址为0094H，问接下来的3个数据将被写入的存储单元的地址分别是多少？

解：接下来的3个地址分别是 0095_H，0096_H，0097_H。

7.2.3 一个有1M×1位的DRAM，采用地址分时送入的方法，芯片应具有几根地址线？

解：由于 $1M=2^{10}\times2^{10}$，所以需要10根行地址线和10根列地址线，但芯片采用行、列地址分时送入，所以芯片应具有10根地址线。

7.2.4 用容量为16K×1位存储器芯片构成一个32K×8位的存储系统，总共需要多少根地址线？多少根数据线？多少个16K×1位的存储器芯片？

解：32K×8位存储系统的字数 $32K=2^{15}$，所以需要15根地址线；而8位需要8根数据线。16K×1的芯片扩展到8位就需要8片，再扩展到32K个字还需要加倍，所以共需要8×2=16个16K×1位的存储器芯片。

7.2.5 试用具有片选使能$\overline{CE}$、输出使能$\overline{OE}$、读写控制$\overline{WE}$、容量为8K×8位的SRAM芯

片和必要的逻辑门，设计一个 16K×16 位的存储器系统，试画出其逻辑图。

解：采用 8K×8 位的 SRAM 构成 16K×16 位的存储器系统，必须同时进行字扩展和位扩展。用 2 片 8K×8 位的芯片，通过位扩展构成 8K×16 位系统，此时需要增加 8 根数据线。要将 8K×16 位扩展成 16K×16 位的存储器系统，还必须进行字扩展。因此还需 2 片 8K×8 位的芯片通过同样的位扩展，构成 8K×16 位的存储系统，再与另一个 8K×16 位存储系统进行字扩展，从而实现 16K×16 位的存储器系统，此时还需增加 1 根地址线。系统共需要 4 片 8K×8位的 SRAM 芯片。

用增加的地址线 A_{13}控制片选使能$\overline{CE}$便可实现字扩展，两片相同地址的 SRAM 可构成 16 位数据线。其逻辑图如图题解 7.2.5 所示。其中(1)和(2)、(3)和(4)分别构成两个 8K×16 位存储系统；**非**门将 A_{13}反相，并将 A_{13}和 $\overline{A}_{13}$分别连接到两组 8K×16 的片选使能端$\overline{CE}$上，实现字扩展。



图题解 7.2.5

7.2.6 在图题 7.2.6 的 LED 点阵列字符动态显示电路中，(1) 若人的视觉暂留时间为 0.05 秒，在满足 LED 阵列图像稳定不闪烁的情况下，试计算 *CP* 脉冲的最低工作频率。(2) 若要在显示屏上显示“HELP”，试确定 RAM 中存放的点阵数据。(3) 若 LED 阵列改为 16×128(行×列)，则需要 RAM 的位数为多少？容量是多少？

解：(1) 由于 LED 阵列扫描一次需要 32 个 *CP* 脉冲，所以 *CP* 脉冲的最长周期应不超过 0.05s/32，所以最低工作频率为 32/(0.05s) = 640Hz。

(2) 根据“HELP”的字形，可确定 RAM 中的点阵数据如表题解 7.2.6 所示。

(3) LED 阵列的每个点对应一个存储单元，16 行对应存储器的 16 位数据，128 列对应



图题 7.2.6 8×32 LED 点阵列动态显示原理

存储器的 128 个字，所以 RAM 的位数为 16，容量是 128×16 位。

表题解 7.2.6 显示“HELP ”时 RAM 中的点阵数据

地址					内容								地址					内容							
A_4	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	A_4	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	1	1	1	1	1	1	1	0	1	0	0	0	0	1	1	1	1	1	1	1	0
0	0	0	0	1	1	1	1	1	1	1	1	0	1	0	0	0	1	1	1	1	1	1	1	1	0
0	0	0	1	0	0	1	0	1	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	1	0	0	0	0	1	0	1	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	1	1	1	1	1	1	1	0	1	0	1	0	1	1	0	0	0	0	0	0	0
0	0	1	1	0	1	1	1	1	1	1	1	0	1	0	1	1	0	1	0	0	0	0	0	0	0
0	0	1	1	1	0	0	0	0	0	0	0	0	1	0	1	1	1	0	0	0	0	0	0	0	0
0	1	0	0	0	1	1	1	1	1	1	1	0	1	1	0	0	0	1	1	1	1	1	1	1	0
0	1	0	0	1	1	1	1	1	1	1	1	0	1	1	0	0	1	1	1	1	1	1	1	1	0
0	1	0	1	0	1	0	0	1	0	0	1	0	1	1	0	1	0	0	0	1	0	0	0	1	0
0	1	0	1	1	1	0	0	1	0	0	1	0	1	1	0	1	1	0	0	1	0	0	0	1	0
0	1	1	0	0	1	0	0	1	0	0	1	0	1	1	1	0	0	0	0	1	1	0	1	1	0
0	1	1	0	1	1	0	0	1	0	0	1	0	1	1	1	0	1	0	0	0	1	1	1	0	0
0	1	1	1	0	1	0	0	0	0	0	1	0	1	1	1	1	0	0	0	0	0	1	0	0	0
0	1	1	1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0

8 FPGA 和 CPLD

一、内容提要及重点

本章的内容提要：

1. 可编程逻辑器件(PLD)可以由用户自行设计逻辑功能。它们具有集成度高、可靠性高、处理速度快和保密性好等特点。CPLD 是在 PAL 器件的基础上发展起来的复杂可编程逻辑器件，而 FPGA 则是目前规模最大、密度最高的可编程逻辑器件。目前，FPGA 正在向芯片系统(system on chip，SoC)方向发展，芯片内部除了逻辑资源外，还集成了嵌入式处理器硬核(例如，Cortex-A9)及其外围处理电路等，其应用领域从通信、图像处理扩展到了人工智能、大数据分析、机器人等众多领域。

2. 高密度的可编程逻辑器件(FPGA 和 CPLD)的组成至少包括三种最基本资源：逻辑块、内部可编程连线资源和 I/O 块。逻辑块是可编程逻辑器件实现各种组合和时序逻辑功能的核心模块。通过对可编程连线资源的编程，可以实现各逻辑块之间的相互连接，也可以与 I/O 块相连，实现与芯片外部的信息交换。I/O 块则是可编程逻辑器件封装引脚和内部逻辑间的接口。每个 I/O 单元对应一个封装引脚，通过对 I/O 单元编程，可将引脚分别定义为输入、输出和双向功能。

3. FPGA 与 CPLD 最大的差别在于实现逻辑功能的原理不同。FPGA 中逻辑块是以 LUT 为基础的，而 CPLD 中的逻辑块是以**与-或**阵列为基础的。另外编程技术也不同，CPLD 是基于 E^2PROM 或快闪存储器的编程技术，而大部分 FPGA 则是基于 SRAM 的编程技术。

4. 大部分 FPGA 的 LUT 由数据选择器和 SRAM 构成，切断电源后，其逻辑会消失。所以 FPGA 一般需要一个外部的 PROM 保存编程数据。接通电源后，FPGA 首先从 PROM 中读入编程数据进行初始化，然后才开始正常工作。

5. CPLD 器件通常采用 CMOS E^2PROM 工艺制造，对器件编程后，即使切断电源，其逻辑也不会消失，且具有在系统编程(ISP 特性)。

6. 无论是 CPLD 还是 FPGA，其开发过程必须借助相关开发软件和编程设备才能完成。

本章的重点：

可编程逻辑器件的结构特点；用可编程逻辑器件设计数字电路的方法。

二、典型例题解析

例 8.1 已知逻辑函数 $L=A\overline{B}\,\overline{C}+\overline{A}C$，若用 2 输入的 LUT 实现该逻辑函数，需要几个 LUT？确定 LUT 中的内容，并以主教材图 8.1.2 所示的形式画出。

解题思路：由于采用 2 输入的 LUT，所以输入变量个数不能超过 2 个，需要用香农展开定理先将逻辑函数进行拆分，然后确定 LUT 的内容。

解：通过增加中间变量，将逻辑函数拆分为能用 2 输入变量表达的逻辑函数

$$L=A\overline{B}\,\overline{C}+\overline{A}C=(A\,\overline{B})\,\overline{C}+\overline{A}C=F_1\overline{C}+F_2=F_3+F_2$$

其中：$F_1=A\overline{B}$，$F_2=\overline{A}C$，$F_3=F_1\overline{C}$。这样 F_1、F_2、F_3 和 L 都是 2 输入逻辑函数，由此可知共需 4 个 2 输入的 LUT，LUT 的内容及逻辑函数实现如图 8.1 所示。



图 8.1

例 8.2 电路如图 8.2 所示，试说明该电路用于实现表 8.1 所示全加器的工作原理，并说明输入、输出端口的连接方法。

解题思路：采用 2 输入 LUT、数据选择器和逻辑门也可以实现 3 输入变量的逻辑函数，可以先写出函数 $F(F_1,F_2)$ 和 $G(F_1,F_2)$ 的表达式，再根据真值表寻找 S 和 C_0 和表达式之间的关系，最后确定 LUT 的内容。

解：根据图 8.2，得到输出 F 和 G 的表达式分别为

$$F=\overline{X}F_1+X\,\overline{F_1}$$

$$G=\overline{X}F_2+X(F_1+F_2)$$



图 8.2

表 8.1 全 加 器

C_i	A	B	S	C_0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

如果将 C_i 与电路的 X 端相连，可以将表 8.1 分解成表 8.2 所示的形式，以便确定 LUT 的内容。

表 8.2 全加器的分解形式

A B	S		C_0	
	$C_i=0$	$C_i=1$	$C_i=0$	$C_i=1$
0 0	0	1	0	0
0 1	1	0	0	1
1 0	1	0	0	1
1 1	0	1	1	1

对于求和输出 S，当 $C_i=0$ 时，按照地址从低到高的顺序，第 1 个 LUT 中 SRAM 的内容设定为 **0110**；当 $C_i=1$ 时，F_1 经过反相器送到输出端 F，正好满足要求。

对于进位输出 C_0，当 $C_i=0$ 时，按照地址从低到高的顺序，第 2 个 LUT 中 SRAM 的内容设定为 **0001**；当 $C_i=1$ 时，将 F_1、F_2 经过**或**门送到输出端 G，就能够满足要求。

综上所述，全加器的输入信号 C_i、A、B 分别连接到电路的 X、Z、Y 端口，其输出信号 S、C_0 分别连接到电路的 F 和 G 端口，就能实现要求的功能。

三、习题全解

8.1 现场可编程门阵列(FPGA)

8.1.1 电路如图题 8.1.1 所示，LUT 的内容如表题 8.1.1 所示。试写出 Y 的逻辑函数表达式。

解：由表题 8.1.1 可写出：

$$L_0=\overline{B}\,\overline{C}\,\overline{D}\,\overline{E}+\overline{B}CD\overline{E}+\overline{B}CDE+B\overline{C}\,\overline{D}\,\overline{E}+B\overline{C}DE+BC\overline{D}\,\overline{E}+BCDE$$

$$L_1=\overline{B}\,\overline{C}D\overline{E}+\overline{B}C\overline{D}\,\overline{E}+B\overline{C}\,\overline{D}E+BC\overline{D}E+BCD\overline{E}$$

由图可知



图题 8.1.1

表题 8.1.1

$B\ C\ D\ E$	$L_1\ L_0$	$B\ C\ D\ E$	$L_1\ L_0$
0 0 0 0	0 1	1 0 0 0	0 1
0 0 0 1	0 0	1 0 0 1	1 0
0 0 1 0	1 0	1 0 1 0	0 0
0 0 1 1	0 0	1 0 1 1	0 1
0 1 0 0	1 0	1 1 0 0	0 1
0 1 0 1	0 0	1 1 0 1	1 0
0 1 1 0	0 1	1 1 1 0	1 0
0 1 1 1	0 1	1 1 1 1	0 1

$$Y = AL_1 + \overline{A}L_0$$
$$= A(\overline{B}\,\overline{C}D\overline{E} + \overline{B}C\overline{D}\,\overline{E} + B\overline{C}\,\overline{D}E + BC\overline{D}E + BCD\overline{E})$$
$$+\overline{A}(\overline{B}\,\overline{C}\,\overline{D}\,\overline{E} + \overline{B}CD\overline{E} + \overline{B}CDE + B\overline{C}\,\overline{D}\,\overline{E} + B\overline{C}DE + BC\overline{D}\,\overline{E} + BCDE)$$

8.1.2 用5个2输入LUT实现逻辑函数：$f(x_1,x_2,x_3)=x_1\overline{x}_2+x_1x_3+x_2\overline{x}_3$。用图8.1.3（主教材）的风格标出每个LUT的真值表，不必画FPGA中的无关连线和编程节点。

解： $F=f(x_1,x_2,x_3)=x_1\overline{x}_2+x_1x_3+x_2\overline{x}_3=F_1+F_2+F_3=F_4+F_3$

其中：$F_1=x_1\overline{x}_2$，$F_2=x_1x_3$，$F_3=x_2\overline{x}_3$，$F_4=F_1+F_2$。由此可知逻辑函数实现如图题解8.1.2所示。



图题解 8.1.2

8.1.3 用2个2输入LUT实现逻辑函数：$f(x_1,x_2,x_3)=\sum m(2,3,4,6,7)$。用图8.1.3的风格标出每个LUT的真值表，不必画FPGA中的无关连线和编程节点。

解： 先化简逻辑函数。由图题解8.1.3(a)卡诺图化简得

$$F=f(x_1,x_2,x_3)=x_1\overline{x}_3+x_2=F_1+x_2$$

其中：$F_1 = x_1\bar{x}_3$，由此可知逻辑函数实现如图题解 8.1.3(b)所示。



图题解 8.1.3

8.2 复杂可编程逻辑器件(CPLD)简介

8.2.1 若某 CPLD 中的逻辑块有 36 个输入(不含全局时钟、全局使能控制等)，16 个宏单元。理论上，该逻辑块可以实现多少个逻辑函数？每个逻辑函数最多可有多少个变量？如果每个宏单元包含 5 个乘积项，通过乘积项扩展，逻辑函数中所能包含的乘积项数目最多是多少？

解：每个宏单元可以产生一个逻辑函数，所以可以实现 16 个逻辑函数。每个逻辑函数可以有 36 个变量。通过乘积项扩展，逻辑函数中包含的乘积项最多为 16×5 = 80 个。

8.4 用 EDA 技术和可编程器件设计举例

8.4.1 试用 Verilog 语言设计一个 1 位十进制数(用 8421BCD 码表示)加法器，对电路进行逻辑功能仿真，并给出仿真波形。

解：由于 **Verilog HDL** 的算术加法指令只适用于二进制数的加法，所以在源程序中对输入的数据按二进制数的加法进行计算，然后对相加的结果再进行调整，即将相加的二进制数结果转换为 **8421BCD** 码表示。

程序第一个 **always** 块完成二进制数相加，第二个 **always** 块完成二进制数到 **BCD** 码转换。程序中，A、B 为两个用 8421BCD 码表示的数，分别代表被加数和加数，S 代表和数，为 5 位二进制数，SumH、SumL 为 8421BCD 码表示的和数，ERR 表示输入数据不为 **BCD** 码时的出错信号。

1 位十进制数加法器的源程序如下：

```
module BCD_ADDER (SumH, SumL, A, B, CI);   //模块开始
input [3:0] A, B; //用 8421 BCD 码表示的被加数、加数
input  CI;        //低位来的进位输入
output reg [3:0] SumH, SumL; //用 8421 BCD 码表示的和数
reg ERR;          //Input Error Flag
```

```
reg [4:0] S;        //Binary result
  always @(A or B or CI)
    if ((A>9)|(B>9))   //输入数据出错
      begin  S=5'd0;  ERR=1'b1;  end
    else               //完成二进制加法运算
      begin
        S=A+B+CI;
        ERR=1'b0;
      end
  always @(S or ERR)   //完成4位二进制数到两位BCD码转换
    case (ERR)
      1'b0:if (S<4'd10)
            begin SumH = 4'd0; SumL = S[3:0]; end
          else
            begin SumH = 4'd1; SumL = S-5'd10; end
      1'b1:  {SumH,SumL}={4'b1110,4'b1110}; //输入数据错误时,输出代码EE
    endcase
endmodule
```

用 Quartus Prime 18.1 进行仿真，得到的波形如图题解 8.4.1 所示。



图题解 8.4.1

8.4.2 设计一个4位数字显示的简易频率计。要求如下：

（1）能够测试100~9999 Hz正方波信号（幅度为3~5V）的频率。

（2）电路输入的基准时钟为1 Hz，测量值要以8421BCD码形式输出。

（3）系统有复位按键。

（4）采用分层次、分模块的方法，用Verilog语言进行设计。

（5）最后对电路进行逻辑功能仿真，并给出仿真波形。

解：数字频率计的测频原理如图题解8.4.2（a）所示，在确定的闸门时间 T_w 内，记录被测信号的脉冲个数 N_X，则被测信号的频率为 $f_x = N_X/T_w$。若 T_w 为1s，被测信号被送到测量计数器进行计数，当1秒钟结束时，闸门关闭，计数器停止计数，则信号的频率就是计数器的计数值 N_X。这种方法的计数值会产生±1个字误差，测试精度与计数器中记录的数值 N_X 有关。

数字频率计组成框图如图题解8.4.2（b）所示，系统包括逻辑控制模块、测量计数器、锁

存器和译码显示电路。由 FPGA 实现前三个模块，如图中虚线框内所示。逻辑控制模块的输入为 1Hz 标准时钟信号和系统复位信号，输出为三个控制信号，分别为：Cnt_CR、Cnt_EN 和 Latch_Sig。Cnt_CR 信号用于在每一次测量开始时，对测量计数器进行清零，以清除上次测量结果，该复位信号高电平有效，持续半个时钟周期的时间。Cnt_EN 信号为允许计数信号，即闸门控制信号，用于控制测量计数器的计数时间。在 Cnt_EN 信号上升沿到来时，测量计数器开始对被测脉冲信号进行计数，计数时间达到 1s 时，停止计数，此时计数器的计数值即为被测信号的频率。然后将该值锁存，并送译码显示电路显示出来。Latch_Sig 为锁存信号，在其上升沿到来时，将测量计数器的值锁存到寄存器中。设置锁存器的好处是使显示的数据稳定，因为计数器在 1s 内要计成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的值而变化，不便于读数。每一次测量开始时，都要先发一个清零脉冲将计数器清零。系统复位信号用于对整个系统进行复位。

分析图题解 8.4.2(c)所示的波形可知，该频率计完成一次频率测量所需时间包括计数、锁存和清零的时间，总共为 2s。如果提高逻辑控制电路输入的基准时钟信号是频率，使锁存数据和清零的时间缩短，则可以缩短测量时间。

频率计的 Verilog 程序如下：

```
//频率计的顶层模块
module Fre_Measure (BCD, _1HzIN, SigIN, nRST_Key,Cnt_EN, Cnt_CR,
Latch_Sig,Cnt);
    input  _1HzIN, SigIN, nRST_Key;
    output [15:0] BCD;      //锁存器的输出信号,给译码显示电路
    //内部节点信号的定义
    output Cnt_EN, Cnt_CR; //测量计数器控制信号,为了便于仿真,引出该信号
    output Latch_Sig;       //锁存信号,为了便于仿真,将该信号引出
    output [15:0] Cnt;      //测量计数器 8421 BCD 码输出信号
//================ Call Control Block ============================
    control U0(Cnt_EN, Cnt_CR, Latch_Sig, nRST_Key, _1HzIN);
//================ Measure counter ==============================
    counter10 U1(Cnt[3:0], Cnt_CR, Cnt_EN,  SigIN);  //~nRST_Key
    counter10 U2(Cnt[7:4], Cnt_CR, Cnt_EN, ~(Cnt[3:0]==4'h9));
                                                        //异步计数器
    counter10 U3(Cnt[11:8], Cnt_CR, Cnt_EN, ~(Cnt[7:0]==8'h99));
    counter10 U4(Cnt[15:12], Cnt_CR, Cnt_EN,~(Cnt[11:0]==12'h999));
//================ Call Latch Block ============================
    Latch_16 U5(BCD, Cnt, Latch_Sig, ~nRST_Key);
endmodule

//以下是频率计的各个下层子模块
//****************Control Block ***********************
```

```
module control(Cnt_EN, Cnt_CR, Latch_Sig, nRST, CP);
    input CP, nRST;
    output reg   Cnt_EN;
    output wire  Cnt_CR, Latch_Sig;
always @(posedge CP or negedge nRST)
    begin
    if(~nRST)     //产生测量计数器的使能信号
        Cnt_EN = 1'b0;     //不允许计数
    else  Cnt_EN = ~Cnt_EN; //对 CP 进行 2 分频
    end
assign Latch_Sig = ~Cnt_EN;  //产生锁存信号
assign Cnt_CR = nRST & (~CP & Latch_Sig); //产生测量计数器的清零信号
endmodule

//*************** Latch Block ************************
module Latch_16(Qout, Din, Load, CR);
    input Load,CR;
    input [15:0] Din;
    output reg [15:0] Qout;
always @(posedge Load or posedge CR)
        if (CR) Qout <= 16'h0000;
        else   Qout <= Din;
endmodule

//*************** counter10.v ( BCD: 0~9 ) **************
module counter10(Q,CR,EN,CP);
    input CP,CR,EN;
    output reg [3:0]Q;
always @(posedge CP or posedge CR)
    begin
      if(CR)     Q <= 4'b0000;   //CR=1,计数器被异步清零
      else if(~EN) Q <= Q;       //EN=0,暂停计数
      else if(Q == 4'b1001)
              Q <= 4'b0000;
      else     Q <= Q + 1'b1;     //计数器增 1 计数
    end
endmodule
```

用 Quartus Prime 18.1 进行仿真，得到的波形如图题解 8.4.2(d)所示。


闸门信号
T_w
被测信号
N_X
(a)
译码显示器
FPGA
系统复位
基准时钟
逻辑控制模块
Latch_Sig
锁存器
Cnt_EN
Cnt_CR
测量计数器
被测信号
(b)


nRST_Key
_1HzIN
Cnt_CR
Cnt_EN
Latch_Sig
清零
0.5 s
清零
计 数
锁 存
1 s
1 s

(c)


Name
0 ps
1.0 s
2.0 s
3.0 s
4.0 s
5.0 s
6.0 s
7.0 s
8.0 s
3.0 s
0 nRST_Key
1 _1HzIN
2 SigIN
3 BCD
20
21 Cnt_EN
22 Latch_Sig
23 Cnt_CR
24 Cnt
0000
0100
5000
8000
0000
0100
0000
5000
0000
8000
0000
8000

(d)

图题解 8.4.2

9 脉冲波形的变换与产生

一、内容提要及重点

本章的内容提要：

1. 单稳态电路的工作特点如下。

（1）单稳态电路的输出有稳态和暂稳态两个不同的工作状态。

（2）没有外加触发脉冲作用时，电路处于稳定状态，简称稳态。

（3）在外加触发脉冲作用下，电路会由稳态翻转到暂稳态。电路的暂稳态在维持一段时间后，会自动返回到稳态。暂稳态的持续时间取决于电路本身的参数，与触发脉冲无关。

2. 单稳态电路有多种构成形式，如用门电路构成的微分型单稳态电路、集成单稳态电路（如 74121、MC1483 等）和 555 定时器构成单稳态电路等。电路主要应用于定时和延时场合。

电路的主要参数有：输出脉冲宽度、最高工作频率、恢复时间等。如微分型单稳态电路的输出脉冲宽度 $t_w \approx 0.7RC$。恢复时间 $t_{re}=(3\sim5)RC$、最高工作频率 $f_{max}=\dfrac{1}{T_{min}}<\dfrac{1}{t_w+t_{re}}$

3. 施密特触发电路属于电平触发方式，其工作特点如下。

（1）当输入信号达到某一电压值时，输出电平会发生跳变。但输入信号在增大、减小的过程中，引起输出状态跳变对应的输入电压值是不相同的。即电路有两个阈值电压，电压传输特性具有滞回特性。

（2）电路内部采用正反馈来加速电平的转换，可以将边沿变化缓慢的信号变换成边沿陡直的矩形脉冲。

4. 施密特触发电路的构成形式有门电路构成的施密特触发电路、集成施密特触发电路和 555 定时器构成施密特触发电路。电路主要应用于波形变换、整形和幅度的鉴别。

电路的主要参数有：正向阈值电压 V_{T+}、负向阈值电压 V_{T-}、回差电压 ΔV_T。

正向阈值电压 V_{T+}：输入电压上升时，使电路输出状态发生转换时所对应的输入电压值。

负向阈值电压 V_{T-}：输入电压下降时，使电路输出状态发生转换时所对应的输入电压值。

回差电压 ΔV_T：$\Delta V_T = V_{T+}-V_{T-}$。

例如，CMOS 反相器构成的施密特触发电路，其参数如下：

正向阈值电压　$V_{T+}=\left(1+\dfrac{R_1}{R_2}\right)V_{TH}$

负向阈值电压　$V_{T-}=\left(1-\dfrac{R_1}{R_2}\right)V_{TH}$

回差电压　$\Delta V_T=V_{T+}-V_{T-}=2\dfrac{R_1}{R_2}V_{TH}=\dfrac{R_1}{R_2}V_{DD}$

5. 多谐振荡电路是一种自激振荡电路。在接通电源后，无需外加信号电路就能自动产生脉冲波形，常用作数字系统的脉冲信号源。电路没有稳态，只有两个暂稳态，因此又称为无稳态电路。

多谐振荡电路有：由门电路和 *RC* 延迟电路构成的多谐振荡电路、施密特触发电路构成的多谐振荡电路、石英晶体振荡器和 555 定时器构成多谐振荡电路。

多谐振荡电路的主要参数有：振荡频率、占空比等。

6. 555 定时器是一种数-模混合的中规模集成电路，只要简单外接电路就可以构成施密特触发电路、单稳态电路和多谐振荡电路。

本章的重点：

1. 单稳态电路、施密特触发电路和多谐振荡电路的工作原理，电路分析及相关参数计算。

2. 脉冲电路的分析方法。分析的关键是电容在充、放电过程中，其电压变化对门电路输入电平的影响。

二、典型例题解析

例 9.1　由 CMOS 门组成的单稳态电路如图 9.1(a)所示。其中 $V_{DD}=5V$，$V_{TH}=0.5V_{DD}$，$C=1nF$，$V_{OH}\approx5V$，$V_{OL}\approx0V$。

(1) 设输入 v_I 的波形如图 9.1(b)所示，试画出 v_{I2} 及 v_O 的波形。

(2) 试确定电阻 R 的值，使输出脉冲宽度为 10 μs。

解题思路：① 根据微分型单稳态电路的工作原理，分析电路的工作过程。明确稳态时 v_{I2} 及 v_O 的电平，以及外加触发脉冲到达时电路状态的变化。画波形时，注意逻辑门电路的阈值电压值。

② 根据三要素公式推导出脉冲宽度的公式，然后确定脉冲宽度。

解：(1) 电路处于稳态时 $v_{I2}=V_{DD}=5V$，$v_O=0V$。当触发脉冲的上升沿到来时，电路进入暂稳态，v_{I2} 跳变为低电平，v_O 跳变为高电平，电容开始充电。随着时间的推移，电容两端的电压增加，触发脉冲消失，当电容充电使 $v_{I2}=V_{TH}=0.5V_{DD}=2.5$ V 时，电路从暂稳态返回至稳态。

图 9.1(a)所示电路中 v_O 及 v_{I2} 的波形如图 9.1(c)所示。

(2) 由三要素公式



图 9.1 例 9.1 的电路及工作波形

(a)电路 (b) 输入波形 (c) 工作波形

$$v_C(t)=v_C(\infty)+[v_C(0^+)-v_C(\infty)]\,e^{-\frac{t}{\tau}}$$

得到

$$t=\tau\ln\frac{v_C(\infty)-v_C(0^+)}{v_C(\infty)-v_C(t)}$$

当 $t=t_w$ 时，$v_C(t_w)=0.5V_{DD}=2.5\text{V}$，$v_C(0^+)=0$，$v_C(\infty)=5\text{V}$，代入上式得

$$t_w=RC\ln 2$$

根据上式，求得

$$R=\frac{t_w}{C\ln 2}=\frac{10\times10^{-6}}{1\times10^{-9}}\times1.44\ \Omega\approx14.4\ \text{k}\Omega$$

例 9.2 由集成单稳态电路 74121 所组成的电路及参数如图 9.2(a)所示，触发输入信号如图 9.2(b)所示。

(1) 计算在 v_I 作用下 v_{O1}、v_{O2} 输出脉冲的宽度。

(2) 画出对应 v_I 的输出 v_{O1}、v_{O2} 的波形。

解题思路：① 根据 74121 的功能表，确定每块集成芯片的工作状态。根据公式计算 v_{O1}、v_{O2} 输出脉冲的宽度。

② 画波形时，注意 A_1、A_2 为下降沿触发输入端，B 为上升沿触发输入端。

解：(1) 74121 集成单稳态电路输出脉冲宽度为

$$t_w\approx0.7RC$$

将参数代入上式，求得

$$t_{w1}=0.7\times5.5\times10^3\times1.3\times10^{-6}\ \text{s}\approx\ 5\text{ms}$$

$$t_{w2}=0.7\times1.1\times10^3\times1.3\times10^{-6}\ \text{s}\approx\ 1\text{ms}$$



图 9.2　例 9.2 的电路及工作波形

（a）电路　（b）输入波形　（c）工作波形

（2）稳态时，输出 v_{O1}、v_{O2}均为 **0**。当触发脉冲 v_I的下降沿到达时，v_{O1}跳变为高电平，片（1）进入暂稳态并持续 5ms 后，暂稳态结束。

v_{O1}又作为片（2）的触发信号，v_{O1}的下降沿使 v_{O2}跳变为高电平，片（2）进入暂稳态并持续 1ms 结束。v_{O1}、v_{O2}的波形如图 9.2（c）所示。

例 9.3　CMOS 施密特**与非**门组成的电路如图 9.3（a）所示，窄脉冲触发输入信号 v_I如图 9.3（b）所示。已知 $R = 5\ \text{k}\Omega$，$C = 0.1\ \mu\text{F}$，$V_{DD} = 5\ \text{V}$，$V_{OH} \approx 5\ \text{V}$，$V_{OL} \approx 0\text{V}$，$V_{T+} = 3.3\ \text{V}$，$V_{T-} = 1.8\ \text{V}$。

（1）分析电路的工作原理，画出 v_C及 v_O的波形（两个触发脉冲间隔的时间足够长）。

（2）计算输出高电平持续的时间。

解题思路：① 正确分析电路：电路由施密特**与非**门和场效应管构成。场效应管截止时电容充电，导通时电容放电。注意电容充、放电会导致 v_C的电压的变换，进而会改变施密特**与非**门的输出状态。

② 通过分析可知，输出高电平持续的时间为电容从 V_{T-}充电到 V_{T+}所需时间，可根据三要素法公式计算输出高电平持续的时间。

解：（1）触发信号到来之前，v_I的低电平使场效应管截止，电容充电到稳态值，$v_C = V_{DD} =$

5V。施密特**与非**门的两个输入端均为高电平，输出 $v_O=\mathbf{0}$，电路处于稳定状态。

当正触发脉冲 v_I 的高电平到来时，MOS 管 T 导通，其导通电阻通常为几十至几百欧。电容 C 通过 MOS 管放电。当 v_C 下降到 V_{T-} 时，施密特**与非**门关闭，输出 $v_O=\mathbf{1}$，电路进入暂稳态。

在暂稳态期间触发脉冲已经消失，v_I 的低电平又使 T 截止，V_{DD} 通过 R 向 C 充电，v_C 从 V_{T-} 开始逐渐增加，当增加到 $v_C=V_{T+}$ 时，输出 $v_O=\mathbf{0}$，暂稳态结束，此时下一个触发脉冲没有到来时，T 仍然截止，v_C 继续充电至 V_{DD}。

由上述分析可知，图 9.3(a)所示电路为单稳态电路，v_C 及 v_O 的波形如图 9.3(c)所示。稳态时，输出低电平；暂稳态时，输出高电平。

(2) 根据三要素法公式

$$v_C(t)=v_C(\infty)+[v_C(0^+)-v_C(\infty)]\,e^{-\frac{t}{\tau}}$$

并且 $v_I(0^+)=V_{T-}=1.8\text{V}$，$v_I(\infty)=V_{DD}=5\text{V}$，$v_I(t_w)=V_{T+}=3.3\text{V}$，$\tau=RC$

于是可求出

$$t_w=RC\ln\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}=5\times10^3\times0.1\times10^{-6}\ln\frac{5-1.8}{5-3.3}\ \text{s}\approx0.32\ \text{ms}$$



图 9.3 例 9.3 的电路及工作波形

(a) 电路 (b) 输入波形 (c) 输出波形

例 9.4 由 555 定时器组成**压控振荡器**电路如图 9.4(a)所示，图中 $V_{CC}=12\text{V}$，$R_1=75\ \text{k}\Omega$，$R_2=30\ \text{k}\Omega$，$C=47\ \text{nF}$。要求：

(1) 解释电路的工作原理，并画出 v_C 和 v_O 的波形。

(2) 在控制电压 V_{con} 为 11V 时，输出信号的频率和占空比分别为多少？当 V_{con} 为 1V 时，频率和占空比又为多少？

解题思路：① 分析电路：该电路是一个多谐振荡电路。由于引脚 5 接有直流控制电压 V_{con}，改变了 555 内部两个比较器的参考电压，上面比较器的阈值电压为 V_{con}，下面比较器的阈值电压为 $V_{con}/2$，输出信号的频率会受到输入电压 V_{con} 控制，所以该电路有时也称为**电压-**

频率变换电路。

② 通过分析可知，正确画出 v_C 和 v_O 的波形。可根据三要素公式计算信号的频率。

解：(1) 电路工作原理：通常 555 的引脚 5 是通过电容对地旁路的，所以 555 内部上、下两个比较器的阈值电压分别为 $2V_{CC}/3$ 和 $V_{CC}/3$。这里，引脚 5 由电位器 R_P 对 V_{CC} 分压得到 V_{con}，使得正向阈值电压变为 V_{con}，负向阈值电压变为 $V_{con}/2$。通过调节电位器，V_{con} 的电压值可以在 $0\sim V_{CC}$ 之间变化。v_C 和 v_O 的波形如图 9.4(b)所示。



图 9.4　例 9.4 的电路及工作波形

(a) 电路　(b) 工作波形

(2) 根据 RC 电路过渡过程分析可知

$$v_C = v_C(\infty) + [v_C(0^+) - v_C(\infty)]\,e^{-\frac{t}{\tau}}$$

可得

$$t = \tau \ln \frac{v_C(\infty) - v_C(0^+)}{v_C(\infty) - v_C(t)}$$

对于放电过程，有 $v_C(0^+) = V_{con}$，$v_C(\infty) = 0$，$v_C(t_{PL}) = V_{con}/2$，$\tau = R_2C$，代入上式，得

$$t_{PL} = R_2C\ln 2$$

对于充电过程，有 $v_C(0^+) = V_{con}/2$，$v_C(\infty) = V_{CC}$，$v_C(t_{PH}) = V_{con}$，$\tau = (R_1 + R_2)C$，代入上式，得

$$t_{PH} = (R_1 + R_2)C\ln \frac{V_{CC} - 0.5V_{con}}{V_{CC} - V_{con}}$$

输出电压 v_O 的振荡周期和占空比分别为

$$T = t_{PL} + t_{PH} = R_2C\ln 2 + (R_1 + R_2)C\ln \frac{V_{CC} - 0.5V_{con}}{V_{CC} - V_{con}}$$

$$q(\%) = \frac{t_{PH}}{T} \times 100\%$$

利用上面的公式，当 $V_{con} = 11\text{V}$ 时，得到

$$t_{PH} = (75\text{k}\Omega + 30\text{k}\Omega) \times 47\text{nF} \times \ln \frac{12\text{V} - 0.5 \times 11\text{V}}{12\text{V} - 11\text{V}} \approx 9.24\ \text{ms}$$

$$T=t_{PL}+t_{PH}=30\text{k}\Omega\times47\text{nF}\times\ln2+9.24\text{ms}\approx10.2\text{ ms}$$

频率为：$f=\dfrac{1}{T}=\dfrac{1}{10.2\text{ ms}}\approx98\text{ Hz}$

占空比为：$q(\%)=\dfrac{t_{PH}}{T}\times100\%=\dfrac{9.24\text{ms}}{10.2\text{ms}}\times100\%\approx90.6\%$

利用上面的公式，当 $V_{con}=1\text{V}$ 时，得到

$$t_{PH}=(75\text{k}\Omega+30\text{k}\Omega)\times47\text{nF}\times\ln\frac{12\text{V}-0.5\times1\text{V}}{12\text{V}-1\text{V}}\approx0.219\text{ ms}$$

$$T=t_{PL}+t_{PH}=30\text{k}\Omega\times47\text{nF}\times\ln2+0.219\text{ms}\approx1.2\text{ ms}$$

频率为：$f=\dfrac{1}{T}=\dfrac{1}{1.2\text{ ms}}\approx833\text{ Hz}$

占空比为：$q(\%)=\dfrac{t_{PH}}{T}\times100\%=\dfrac{0.219\text{ms}}{1.2\text{ms}}\times100\%\approx18.3\%$

由上面的分析可知，如果降低 V_{con} 的值，则电容的充电时间会减少，从而使频率变大。通过改变控制电压 V_{con} 的值就可以改变电路的输出频率。

三、习题全解

9.1 单稳态电路

9.1.1 微分型单稳态电路如图题 9.1.1(a)（主教材图 9.1.1(a)）所示，已知 $C=0.01\ \mu\text{F}$，$R=9.1\ \text{k}\Omega$，电源电压 $V_{DD}=10\text{ V}$。试对应图 9.1.1(b)所示的输入波形画出电路输出 v_O 的波形，并计算输出暂态的脉冲宽度 t_w 及电平值。



图题 9.1.1



图题解 9.1.1

解：根据微分型单稳态电路分析可知，电路在输入信号的上升沿到来时，从稳态进入暂

稳态，暂稳态不能长期保持，维持一段时间后，会自动返回到稳态。于是，可对应输入波形画出输出波形如图题解 9.1.1 所示。

暂稳态持续时间由电路中的 RC 延时环节参数值决定。电路的输出脉宽为

$$t_w \approx 0.7RC$$

将 $C=0.01\mu F$，$R=9.1k\Omega$ 代入上式，得到

$$t_w \approx 0.7\times0.01\times10^{-6}\times9.1\times10^{3}s=0.0637ms$$

输出暂态为高电平，其值为

$$V_{OH}=10V$$

9.1.2 由集成单稳态电路 74121 组成的延时电路及输入波形如图题 9.1.2 所示。要求：

（1）计算输出脉宽的变化范围；

（2）解释为什么使用电位器时要串接一个电阻。



图题 9.1.2

解：（1）集成单稳态 74121 的输出脉宽与外接电阻、电容取值有关。

$$t_w \approx 0.7\ R_{ext}C_{ext}$$

将 $C_{ext}=1\ \mu F$，$R_{ext}=(5.1\sim25.1)\ k\Omega$，代入上式，可求得

$$t_w=(3.57\sim17.57)\ ms$$

（2）5.1 kΩ 电阻起保护作用，若不串接 5.1 kΩ 电阻而仅用电位器，当电位器阻值调为 0 时，单稳态电路会因无定时电阻而无法开始正常工作。

9.1.3 利用两片集成单稳态电路 74121 构成的多谐振荡电路如图题 9.1.3(a)所示。要求：



(a)



(b)

图题 9.1.3



图题解 9.1.3

（1）试说明开关S从闭合变为断开时，电路工作原理。并对应 v_{B1} 画出 v_{O1} 和 v_O 波形。

（2）计算电路的振荡频率。（提示：稳态时，两个单稳态电路的输出均为0，当开关S断开时，电路开始振荡。）

解：（1）刚开始，两个74121均处于稳态。当开关S从闭合变为断开时，v_{B1} 从低电平跳变为高电平，使74121（1）由稳态进入暂态，v_{O1} 输出正脉冲，脉宽为 $0.7R_1C_1$；到74121（1）暂态结束时，v_{O1} 的下降沿触发74121（2）由稳态进入暂态，输出脉宽为 $0.7R_2C_2$ 正脉冲。由于 v_O 与74121（1）的 $\overline{A}_1$ 相连接，当74121（2）的暂态结束，即 v_O 的下降沿到来时，再次触发74121（1）进入暂态，如此循环往复不断。于是，在 v_O 端就能得到一定频率的脉冲输出，电路为多谐振荡电路。电路的工作波形如图题解9.1.3所示。

（2）根据上述分析，电路的周期为

$$T=t_{w1}+t_{w2}=0.7(R_1C_1+R_2C_2)$$

故电路的振荡频率为

$$f=\frac{1}{T}=\frac{1}{0.7(R_1C_1+R_2C_2)}$$

9.2 施密特触发电路

9.2.1 已知几种电路的输入、输出波形分别如图题9.2.1所示，试问分别应选取何种电路才能实现如图所示工作波形？



图题9.2.1

解：分析图题9.2.1（a）所示输入、输出波形的对应关系，可见一个输出波形的周期内包含了两个输入信号周期，它们之间是2分频关系，所以，应该用2分频电路实现。

同理，图题9.2.1（b）中一个输出波形的周期内包含了三个输入信号周期，它们之间是3分频关系，所以，应该用3分频电路实现。

图题9.2.1（c）所示输入波形为正弦波，而输出波形为矩形波，显然，这种输入、输出波形关系可以使用施密特触发电路实现，进行波形变换。

图题9.2.1（d）所示波形是在每个输入波形的下降沿，都会使输出 v_O 产生一个负向脉冲，且低电平持续时间比输入信号的低电平时间还长。所以，要选择下降沿触发、且输出为

负脉冲的单稳态电路才能实现这种输入、输出波形的对应关系。

9.2.2 集成施密特触发电路和 4 位同步二进制加法器 74LVC161 组成的电路如图题 9.2.2 所示。

(1) 分别说明图中两部分电路的功能。

(2) 画出图中 74LVC161 组成的电路的状态图。

(3) 画出图中 v_a、v_b和 v_O的对应波形。



图题 9.2.2

解:(1) 集成施密特触发电路和电阻 R、电容 C 组成多谐振荡电路,为计数器提供时钟脉冲。而 4 位同步二进制加法器 74LVC161 和**与非**门组成 6 进制加法计数器。

(2) 图中 74LVC161 用"反馈置数法"构成计数器。电路的初始状态由预置数据决定,图中,$D_3D_2D_1D_0$为 **1110**,即计数器 $Q_3Q_2Q_1Q_0$从 **1110** 开始,每来一个时钟脉冲,计数器的值递增 1,当计数到最大值 **1111** 时,输出 v_O = **1**;再来一个脉冲,计数值为 **0000**,然后在时钟脉冲的作用下,继续递增计数,在第 6 个脉冲作用后,计数值 $Q_3Q_2Q_1Q_0$ = **0011**。这时,Q_3、Q_2、Q_1、Q_0信号经**与非**门后为低电平,送给 74LVC161 的置数控制端($\overline{PE}$),在下一个时钟上升沿到来时,进行同步置数,使 $Q_3Q_2Q_1Q_0$ = **1110**,完成一个计数周期。

电路有 **1110~0011** 六个状态,状态图如图题解 9.2.2(a)所示。该电路经 6 个时钟脉冲完成一次循环,因此,它是一个模数为 6 的计数器。

(3) 根据上述分析,可画出图中 v_a、v_b和 v_O的波形,如图题解 9.2.2(b)所示。



图题解 9.2.2

9.2.3 集成施密特触发电路和单稳态电路74121构成的电路如图题9.2.3所示。已知施密特触发电路的 $V_{DD}=10\ V$，$R=100\ k\Omega$，$C=0.01\ \mu F$，$V_{T+}=6.3\ V$，$V_{T-}=2.7\ V$，$C_{ext}=0.01\ \mu F$，$R_{ext}=30\ k\Omega$。

（1）分别计算 v_{O1} 的周期及 v_{O2} 的脉宽。

（2）根据计算结果画出 v_{O1}、v_{O2} 的波形。



图题9.2.3



图题解9.2.3

解：（1）集成施密特**与非**门组成可控多谐振荡电路。当开关S接“地”时，振荡器停止振荡，输出 $v_{O1}=\mathbf{1}$；当开关S断开后，电路开始振荡，其振荡周期为

$$T=RC\ln\left(\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}\cdot\frac{V_{T+}}{V_{T-}}\right)=100\times10^{3}\times0.01\times10^{-6}\times\ln\left(\frac{7.3}{3.7}\cdot\frac{6.3}{2.7}\right)\ s$$

$$=10^{-3}\times\ln4.6\ s$$

$$T\approx1.53\ ms$$

单稳态电路的输出脉宽为

$$t_w\approx0.7R_{ext}C_{ext}=0.7\times30\times10^{3}\times0.01\times10^{-6}s=0.21\times10^{-3}s$$

$$t_w=0.21\ ms$$

（2）分析电路，在 v_{O1} 上升沿时，触发74121进入暂稳态，于是 v_{O1} 及 v_{O2} 的波形图题解9.2.3所示。

9.3 多谐振荡电路

9.3.1 一种最简型多谐振荡电路如图题9.3.1所示，图（b）还给出了实际CMOS反相器集成电路的内部电路，D_1、D_2、D_3、D_4 均为内部的保护二极管，假设二极管的正向导通压降为 $V_{DF}=0.7V$，CMOS反相器的阈值电压为 V_{TH}。

（1）解释电路的工作原理，画出 v_I 和 v_O 点的电压波形。

（2）计算电路的振荡周期。

（3）当阈值电压 V_{TH} 由 $\frac{V_{DD}}{2}$ 改变至 $\frac{2V_{DD}}{3}$ 时，电路的振荡频率如何变化？

解：（1）假定接通电源的瞬间，电容 C 尚未充电，电路初始状态为第一暂稳态。即 v_I 为低电平，$v_{O1}=V_{OH}$，由于门 G_2 的反相作用，$v_O=V_{OL}$。此时，电源经门 G_1 的 T_{P1} 管、R 和门 G_2 的 T_{N2} 管给电容 C 充电，如图题9.3.1（b）所示。随着充电时间的增加，v_I 的值按指数规律不断上升，当 v_I 上升到反相器 G_1 的开启电压 V_{TH} 时，G_1 的输出改变状态，使 v_{O1} 拉至低电平，迫使



图题 9.3.1

G_2拉动 v_O上升到高电平，即 $v_{O1}=V_{OL}$，$v_O=V_{OH}$，电路转入第二暂稳态。

在电路进入第二暂稳态瞬间，v_O会从 0 V 上跳至 V_{DD}，由于电容 C 两端电压不能突变，则 v_I也出现相同幅值的上跳，但由于保护二极管导通后的钳位作用，使得 v_I仅上跳至 $V_{DD}+V_{DF}$。

在电路进入第二暂稳态之后，电容 C 通过 G_2门的 T_{P2}、电阻 R 和 G_1门的 T_{N1}放电，使 v_I下降，一旦 v_I降至 V_{TH}后，G_1的输出再次改变状态，使 v_{O1}拉至高电平，迫使 G_2拉动 v_O下降为低电平，即 $v_{O1}=V_{OH}$，$v_O=V_{OL}$，电路又返回到第一暂稳态。此时，v_O会从 V_{DD}下跳至 0 V，v_I也会出现幅值的下跳，同样，由于保护二极管导通后的钳位作用，使得 v_I仅从 V_{TH}下跳至 $-V_{DF}$。

此后，电路重复上述过程，不断地从一个暂稳态翻转到另一个暂稳态，于是，在门 G_2的输出端得到方波信号。电路的工作波形图如图题解 9.3.1 所示。



图题解 9.3.1

(2) 振荡周期 T 的计算：

根据 RC 电路过渡过程分析可知

$$v_C=v_C(\infty)+[v_C(0^+)-v_C(\infty)]e^{-\frac{t}{RC}}$$

可得
$$t=RC\ln\frac{v_I(\infty)-v_I(0^+)}{v_I(\infty)-v_I(t)} \tag{9.3.1-1}$$

将图题解9.3.1中的t_1作为第一暂稳态起点，则$T_1=t_2-t_1$，$v_I(0^+)=-V_{DF}$，$v_I(\infty)=V_{DD}$，$v_I(T_1)=V_{TH}$，代入式(9.3.1-1)得
$$T_1=RC\ln\frac{V_{DD}+V_{DF}}{V_{DD}-V_{TH}} \tag{9.3.1-2}$$

同理，将t_2作为第二暂稳态时间起点，有$v_I(0^+)=V_{DD}+V_{DF}$，$v_I(\infty)=0\ \text{V}$，$v_I(T_2)=V_{TH}$，代入式(9.3.1-1)，得
$$T_2=RC\ln\frac{V_{DD}+V_{DF}}{V_{TH}} \tag{9.3.1-3}$$

所以，振荡周期T为
$$T=T_1+T_2=RC\ln\frac{V_{DD}+V_{DF}}{V_{DD}-V_{TH}}+RC\ln\frac{V_{DD}+V_{DF}}{V_{TH}} \tag{9.3.1-4}$$

（3）求阈值电压V_{TH}改变时，对电路振荡频率的影响。

如果$V_{TH}=\frac{V_{DD}}{2}$，$V_{DF}=0.7\text{V}$，代入式(9.3.1-4)，得到$T=2RC\ln\left[2\left(1+\frac{0.7}{V_{DD}}\right)\right]$，如果$V_{DD}=5\text{V}$，则$T\approx1.65RC$。

如果$V_{TH}=\frac{2}{3}V_{DD}$，$V_{DF}=0.7\text{V}$，代入式(9.3.1-4)，得到$T=2RC\ln\left[\sqrt{4.5}\left(1+\frac{0.7}{V_{DD}}\right)\right]$，$V_{DD}=5\text{V}$，则$T\approx1.77RC$。

因此，当V_{TH}由$\frac{V_{DD}}{2}$改变至$\frac{2}{3}V_{DD}$后，周期会增大，而频率则会减小。

9.3.2 由集成施密特**CMOS非**门组成的脉冲占空比可调多谐振荡电路如图题9.3.2所示。已知电路中R_1、R_2、C及V_{DD}、V_{T+}、V_{T-}的值。

（1）定性画出v_C及v_O波形；

（2）写出输出信号v_O频率表达式。

解：（1）设当电路接通电源时，电容C上的初始电压为零，v_O输出高电平，并经R_1、D_1向C充电，当电容两端电压充到使$v_C=V_{T+}$时，输出跳变为低电平，充电过程结束；接着，电容C又经D_2、R_2放电，v_C会降低，当v_C降低至V_{T-}时，v_O又会翻转为高电平，放电过程结束。此后，电容C重新开始充电，如此周而复始，在输出端便可得到振荡波形。设$R_1>R_2$，则充电时间较长，分析可得v_C及v_O的电压波形如图题解9.3.2所示。

（2）根据三要素法公式以及v_C电压波形的过度过程，
$$v_C=v_C(\infty)+[v_C(0^+)-v_C(\infty)]e^{-\frac{t}{RC}}$$
得到输出信号v_O周期的表达式为
$$T=t_1+t_2=R_1C\ln\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}+R_2C\ln\frac{V_{T+}}{V_{T-}}$$
$$f=\frac{1}{T}$$



图题 9.3.2



图题解 9.3.2

9.4　555 定时器及其应用

9.4.1　图题 9.4.1 所示为一简易触摸开关电路。当手摸金属片时，发光二极管亮，经过一定时间后，发光二极管自动熄灭。试说明其工作原理。问手摸金属片后发光二极管亮多长时间自动熄灭？

解：图题 9.4.1 所示电路中，555 定时器与 R、C 组成单稳态电路。当手摸金属片时，给单稳态电路输入触发信号，单稳态电路从稳态时进入暂稳态，输出高电平，发光二极管发亮。经 t_w 暂稳态结束，单稳态电路自动返回到稳态，输出高电平，发光二极管自动熄灭。发光二极管亮的时间为

$$t_w \approx 1.1RC = 1.1\times200\times10^3\times50\times10^{-6}\ \text{s} = 11\ \text{s}$$



图题 9.4.1



图题 9.4.2

9.4.2　由 555 定时器及场效应管 T 组成如图题 9.4.2 所示的电路，电路中 T 工作于可变电阻区，其导通电阻为 R_{DS}。

（1）说明电路功能。

（2）写出输出 v_O 频率的表达式。

解：（1）555 定时器与 R_1、R_{DS} 及 C 组成多谐振荡电路。依题意，场效应管 T 工作于可变电阻区，当 v_I 变化时，R_{DS} 的阻值不同，改变 v_I 的数值，可改变振荡器的振荡频率。电路为压控振荡器。

（2）根据555组成多谐振荡电路的工作原理可得

$$t_{PH} \approx 0.7(R_1 + R_{DS})C$$

$$t_{PL} \approx 0.7R_{DS}C$$

$$f = \frac{1}{t_{PH} + t_{PL}} \approx \frac{1.43}{(R_1 + 2R_{DS})C}$$

9.4.3 用555定时器构成如图题9.4.3所示的电路，假设二极管 D_1、D_2 是理想的。

（1）分别说明开关S与①②③连接时，电路能否振荡。

（2）若能振荡，试画出 v_C 和 v_O 的波形，并写出 v_O 频率的表达式。

（3）图中二极管（D_1、D_2）的作用是什么？



图题 9.4.3

解：（1）接①不能振荡；接②、③时都能够振荡。

（2）接②时，555的电压控制端（5脚）通过电容 C_5 接地，电容起滤波作用，稳定内部的基准电压。此时，由内部3个等值电阻分压确定比较器的阈值电压，分别为 $\frac{2V_{CC}}{3}$ 和 $\frac{V_{CC}}{3}$。当电容 C 被充电，v_C 上升时，和 $\frac{2V_{CC}}{3}$ 比较，超过该值，输出 $v_O = \mathbf{0}$；当电容 C 放电，v_C 下降时，和 $\frac{V_{CC}}{3}$ 比较，低于该值，输出 $v_O = \mathbf{1}$。v_C 和 v_O 波形如图题解9.4.3（a）所示。电容器 C 充电、放电所需的时间分别为 $t_{PH} = 0.7(R_1 + R_{P1})C$，$t_{PL} = 0.7(R_2 + R_{P2})C$，调节 R_P 可以改变 t_{PH}、t_{PL} 的大小。因此，v_O 频率的表达式为

$$f = \frac{1}{t_{pH} + t_{pL}} \approx \frac{1.43}{(R_1 + R_2 + R_p)C}$$

接③时，555的电压控制端（5脚）为固定不变的直流电压4 V，由于引脚5控制着内部上面比较器的基准电压值，所以内部上、下两个比较器的翻转点电压分别为4V和2V。当电容 C 被充电，v_C 上升时，和4V比较，超过4V时，输出 $v_O = \mathbf{0}$；当电容 C 放电，v_C 下降时，和2V比较，低于2V时，输出 $v_O = \mathbf{1}$。v_C 和 v_O 波形如图题解9.4.3（b）所示。

根据三要素法公式，计算电容器 C 充电、放电所需的时间。

$$v_C(t)=v_C(\infty)+[v_C(0^+)-v_C(\infty)]e^{-\frac{t}{\tau}}$$

电容器 C 放电时，$v_C(0^+)=V_{T+}$，$v_C(\infty)=0$，$v_C(t_1)=V_{T-}$，$\tau=(R_2+R_{P2})C$，所需的时间为

$$t_{pL}=(R_2+R_{P2})C\ln\frac{V_{T+}}{V_{T-}}=(R_2+R_{P2})C\ln 2$$

电容器 C 充电时，$v_C(0^+)=V_{T-}$，$v_C(\infty)=V_{CC}$，$v_C(t_2)=V_{T+}$，$\tau=(R_1+R_{P1})C$，所需的时间为

$$t_{pH}=(R_1+R_{P1})C\ln\frac{V_{CC}-V_{T-}}{V_{CC}-V_{T+}}=(R_1+R_{P1})C\ln\frac{5-2}{5-4}=(R_1+R_{P1})C\ln 3$$

因此，v_O频率的表达式为

$$f=\frac{1}{t_{pH}+t_{pL}}=\frac{1}{(R_1+R_{P1})C\ln 3+(R_2+R_{P2})C\ln 2}$$

（3）二极管的作用：由于二极管（D_1、D_2）的单向导电特性，使电容器 C 的充电、放电回路分开，调节电位器，就可调节多谐振荡电路的占空比。



图题解 9.4.3

9.4.4　由 555 定时器构成的锯齿波发生器如图题 9.4.4 所示。图中三极管 T_1 和电阻 R_1、R_2、R_e 构成恒流源，给定时电容 C 充电，当触发端输入负向脉冲后，画出电容电压 v_C 及 555 输出端 v_O 的波形，并计算电路的输出脉宽。



图题 9.4.4



图题解 9.4.4

解：（1）当 v_I输入一负向脉冲后，555 内部 SR 锁存器置 1，内部放电三极管 T 截止，定时电容 C 由恒流源电路充电，有

$$v_C = \frac{1}{C}\int_0^t i_C \mathrm{d}t = \frac{1}{C}\int_0^t I_0 \mathrm{d}t = \frac{I_0}{C}t \tag{9.4.4-1}$$

故电容 C 两端电压 v_C 随时间线性增长。当 $v_C \geqslant \frac{2V_{CC}}{3}$ 时，内部放电三极管 T 导通，电容放电，各点波形如图题解 9.4.4 所示。

（2）输出脉宽 t_w

t_w 为定时电容 C 上电压 v_C 从 0 充电至 $\frac{2}{3}V_{CC}$ 所需的时间。根据式(9.4.4-1)，可得

$$t_w = \frac{v_C(t_w)\cdot C}{I_0} = \left(\frac{2}{3}\cdot V_{CC}\cdot C\right) \Big/ I_0$$

其中，恒流源的电流为 $$I_0 = \frac{V_{CC} - \dfrac{R_2}{R_1+R_2}V_{CC} + V_{BE}}{R_e} = \frac{\dfrac{R_1}{R_1+R_2}V_{CC} + V_{BE}}{R_e}$$

若 $\frac{R_1 V_{CC}}{R_1+R_2} >> V_{BE}$，则

$$t_w = \frac{2R_e(R_1+R_2)C}{3R_1}$$

9.4.5 图题 9.4.5(a)为心律失常报警电路，经放大后的心电信号 v_I 如图题 9.4.5（b）所示，v_I 的幅值 $V_{IM}=4\mathrm{V}$。

（1）说明电路的组成及工作原理。

（2）对应 v_I 分别画出图中 A、B、E 三点波形。



图题 9.4.5

解：（1）图题 9.4.5(a)中 555 定时器(1)组成施密特触发电路，将输入心电信号变换为脉冲信号。555(2)与三极管、R、C 组成可重复触发的单稳电路，其工作原理是：当 A 点有负

向脉冲时，电路就会进入暂稳态，同时三极管导通，电容放电。当 A 点的负向脉冲消失后，电容开始 C 充电，在 v_C 未充到 $\frac{2V_{CC}}{3}$ 之前，电路一直处于暂稳态。如果在此期间，又有新的触发脉冲到来，三极管又会导通，电容 C 再次放电，输出仍然维持在暂稳态。只有 A 点的触发脉冲消失后，且输出脉宽 t_w 时间内没有新的触发脉冲，电路才返回到稳定状态。

设计电路时，要保证 RC 参数取值使单稳输出脉宽 t_w 大于正常心电信号的周期。当心律正常时，每隔一段时间，保证 A 点有一个负向脉冲，让电容放电，E 点输出高电平（暂稳态）。一旦检测到心率失常，A 点在很长时间内没有触发脉冲，电容充电，v_C 就会达到 $\frac{2V_{CC}}{3}$，E 点输出低电平。可见，当心律失常时，E 点输出低电平，发光二极管 D_2 亮，心电情况正常时发光二极管 D_1 亮。

（2）根据上述分析，可画出 v_A、v_B、v_E 各点电压波形如图题解 9.4.5 所示。



图题解 9.4.5

9.4.6　图题 9.4.6 为两个 555 定时器组成的电子门铃电路。

（1）简述电路组成及工作原理。

（2）若要求按动一下按钮开关 S 后，扬声器以 1.2 kHz 的频率持续响 10 s，试确定图中 R_1、R_2 的阻值。

（3）改变电路中的什么参数，可以改变响铃的持续时间？

解：（1）图中 555（1）组成单稳态电路，其输出 v_{O1} 作为 555（2）组成的多谐振荡电路的清零信号。按动一下按钮开关 S（即开关接通后再自动断开），555（1）的②脚由高电平跳变为



图题 9.4.6

低电平随后又返回高电平，单稳态电路被触发，输出脉宽为 t_w 的正向脉冲。

在 t_w 这段时间，$v_{O1}=\mathbf{1}$，即 555(2) 的清零信号为高电平，多谐振荡电路正常工作，其振荡频率为 1.2 kHz，扬声器发声。当 555(1) 暂稳态结束返回稳态后，$v_{O1}=\mathbf{0}$，555(2) 被清零，多谐振荡电路停振，扬声器停止发声。

(2) 555(1) 组成单稳态电路，其脉宽为

$$t_w = 1.1R_1C_1$$

已知 $t_w=10$ s，$C_1=10$ μF，代入上式，求得 $R_1=910$ kΩ。

又因为 555(2) 组成多谐振荡电路，其振荡频率为

$$f=\frac{1}{0.7(R_2+2R_3)C_2}$$

已知 $f=1.2$ kHz，$R_3=2.4$kΩ，$C_2=0.22$ μF，代入上式，求得 $R_2=0.61$ kΩ。

(3) 改变电路中 R_1 或 C_1 的值，可以改变单稳态电路的暂稳态时间，从而改变响铃的持续时间。

9.4.7 图题 9.4.7 电路为两个 555 定时器构成的频率可调而脉宽不变的方波发生器，试说明工作原理；确定频率变化的范围和输出脉宽；解释二极管 D 在电路中的作用。



图题 9.4.7

解：555(1) 组成多谐振荡电路，555(2) 组成单稳态电路。调节电位器 R_1，可改变多谐振

荡电路输出频率，多谐振荡电路的输出经 C_3、R_4微分电路变换为窄脉冲后作为单稳态电路的触发信号，由于单稳态电路的定时元件 R_5、C_5不变，故输出脉宽不变。只要 v_{O1}输出信号的周期较长（即大于单稳态电路的 t_w与 C_5放电时间之和），就能在单稳态电路的输出端得到频率可调而输出脉宽不变的矩形波。

输出 v_O的频率由 555(1)多谐振荡电路决定，其变化范围为

$$\frac{1}{0.7(R_1+R_2+2R_3)C}\sim\frac{1}{0.7(R_2+2R_3)C}$$

输出 v_O的脉宽由 555(2)单稳态电路决定，其大小为

$$t_w=R_5C_5\ln 3\approx 1.1R_5C_5$$

二极管 D 在电路中起限幅削波的作用，避免过高的电压尖峰加到 555(2)输入端，造成过压损坏。

10 数模与模数转换器

一、内容提要及重点

本章的内容提要：

1. D/A 转换器主要有权电阻网络 D/A 转换器、倒 T 形电阻网络 D/A 转换器、权电流 D/A 转换器和电阻串联分压式 D/A 转换器等。

2. D/A 转换器输出模拟量 v_O（或 i_O），与输入数字量之间的一般关系式为

$$v_O(\text{或 } i_O) = K\sum_{i=0}^{n-1}(D_i 2^i)$$

3. D/A 转换器的主要技术指标有分辨率、转换精度、转换速度和温度系数等。n 位D/A 转换器的分辨率为 $\frac{1}{2^n-1}$。

4. A/D 转换器能将输入模拟量转换为时间离散、幅值也离散的数字信号。转换一般需要经过采样、保持、量化及编码四个过程。

5. A/D 转换器分为直接和间接 A/D 转换器两种。并行比较、逐次比较 A/D 转换器属于直接 A/D 转换器，而双积分 A/D 转换器则是一种间接 A/D 转换器。

6. A/D 转换器的主要技术指标有分辨率、转换精度、转换速度。

本章的重点：

1. 权电阻网络 D/A 转换器、倒 T 形电阻网络 D/A 转换器和电阻串联分压式 D/A 转换器的工作原理，输出模拟量的计算。

2. 并行比较、逐次比较 A/D 转换器和双积分 A/D 转换器的工作原理及性能特征。

3. D/A 和 A/D 转换器的主要性能指标及其应用。

二、典型例题解析

例 10.1 在 8 位权电阻网络 D/A 转换器（图 10.1）中，已知 $V_{REF} = -10\text{V}$，$R = 1\text{k}\Omega$，试计算：

（1）输出电压的最大值；

（2）若最低有效位为 **1**，其余各位为 **0**，这时输出电压最小值等于多少？

（3）若要求输出电流 i_Σ 的绝对值不大于 20 mA，最高位权电阻 R 的最小值应为多少？



图 10.1　例 10.1 电路图

解题思路：写出权电阻网络 D/A 转换器输出电压表达式，进而计算出电压值。

解：（1）当数字量的各位全为 **1** 时，输出电压的绝对值最大，即

$$v_{O(max)}=-\frac{V_{REF}}{2^8}(D_7 2^7+D_6 2^6+\cdots+D_0 2^0)$$

$$=-\frac{-10\ \text{V}}{2^8}(2^8-1)\approx 10\ \text{V}$$

（2）最低有效位为 **1**，其余各位为 **0** 时，输出电压最小值

$$v_{O(LSB)}=-\frac{-10\ \text{V}}{2^8}\times 1\approx 39.06\ \text{mV}$$

（3）当数字量的各位全为 **1** 时，输出电流绝对值 i_Σ 最大，因为

$$i_\Sigma=\frac{|V_{REF}|}{2^7R}D_7+\frac{|V_{REF}|}{2^6R}D_6+\cdots+\frac{|V_{REF}|}{2^0R}D_0=\frac{|V_{REF}|}{2^7R}(2^0\times D_7+2^1\times D_6+\cdots+2^7\times D_0)$$

$$\therefore\ i_{\Sigma(max)}=\frac{10\ \text{V}}{2^7R}(2^8-1)\leqslant 20\ \text{mA}$$

$$\text{即 } R\geqslant\frac{10\times 255}{128\times 20}\ \text{k}\Omega\approx 0.996\ \text{k}\Omega$$

例 10.2　可控增益放大电路如图 10.2 所示。当 $Q_i=1$ 时 S_i 与 v_I 接通；$Q_i=0$，S_i 接地。

（1）试写出电路电压增益 $A_v=\dfrac{v_O}{v_I}$ 的表达式。

（2）当 $v_I=+5$ mV，$Q_3Q_2Q_1Q_0=\mathbf{1001}$ 时，计算 v_O 的值。

（3）求出电压增益 $|A_v|$ 的最大值。

解题思路：① 电路由计数器和权电阻网络 D/A 转换器组成。计数器的输出为 D/A 转换器输入数字量。可控增益放大电路的输入电压为 D/A 转换器的基准电压。

② 写出权电阻网络 D/A 转换器输出电压表达式，进而推导出电压增益 $A_v=\dfrac{v_O}{v_I}$ 的表

达式。



图 10.2 例 10.2 电路图

解：(1) 根据运放反相端“虚地”的原理，可得输出电压表达式为

$$v_O = -R_f i_\Sigma = -R_f\left(\frac{v_I}{R}Q_0+\frac{v_I}{R/2}Q_1+\frac{v_I}{R/4}Q_2+\frac{v_I}{R/8}Q_3\right)$$

$$= -\frac{R_f}{R}v_I(Q_0+2Q_1+4Q_2+8Q_3)$$

所以，当 $R_f=R$ 时，该电路电压增益表达式为

$$A_v = \frac{v_O}{v_I} = -\sum_{i=0}^{3}(Q_i 2^i)$$

(2) $v_I=+5$ mV，$Q_3Q_2Q_1Q_0=\mathbf{1001}$ 时，代入上面 v_O 的计算式，得到

$$v_O = -5\text{ mV}\times(1\times2^3+1\times2^0) = -45\text{ mV}$$

(3) 当计数器输出 $Q_3Q_2Q_1Q_0=\mathbf{1111}$ 时，电压增益 $|A_v|$ 为最大值。将 $Q_3Q_2Q_1Q_0=\mathbf{1111}$ 代入电压增益表达式得

$$|A_{vmax}| = |-1\times2^3+1\times2^2+1\times2^1+1\times2^0| = 15$$

例 10.3 由 D/A 转换器、计数器和 ROM 组成的波形产生电路如图 10.3(a)所示，图中 ROM 的数据表如表 10.3(a)所示。对应 CP 的波形，画出输出 v_O 的波形，并标出波形上各点的电压值。

表 10.3(a) ROM 的数据表

A_3	A_2	A_1	A_0	O_3	O_2	O_1	O_0
0	**0**	**0**	**0**	**0**	**0**	**0**	**0**
0	**0**	**0**	**1**	**0**	**0**	**0**	**1**
0	**0**	**1**	**0**	**0**	**0**	**1**	**0**
0	**0**	**1**	**1**	**0**	**0**	**1**	**1**
0	**1**	**0**	**0**	**0**	**1**	**0**	**0**
0	**1**	**0**	**1**	**0**	**1**	**1**	**1**
0	**1**	**1**	**0**	**1**	**0**	**0**	**0**

续表

A_3	A_2	A_1	A_0	O_3	O_2	O_1	O_0
0	**1**	**1**	**1**	**0**	**1**	**1**	**1**
1	**0**	**0**	**0**	**0**	**0**	**0**	**1**
1	**0**	**0**	**1**	**0**	**0**	**1**	**0**
1	**0**	**1**	**0**	**0**	**0**	**1**	**1**
1	**0**	**1**	**1**	**0**	**1**	**0**	**0**
1	**1**	**0**	**0**	**0**	**0**	**1**	**1**
1	**1**	**0**	**1**	**0**	**1**	**1**	**0**
1	**1**	**1**	**0**	**0**	**1**	**1**	**1**
1	**1**	**1**	**1**	**1**	**0**	**0**	**0**

解题思路：① 分析电路，了解电路的工作状态。电路中计数器 74LVC161 的输出 $Q_3Q_2Q_1Q_0$ 为 ROM 提供地址信号，ROM 的输出为 D/A 转换器的高 4 位数据，而 D/A 转换器的低 6 位均为 **0**。D/A 转换器的输出电压 v_O 会根据不同地址单元输出数据的不同而变化。

② 分析计数器，列出其状态表。

③ 根据表 10.3(a)查出计数器不同状态时，对应 ROM 不同地址所存的数据，确定 D/A 转换器输入的数字量。

④ 根据 D/A 转换器输出电压表达式，计算对应输出电压值，进而画出 v_O 的波形。

解：74LVC161 和门 G 用反馈置数法，构成模为 6 的计数器，电路的状态表如表 10.3(b)所示。

表 10.3(b)　例 10.3 计数器状态表

$Q_3(A_3)$	$Q_2(A_2)$	$Q_1(A_1)$	$Q_0(A_0)$
0	**1**	**1**	**1**
1	**0**	**0**	**0**
1	**0**	**0**	**1**
1	**0**	**1**	**0**
1	**0**	**1**	**1**
1	**1**	**0**	**0**

根据表 10.3(b)所示 6 个地址，查表 10.3(a)所示的 ROM 数据表，得 D/A 转换器高 4 位($D_9D_8D_7D_6$)的 6 组数据分别为 **0111**，**0001**，**0010**，**0011**，**0100** 和 **0011**。

已知电路中 $R_f = R$，$V_{REF} = -8$ V，将数据代入 D/A 转换器输出电压表达式 $v_O = -\dfrac{V_{REF}}{2^{10}} \cdot \dfrac{R_f}{R}\left[\sum_{i=0}^{9}(D_i \cdot 2^i)\right]$，即可算出 v_O 的值。例如，当 $D_9D_8D_7D_6 = \mathbf{0111}$ 时，D/A 转换器输入的数字量为 $D_9D_8D_7D_6D_5D_4D_3D_2D_1D_0 = \mathbf{0111000000}$，可求得 $v_O = 3.5$ V。于是得到 6 组数据对应的输出电压值如表 10.3(c)所示。

表 10.3(c) 例 10.3 D/A 转换器输出电压值

A_3	A_2	A_1	A_0	D_9	D_8	D_7	D_6	v_O/V
0	**1**	**1**	**1**	**0**	**1**	**1**	**1**	3.5
1	**0**	**0**	**0**	**0**	**0**	**0**	**1**	0.5
1	**0**	**0**	**1**	**0**	**0**	**1**	**0**	1.0
1	**0**	**1**	**0**	**0**	**0**	**1**	**1**	1.5
1	**0**	**1**	**1**	**0**	**1**	**0**	**0**	2.0
1	**1**	**0**	**0**	**0**	**0**	**1**	**1**	1.5

对应 *CP* 波形画出输出 v_O 的波形如图 10.3(b)所示。



图 10.3(a) 波形产生电路



图 10.3(b) 例 10.3 的输出波形图

例 10.4　双积分 A/D 转换器的参考电压 $V_{REF}=-10$ V，计数器为 12 位二进制加法计数器。已知时钟频率 $f_{CP}=1$ MHz。

（1）该 A/D 转换器允许输入的最大模拟电压是多少？完成一次转换所需要的最长时间是多少？

（2）当输入模拟电压 $V_I=6$ V 时，求输出的数字量。

（3）若输入电压的最大值为 2 V，要求能分辨的最小电压为 0.1 mV，试问双积分 A/D 转换器中计数器的位数应该是多少位？

解题思路：① 双积分 A/D 转换器正常工作时，要求 v_I 与 V_{REF} 的极性相反，且 $v_I \leqslant |V_{REF}|$。

② 完成一次转换所需要的时间等于 T_1+T_2；与时钟频率、A/D 转换器的位数相关。

③ 根据双积分 A/D 转换器中计数器 λ 值的表达式，求输出的数字量。

解：（1）该 A/D 转换器允许输入的最大模拟电压 $v_{Imax} \approx |V_{REF}| = 10\text{V}$。

$$\begin{aligned} T_{max} &= T_1+T_2 = 2^n T_C + (2^n-1)T_C = (2^{n+1}-1)T_C \\ &= (2^{13}-1)\frac{1}{10^6}\text{s} \\ &= 8.191\ \text{ms} \end{aligned}$$

（2）根据 $\lambda = \dfrac{2^n}{V_{REF}}V_I$，将 $V_I=6\text{V}$，$V_{REF}=-10\text{V}$，代入式中

$$\lambda = \frac{2^{12}\times 6}{10} = (2458)_D = (\mathbf{100110011010})_B$$

（3）分辨率表明 A/D 转换器对输入信号的分辨能力，理论上 n 位 A/D 转换器能区分 2^n 个输入信号的不同等级，即能区分输入电压的最小值为满量程输入的 $1/2^n$。即

$$\text{分辨率} = \frac{v_{Imin}}{v_{Imax}} = \frac{1}{2^n}$$

将 $v_{Imin}=0.1$ mV，$v_{Imax}=2$ V 代入上式，得

$$2^n = \frac{2\times 10^3}{0.1}, \quad \text{即 } 2^n = 20000$$

求得　　$n \approx 14.3$

向上取整数，得到　　$n=15$

三、习题全解

10.1　D/A 转换器

10.1.1　已知某 D/A 转换器电路满刻度输出电压为 10 V，要求能分辨的最小输出模拟电压为 4.9 mV，试问其输入数字量的位数 n 至少是多少？

解：因为 D/A 转换器最小输出电压 V_{LSB} 与最大输出电压 V_{max} 的比值就是分辨率，即

$$\frac{V_{LSB}}{V_{max}}=\frac{1}{2^n-1}$$

代入相关数值后，得到

$$\frac{4.9}{10\times10^3}=\frac{1}{2^n-1}$$

于是得到

$$n=\frac{\lg\left(\frac{10\times10^3}{4.9}+1\right)}{\lg 2}\approx 10.996$$，向上取整后，$n=11$。

所以，D/A 转换器输入数字量的位数 n 至少是 11 位。

10.1.2 在图题 10.1.2（主教材图 10.1.2）所示 4 位 R-$2R$ 倒 T 形电阻网络 D/A 转换器中，已知 $V_{REF}=5$ V，$R_f=R=10$ kΩ。

（1）当输入二进制数码分别为 **0001**、**0110**、**1010**、**1111** 时，求输出电压 v_o 的值。

（2）若输出电压 $v_o=-1.25$ V，则输入的二进制码是多少？

（3）求 V_{LSB}、V_{FSR} 和分辨率。

解：（1）根据公式（10.1.6），D/A 转换器的输出电压为

$$v_O=-\frac{R_f}{R}\cdot\frac{V_{REF}}{2^4}\sum_{i=0}^{3}(D_i\cdot 2^i)=-\frac{5\text{ V}}{16}\sum_{i=0}^{3}(D_i\cdot 2^i)$$

将输入数码代入上式，即可得到对应的输出电压值。于是对应 **0001**、**0110**、**1010**、**1111** 时，输出电压 v_o 分别为 −312.5 mV、−1875 mV、−3125 mV、−4687.5 mV。

（2）若 $v_o=-1.25$ V，则

$$-1.25\text{ V}=-\frac{5\text{ V}}{16}\sum_{i=0}^{3}(D_i\cdot 2^i)$$

即

$$\sum_{i=0}^{3}(D_i\cdot 2^i)=\frac{-1.25\text{ V}\times 16}{-5\text{ V}}=4=(\mathbf{0100})_B$$

所以，输入的二进制码是 **0100**。

（3）当输入数码为 **0001** 时，对应的输出电压就是 V_{LSB}，所以 $V_{LSB}=-312.5$ mV；

当输入数码为 **1111** 时，对应的输出电压就是 V_{FSR}，所以 $V_{FSR}=-4687.5$ mV；

分辨率 $=\frac{V_{LSB}}{V_{FSR}}=\frac{-312.5}{-4687.5}\approx 0.067$。



图题 10.1.2

10.1.3 在图题 10.1.2(主教材图 10.1.2)所示的倒 T 形电阻网络 D/A 转换器中,设 $R_f=R$,外接基准电压 $V_{REF}=-10V$,为保证 V_{REF}偏离标准值所引起的误差小于 LSB/2,试问 V_{REF}的相对稳定度$\dfrac{|\Delta V_{REF}|}{|V_{REF}|}$应取多少?

解:设 V_{REF}偏离校准值产生 ΔV_{REF}的变化量。由 ΔV_{REF}引起的输出电压的变化量为 Δv_O。

$$\Delta v_O=-\frac{\Delta V_{REF}}{2^4}\sum_{i=0}^{3}(2^i\cdot D^i)$$

当输入数字量为最大值($D_3D_2D_1D_0=\mathbf{1111}$)时,

$$|\Delta v_O|=\frac{2^4-1}{2^4}|\Delta V_{REF}|$$

依题意,Δv_O必须小于$\dfrac{1}{2}$LSB,

而

$$\left|\frac{1}{2}\text{LSB}\right|=\frac{|V_{REF}|}{2^5}$$

于是有

$$\frac{2^4-1}{2^4}|\Delta V_{REF}|\leqslant\frac{|V_{REF}|}{2^5}$$

所以,参考电压 V_{REF}的相对稳定度为

$$\frac{|\Delta V_{REF}|}{|V_{REF}|}\leqslant\frac{2^4}{2^4-1}\cdot\frac{1}{2^5}\approx\frac{1}{2^5}=3.13\%$$

10.1.4 由 CB7520 组成双极性输出 D/A 转换器如图题 10.1.4 所示。

(1) 根据电路写出输出电压 v_O的表达式。

(2) 试问实现输入为 2 的补码时的双极性输出电路中,V_B、R_B、V_{REF}和片内的 R 应满足什么关系?



图题 10.1.4

解:(1) 当不考虑 V_B、R_B支路作用时

$$I_{OUT1}=\frac{V_{REF}}{2^{10}R}\cdot\sum_{i=0}^{9}(D_i2^i)$$

加入 V_B、R_B后,流入反相端的总电流

$$i_{\Sigma}=\frac{V_{REF}}{2^{10}R}\cdot\sum_{i=0}^{9}(D_i2^i)+\frac{V_B}{R_B}$$

于是可得

$$v_O=-i_{\Sigma}R_f=-\left[\frac{V_{REF}}{2^{10}R}\sum_{i=0}^{9}(D_i2^i)+\frac{V_B}{R_B}\right]R_f$$

当 $R_f=R$ 时，

$$v_O=-\frac{V_{REF}}{2^{10}}\sum_{i=0}^{9}(D_i2^i)-\frac{V_BR_f}{R_B}$$

（2）比较双极性补码与单极性二进制码可知，实现补码双极性 D/A 转换电路时，需将符号位取反后接入 D/A 转换器的最高位。此外，V_B、R_B 支路还需提供偏流，使输入代码最高位为 **1**，而其余各位为 **0** 时的输出电压 $v_O=\mathbf{0}$。V_B、R_B、R 和 V_{REF} 应满足如下关系

$$\frac{|V_B|}{R_B}=\frac{|V_{REF}|}{2R}$$

10.1.5 可编程放大器（数控可变增益放大器）电路如图题 10.1.5 所示。

（1）推导电路电压放大倍数 $A_v=v_O/v_I$ 的表达式；

（2）当输入编码为 $(001)_H$ 和 $(3FF)_H$ 时，电压放大倍数 A_v 分别为多少？

（3）试问当输入编码为 $(000)_H$ 时，运放 A_1 处于什么状态？



图题 10.1.5

解：（1）图中运放 A_3 组成电压增益为 -1 的反相比例放大器，$v_O=-V_{REF}$。CB7520 与运放 A_2 组成 10 位 D/A 转换器

$$v_{O2}=\frac{-V_{REF}}{2^{10}}\sum_{i=0}^{9}(D_i2^i)$$

由 CB7520 与运放 A_1、A_2 组成负反馈放大电路，运放 A_1 工作于线性工作区，

$$v_{N1}=v_{P1}，即\ v_I=v_{O2}，$$

$$v_I=\frac{-V_{REF}}{2^{10}}\sum_{i=0}^{9}(D_i2^i)$$

将 $V_{REF}=-v_O$ 代入上式，得到

$$v_I = \frac{v_O}{2^{10}} \sum_{i=0}^{9} (D_i 2^i)$$

所以

$$A_v = \frac{v_O}{v_I} = \frac{2^{10}}{\sum_{i=0}^{9} (D_i 2^i)}$$

（2）当 $D=(001)_H$ 时，代入上式，可得　$A_v = 2^{10}$

当 $D=(3FF)_H$ 时，代入上式，可得　$A_v \approx 1$

（3）当输入编码 $D_9 \sim D_0 = (000)_H$ 时，运放 A_1 的 $V_{P1} = 0V$，故 A_1 处于开环状态，工作于非线性区。

10.1.6　实际 4 位权电流 D/A 转换器如图题 10.1.6（主教材图 10.1.8）所示。已知 $V_{REF}=6V$，$R_1=48k\Omega$，当输入 $D_3D_2D_1D_0=\mathbf{1100}$ 时，$v_O=1.5V$，试确定 R_f 的值。



图题 10.1.6

解：n 位权电流 D/A 转换器的输出电压为

$$v_O = \frac{V_{REF}}{R_1} \cdot \frac{R_f}{2^n} \sum_{i=0}^{n-1} (D_i 2^i)$$

于是，有

$$R_f = \frac{2^n R_1 v_O}{V_{REF} \sum_{i=0}^{n-1} (D_i 2^i)}$$

依题意，已知 $n=4$，$V_{REF}=6\ V$，$R_1=48\ k\Omega$，$D_3D_2D_1D_0=\mathbf{1100}$，$v_O=1.5\ V$，代入上式得

$$R_f = 16\ k\Omega$$

10.1.7　由 10 位 D/A 转换器 CB7520 和运算放大器组成的电路如图题 10.1.7 所示。试推导电路电压放大倍数 $A_v=v_O/v_I$ 的表达式，确定 A_v 的取值范围，并说明电路的功能。



图题 10.1.7

解：10 位 D/A 转换器输出电压表达式为

$$v_O = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^{10}} \sum_{i=0}^{9} (D_i 2^i)$$

将 $R_f = R$，$V_{REF} = v_I$ 代入上式，得到

$$A_v = \frac{v_O}{v_I} = -\frac{1}{2^{10}} \sum_{i=0}^{9} (D_i 2^i)$$

由于 $D_9 D_8 \cdots D_0$ 的取值范围为 0～**1111111111**，故 A_v 的取值范围为 0～ $-\dfrac{2^{10}-1}{2^{10}}$。

可见，该电路将 CB7520 芯片中的 R_f 作为运放的反馈电阻，将 CB7520 的倒 T 形电阻网络连接成运放的输入电阻，因此该电路为数字式可编程衰减器。

10.1.8 由 10 位 D/A 转换器 CB7520 和计数器 74LVC161 组成的波形产生电路如图题 10.1.8 所示。

（1）画出 74LVC161 的状态转换图。

（2）求输出电压的最大值 $v_{O(max)}$。

（3）求输入最低位 D_0 为 **1**、其余各位为 **0** 时，对应的输出电压增量 $v_{O(LSB)}$。



图题 10.1.8

解：(1) 74LVC161 组成模为 16 的递增计数器，其状态图如图题解 10.1.8 所示。



图题解 10.1.8

(2) 10 位 D/A 转换器输出电压表达式为

$$v_O = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^{10}} \sum_{i=0}^{9} (D_i 2^i)$$

在数字量的各位全为 **1** 时，输出电压值最大，同时，将 $R_f = R$，$V_{REF} = -10\text{V}$ 代入上式，得到

$$v_{O(max)} = -\frac{-10\text{ V}}{2^{10}}(2^{10}-1) \approx 9.9902\text{V} \approx 10\text{V}$$

(3) 当最低位 D_0 为 **1**，其余各位为 **0** 时，输出电压最小值为

$$v_{O(LSB)} = -\frac{-10\text{ V}}{2^{10}} \times 1 \approx 9.766\text{ mV}$$

10.2　A/D 转换器

10.2.1　在图题 10.2.1(主教材图 10.2.4)所示并行比较型 A/D 转换器中 $V_{REF} = 7\text{V}$，试问电路的最小量化单位 Δ 等于多少？当 $v_I = 2.4\text{V}$ 时，输出数字量 $D_2D_1D_0 = ?$

解：并行 A/D 转换器量化单位　　$\Delta = \dfrac{2V_{REF}}{15}$

已知 $V_{REF} = 7\text{V}$，于是可得　　$\Delta = \dfrac{2V_{REF}}{15} = \dfrac{2\times 7}{15}\text{V} = \dfrac{14}{15}\text{ V}$

分析图题 10.2.1 所示 3 位并行型比较 A/D 转换器，可得输入与输出关系对照表如表题解 10.2.1(主教材表 10.2.1)所示。

表题解 10.2.1　3 位并行 A/D 转换器输入与输出关系对照表

模拟输入	比较器输出状态							数字输出		
	C_{O7}	C_{O6}	C_{O5}	C_{O4}	C_{O3}	C_{O2}	C_{O1}	D_2	D_1	D_0
$0 \leqslant v_I < V_{REF}/15$	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**
$V_{REF}/15 \leqslant v_I < 3\ V_{REF}/15$	**0**	**0**	**0**	**0**	**0**	**0**	**1**	**0**	**0**	**1**
$3V_{REF}/15 \leqslant v_I < 5\ V_{REF}/15$	**0**	**0**	**0**	**0**	**0**	**1**	**1**	**0**	**1**	**0**

续表

模拟输入	比较器输出状态							数字输出		
	C_{O7}	C_{O6}	C_{O5}	C_{O4}	C_{O3}	C_{O2}	C_{O1}	D_2	D_1	D_0
$5V_{REF}/15 \leqslant v_I < 7\ V_{REF}/15$	**0**	**0**	**0**	**0**	**1**	**1**	**1**	**0**	**1**	**1**
$7V_{REF}/15 \leqslant v_I < 9\ V_{REF}/15$	**0**	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**0**	**0**
$9V_{REF}/15 \leqslant v_I < 11\ V_{REF}/15$	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**0**	**1**
$11V_{REF}/15 \leqslant v_I < 13\ V_{REF}/15$	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**0**
$13V_{REF}/15 \leqslant v_I < V_{REF}$	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**

查表可知，当 $v_I = 2.4V$ 时，$D_2D_1D_0 = \mathbf{011}$。



图题 10.2.1

10.2.2 在图题 10.2.2（主教材图 10.2.10）所示逐次比较 A/D 转换器中，设 $V_{REF} = 10V$，$v_I = 8.26V$，试画出在时钟脉冲作用下，v_0'的波形并写出转换结果。

解：在图题 10.2.2 中，v_0'是 4 位倒 T 形电阻网络 D/A 转换器的输出电压，即

$$v_0' = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^4} \sum_{i=0}^{3} (D_i 2^i)$$



图题 10.2.2

启动脉冲后，在第 1 个 *CP* 作用下，D/A 转换器 $D_3D_2D_1D_0=\mathbf{1000}$，将 $D_3D_2D_1D_0=\mathbf{1000}$ 代如上式，得 $v_O'=5$ V。由于 $v_I>v_O'$ 所以 $D_3=\mathbf{1}$；

在第 2 个 *CP* 作用下，$D_3D_2D_1D_0=\mathbf{1100}$；同理可得，$v_O'=7.5$ V。此时 $v_I>v_O'$，所以 $D_2=\mathbf{1}$；

在第 3 个 *CP* 作用下，$D_3D_2D_1D_0=\mathbf{1110}$；同理可得，$v_O'=8.75$ V。此时 $v_I<v_O'$，所以 $D_1=\mathbf{0}$；

在第 4 个 *CP* 作用下，$D_3D_2D_1D_0=\mathbf{1101}$；同理可得，$v_O'=8.125$ V。此时 $v_I<v_O'$，所以 $D_0=\mathbf{1}$。

电路经 4 个 *CP* 后，得到转换结果为 $D_3D_2D_1D_0=\mathbf{1101}$。

v_O'的波形如图题解 10.2.2 所示。



图题解 10.2.2

10.2.3 在双积分型 A/D 转换器中输入电压 v_I 和基准电压 V_{REF} 在极性和数值上应满足什么关系？如 $|v_I|>|V_{REF}|$，电路能完成模数转换吗？为什么？

解：根据双积分型 A/D 转换器工作原理可知，电路正常工作时，两次积分的方向是相反的，且使用的是同一个积分器，所以输入电压 v_I 和基准电压 V_{REF} 在极性必须相反。

在数值上，必须满足 $|v_I|<|V_{REF}|$，才能保证第二次积分的速度比第一次的快，且保证第

二次积分结束时输出电压会过零。这样，在第二次积分期间，计数器不会溢出，转换器就能正常地将输入的模拟电压转换为数字量，并由计数器输出转换结果。

如果$|v_I|>|V_{REF}|$，则在第二次积分时，计数器已经计到最大值且溢出时，积分器输出电压还没能过零，T_2无法确定，这样就无转换结果，所以不能完成A/D转换。

10.2.4 在图题10.2.4（主教材图10.2.11）所示双积分型A/D转换器中，设时钟脉冲频率为f_{CP}，其分辨率为n位，写出A/D转换器最低的转换频率表达式。

解：双积分型A/D转换器完成一次转换所需要的时间等于T_1+T_2，当输入电压的平均值V_I接近基准电压V_{REF}的绝对值时，转换时间最长。设最长转换时间为T_{max}，则

$$T_{max}=T_1+T_2=2^nT_C+(2^n-1)T_C=(2^{n+1}-1)\cdot\frac{1}{f_{CP}}$$

所以最低的转换频率

$$f_{min}=\frac{1}{T_{max}}=\frac{f_{CP}}{2^{n+1}-1}$$



图题10.2.4

10.2.5 某双积分型A/D转换器中，计数器为十进制计数器，其最大计数容量为$(3000)_D$。已知计数时钟频率$f_{CP}=30$ kHz，积分器中$R=100$ kΩ，$C=1$ μF，输入电压v_I的变化范围为0~5 V。

（1）求第一次积分时间T_1。

（2）求积分器的最大输出电压$|v_{omax}|$；

（3）当$V_{REF}=10$ V，第二次积分计数器计数值$\lambda=(2500)_D$时，输入电压的平均值V_I为多少？

解：设 N_1 为第一次积分时计数器的计数值

（1）$T_1 = N_1 \cdot T_{CP} = \dfrac{N_1}{f_{CP}} = \dfrac{3000}{30\times10^3}\ \text{s} = 100\ \text{ms}$

（2）$|v_{omax}| = \dfrac{1}{RC}\int_0^{T_1} v_{Imax}\,dt = \dfrac{V_{Imax}T_1}{RC} = \left(\dfrac{5\times0.1}{100\times10^3\times10^{-6}}\right)\text{V} = 5\text{V}$

（3）因为 $\lambda = \dfrac{2^n}{-V_{REF}}\cdot V_I$

$\therefore\ V_I = -\dfrac{\lambda}{2^n}V_{REF} = \left(-\dfrac{2500}{3000}\times10\right)\text{V} \approx -8.3\ \text{V}$

10.2.6　试问用 A/D 转换器时，通常应注意哪些主要问题？假设输入信号幅值为 0.5V，如果采用满度值为 10V 的 8 位 A/D 转换器，你认为这样使用正确吗？为什么？

解：应用 A/D 转换时，通常应注意以下一些问题：① 在应用中，系统对 A/D 转换器精度的要求如何？② A/D 转换器的输入信号电压范围是多少？输入信号是单极性还是双极性？③ 对转换器输出编码及逻辑电平有何要求？④ 根据被测信号的转换时间，确定 A/D 转换器的转换时间是多少？⑤ 对参考电压的要求如何？⑥ 对其他情况：如电源电压的稳定度、功耗、工作环境、体积、成本等有何要求？

如果采用满度值为 10V 的 8 位 A/D 转换器对最大值为 0.5V 的输入信号进行模数转换，这种使用方式是不正确的，它没有充分利用 8 位 A/D 转换器的精度（实际只用到低 4 位），为此，会引起较大的转换误差。

10.2.7　计数型 A/D 转换器如图题 10.2.7 所示，试分析其工作原理。



图题 10.2.7

解：图题 10.2.7 为逐次逼近式 A/D 转换电路。转换从控制信号 C 低电平到来开始，先通过清零信号 CR 使计数器 $Q_2Q_1Q_0 = \mathbf{000}$，该数字量送入 3 位 D/A 转换器后，产生 0 V 电压，

然后与$\frac{1}{2}$LSB偏移电压相加得v'_{O1}，v'_{O1}与v_I经比较器C比较，如$v_I > v'_{O1}$，则$v_C = \mathbf{1}$，于是CP送入FF_0的CP端，使$Q_2Q_1Q_0 = \mathbf{001}$。$Q_2Q_1Q_0 = \mathbf{001}$送D/A转换器，产生与**001**相对应的模拟电压，再加偏移电压得v'_{O2}，v'_{O2}再与v_I比较，如v_I仍大于v'_{O2}，则v_C仍为高电平，在第二个时钟脉冲到来后使$Q_2Q_1Q_0$为**010**，并且再送D/A…上述过程不断循环，直至$v_I < v'_O$，$v_C = \mathbf{0}$，**与**门将CP封锁为止。

控制信号C在输入7个脉冲后变为高电平，将控制Q_2、Q_1、Q_0输出的**与**门打开，将与v_I相对应的数字信号输出。

增加$\frac{1}{2}$LSB偏移电压可以减小量化误差。设1LSB = 1V，若没有偏移电压，当v_I小于1 V（如0.9 V）时，$v_C = \mathbf{0}$，增加偏移电压后，当0.5V < v_I − 1 V时，$v_C = \mathbf{1}$，由此可见，量化误差减小到0.5V，即$\frac{1}{2}$LSB。

*11 数字系统设计基础

一、内容提要及重点

本章的内容提要：

1. 数字系统由数据处理单元和控制单元组成。

2. 数字系统的设计方法分为两种类型：自下而上的设计方法和自上而下的设计方法。现代数字系统的设计通常采用自上而下的设计方法。

3. 早期数字系统的实现采用通用集成逻辑器件。现代数字系统的实现多采用可编程逻辑器件或单片微处理器实现。

4. 算法状态机 ASM 图是用来描述设计过程复杂的数字系统控制单元的工作流程图。它可以很容易将语言描述的设计问题变成时序流程图，从而获得状态函数和输出函数，得出相应的硬件电路。

5. 以交通信号灯控制系统和数字密码锁为例，介绍了数字系统的设计过程。并且用 Verilog HDL 对各个数字系统建模。

本章的重点：

根据语言描述的实际问题画出 ASM 图。将 ASM 图转换成状态图。用 Verilog HDL 对数字电路进行描述。

二、典型例题解析

例 11.1 某数字系统有三台附属设备 A、B、C 共享数据总线，每次只允许一台设备使用数据总线。当多台设备同时发出请求信号时，数字系统可以按照事先规定的附属设备优先级的顺序，将认可信号发给优先级别最高的请求设备。设备 A 的优先级别最高，设备 C 的优先级别最低。试设计穆尔型电路：

（1）画出该系统控制单元的 ASM 图。

（2）将 ASM 图转换为状态图。

（3）用 D 触发器设计该系统控制电路

（4）写出控制单元的 Verilog 描述，并给出仿真波形。

解题思路：首先根据题意确定电路的状态数目。画 ASM 时，每个状态用状态框表示。然后根据附属设备的请求信号决定系统进入的下一个状态，并输出相应的认可信号。请求信号用判别框表示，认可信号是系统的输出，写在状态框内。

解：（1）设系统附属设备 A、B、C 的请求信号分别为 r_1、r_2、r_3。系统输出的认可信号分别为 g_1、g_2、g_3。电路共有 4 种状态，S_0为初态，此时系统没有发出任何认可信号，数据总线未被占用。此外还有 3 个状态 S_1、S_2和 S_3，每个状态下系统将一个认可信号发给一个设备。

首先 *Reset* 信号使系统处于初始状态 S_0。然后判断请求信号 r_1，若 $r_1=\mathbf{1}$，系统进入 S_1状态。由于是穆尔型电路，所以将输出的认可信号 g_1写在该状态框内。在 S_1状态，再继续判断请求信号 r_1，若 r_1仍然为 **1**，则系统保持在 S_1状态。若 $r_1=\mathbf{0}$，则系统返回到 S_0状态。

在 $r_1=\mathbf{0}$ 时，若 $r_2=\mathbf{1}$ 时，系统进入 S_2状态，并输出认可信号 g_2。在 S_2状态下，再判断 r_2，当 $r_2=\mathbf{1}$ 时，系统保持在 S_2状态。若 $r_2=\mathbf{0}$，则系统返回到 S_0状态。

当 r_1、r_2均为 **0** 时，判断 r_3。若 $r_3=\mathbf{1}$ 时，系统进入 S_3状态，并输出认可信号 g_3。在 S_3状态下，再判断 r_3，当 $r_3=\mathbf{1}$ 时，系统保持在 S_3状态。若 $r_3=\mathbf{0}$，则系统返回到 S_0状态。系统的 ASM 图如图 11.1(a)所示。

（2）将 ASM 图中的每一个状态框对应着状态图中表示状态的一个圆圈。判断框中的输入条件对应着状态转移线上的输入信号，穆尔型输出标记在状态框内。

在 S_0状态，当输入 $r_1r_2r_3=\mathbf{000}$ 时，系统保持在 S_0状态。由 S_0状态到 S_1状态，无论 r_2、r_3为什么值，$r_1=\mathbf{1}$。因此，$r_1r_2r_3=\mathbf{1}\times\times$。在 S_1状态，输出 $g_1=\mathbf{1}$。当输入 $r_1r_2r_3$持续为 **1××**时，系统保持在 S_1状态。

其余状态以此类推，得到系统的状态图如图 11.1(b)所示。



(a) ASM图　　(b) 状态图

图 11.1　例 11.1 的 ASM 图及状态图

(3) 根据图 11.1(b)所示状态图可知,控制单元有 4 种状态。选用两个 D 触发器 FF_1、FF_0的 4 种输出组合对其进行自然二进制编码。$S_0=\mathbf{00}$,$S_1=\mathbf{01}$,$S_2=\mathbf{10}$,$S_3=\mathbf{11}$,列出状态转换表,如表 11.1 所示。

表 11.1 控制单元状态转换表

现态		输入			次态		输出		
Q_1^n	Q_0^n	r_1	r_2	r_3	Q_1^{n+1}	Q_0^{n+1}	g_1	g_2	g_3
0	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**
0	**0**	**1**	×	×	**0**	**1**	**0**	**0**	**0**
0	**0**	**0**	**1**	×	**1**	**0**	**0**	**0**	**0**
0	**0**	**0**	**0**	**1**	**1**	**1**	**0**	**0**	**0**
0	**1**	**0**	×	×	**0**	**0**	**1**	**0**	**0**
0	**1**	**1**	×	×	**0**	**1**	**1**	**0**	**0**
1	**0**	×	**1**	×	**1**	**0**	**0**	**1**	**0**
1	**0**	×	**0**	×	**0**	**0**	**0**	**1**	**0**
1	**1**	×	×	**1**	**1**	**1**	**0**	**0**	**1**
1	**1**	×	×	**0**	**0**	**0**	**0**	**0**	**1**

根据状态转换表写出状态转换方程及输出方程并进行化简,为简便将表示现态的"n"省略,得

$$
\begin{aligned}
Q_1^{n+1} &= \overline{Q}_1\overline{Q}_0\overline{r}_1r_2+\overline{Q}_1\overline{Q}_0\overline{r}_1\overline{r}_2r_3+Q_1\overline{Q}_0r_2+Q_1Q_0r_3\\
&= \overline{Q}_0\overline{r}_1r_2+\overline{Q}_1\overline{Q}_0\overline{r}_1r_3+Q_1\overline{Q}_0r_2+Q_1Q_0r_3\\
Q_0^{n+1} &= \overline{Q}_1\overline{Q}_0r_1+\overline{Q}_1\overline{Q}_0\overline{r}_1\overline{r}_2r_3+\overline{Q}_1Q_0r_1+Q_1Q_0r_3\\
&= \overline{Q}_1r_1+\overline{Q}_1\overline{Q}_0\overline{r}_2r_3+Q_1Q_0r_3\\
g_1 &= \overline{Q}_1Q_0\overline{r}_1+\overline{Q}_1Q_0r_1=\overline{Q}_1Q_0\\
g_2 &= Q_1\overline{Q}_0\\
g_3 &= Q_1Q_0
\end{aligned}
$$

根据上述方程,画出由 D 触发器构成的电路如图 11.1(c)所示。



图 11.1(c) 例 11.1 的电路图

(4) 根据图 11.1(b)所示状态图,写出系统控制单元的 Verilog 如下:

```
module arbiter(r,Resetn,Clock,g);
input [1:3]r;
input Resetn,Clock;
output wire [1:3]g;
reg [2:1]y,Y;
parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;

always@ (r,y)
  case(y)
    S0:casex(r)
            3'b000: Y=S0;
            3'b1xx: Y=S1;
            3'b01x: Y=S2;
            3'b001: Y=S3;
            Default: Y=S0;
        endcase
    S1: if (r[1]) Y=S1;
        else  Y=S0;
    S2: if (r[2]) Y=S2;
        else  Y=S0;
    S3: if (r[3]) Y=S3;
        else  Y=S0;
    default: Y=S0;
  endcase

  always@ (posedge Clock)
     if (Resetn==0) y<=S0;
     else y<=Y;

  assign g[1]=(y==S1);
  assign g[2]=(y==S2);
  assign g[3]=(y==S3);
endmodule
```

时序仿真波形如图 11.1(d)所示。



图 11.1(d) 例 11.1 的仿真波形

三、习题全解

11.1 数字系统概述

11.1.1 数字电路与数字系统的根本区别是什么？大容量存储器属于数字电路还是数字系统？

解：数字电路实现的功能比较单一，数字系统是由若干数字电路和逻辑部件组成。数字电路和数字系统根本的区别是数字系统可以划分为控制单元和数据通路两部分。大容量存储器属于数字电路。

11.1.2 数字系统自上而下的设计步骤是什么？

解：数字系统自上而下的设计方法一般要遵循下列几个步骤。

(1) 明确所要设计系统的功能，进行逻辑抽象。

设计题目通常是比较简单的文字叙述，设计者必须对题目消化、理解，抽象出系统的逻辑功能。

(2) 确定实现系统功能的算法，画出系统方框图。

算法设计实质是将系统要实现的复杂功能进行分解，分成若干子功能模块，并确定各功能模块的操作顺序和相互联系，画出系统的方框图。

(3) 设计数据通路。

首先明确数据通路的基本运算和操作，它们可以是算术和逻辑运算、数据的存储、变换和传送等。选用通用集成电路芯片实现其功能，或用硬件描述语言描述其逻辑功能，然后用可编程逻辑器件实现。

(4) 设计控制单元。

根据数据通路进行的操作及操作顺序，确定控制单元的逻辑功能。在绝大多数数字系统中，控制单元是同步时序电路，因此，用设计同步时序电路的方法设计控制单元电路。当系统比较复杂时，常采用算法状态机或寄存器传输语言描述控制单元或数据通路的逻辑功能。

(5) 仿真验证。

将整个系统连在一起，通过 EDA 软件在计算机上进行仿真验证，当验证所设计的系统

正确后，再进行实际电路的安装与测试。

（6）系统的物理实现。

用综合优化工具生成门级网表，其对应的物理实现级可以是 PCB 板或 ASIC 器件。

11.1.3 数字系统的实现有哪几种方法？各种方法的特点是什么？

解：数字系统的实现大致有以下几种方法。

（1）采用通用的集成逻辑器件组成。

（2）采用单片微处理器作为核心实现。

（3）采用可编程逻辑器件 PLD。

（4）设计功能完整的数字系统芯片。

第一种是传统的方法，正逐步被淘汰，目前在设计较为简单电路时还在使用。第二种方法所用器件少，使用灵活，但工作速度相对后面两种方法低些。第三种方法设计的系统体积小、功耗低、可靠性高、易于进行修改等，大专院校和科研院所使用较多。第四种方法是将一个完整的系统集成在一个芯片上，称为芯片系统（SOC），主要用于复杂的电子产品。

11.2 算法状态机

11.2.1 初始状态为 T_0的数字系统，有两个控制信号 X 和 Y，当 $XY=\mathbf{10}$ 时，寄存器 R 加 **1**，系统转到第二个状态 T_1。如果 $XY=\mathbf{01}$ 时，寄存器 R 清零，同时系统从 T_0转到第三个状态 T_2。试画出该数字系统的 ASM 图。

解：按照题意，系统开始处于初始状态 T_0，控制信号 X 和 Y 分别用两个判断框表示，根据 X 和 Y 的不同取值，当 $XY=\mathbf{00}$ 和 $XY=\mathbf{11}$ 时，系统保持在 T_0状态。当 $XY=\mathbf{10}$ 时，寄存器 R 加 **1**，系统转到第二个状态 T_1。当 $XY=\mathbf{01}$ 时，寄存器 R 清零，同时系统从 T_0转到第三个状态 T_2。画出的 ASM 图如图题解 11.2.1 所示。



图题解 11.2.1

11.2.2 一个数字系统由控制单元和处理单元组成，其中数据处理单元由触发器 E 和 F、4 位二进制计数器 A、以及必要的门电路组成。计数器的各位为 A_4、A_3、A_2、A_1。系统开始处于初始状态，当信号 $S=\mathbf{0}$，系统保持在初始状态；当 $S=\mathbf{1}$ 时，计数器 A 和触发器 F 清零。从下一个时钟脉冲开始，计数器进行加 **1** 计数，直到系统操作停止。A_4和 A_3的值决定了系统的操作顺序。

当 $A_3=\mathbf{0}$ 时，触发器 E 清零，计数器继续计数。

当 $A_3=\mathbf{1}$ 时，触发器 E 置 **1**，并检测 A_4，$A_4=\mathbf{0}$ 时，继续计数；$A_4=\mathbf{1}$ 时，触发器 F 置 **1**，并停止计数，回到系统初始状态。

（1）试画出该系统的结构框图及 ASM 图

（2）画出该系统控制单元的状态图，并用 D 触发器及必要的门电路设计控制单元

解：（1）根据题意画出系统结构框图如图题解 11.2.2（a）所示。系统由控制单元及处理单元组成。控制单元不仅接收系统时钟 CP、复位信号 $Reset$ 及启动信号 S，还接收处理单元

的反馈信号 A_3、A_4。控制单元的输出信号 *clr_E*、*set_E* 分别控制触发器 *E* 的清零、置数。*clr_A_F* 控制计数器 *A* 和触发器 *F* 的清零。*set_F* 控制触发器 *F* 的置数。*incr_A* 控制计数器 *A* 的加 **1** 计数操作。

根据题意画出的 ASM 图，如图题解 11.2.2(b)所示。*Reset* 信号使系统处于初始状态 T_0，当 $S=\mathbf{1}$ 时，计数器 *A* 和触发器 *F* 清零，控制单元进入 T_1 状态。在 T_1 状态，每来一个时钟脉冲，计数器增加 **1**，同时与 T_1 相连的两个判断框和两个条件输出框决定系统可能进行下列 3 种操作中的一个：

当 $A_3=\mathbf{0}$ 时，*E* 清零，并且控制单元保持在 T_1 状态。

当 $A_3A_4=\mathbf{10}$ 时，*E* 置 **1**，控制单元保持在 T_1 状态。

当 $A_3A_4=\mathbf{11}$ 时，*E* 置 **1**，控制单元转换到 T_2 状态。在 T_2 状态，*F* 置 **1**，然后系统回到初始状态。

(2) 系统共有 3 个状态，状态之间的转换条件由判断框给出，根据 ASM 图很容易得到状态图如图题解 11.2.2(c)所示。ASM 图除了说明控制单元的状态及状态转换的条件之外，还可以反映处理单元的操作；而状态转换图只能说明控制单元的状态及状态转换的条件。

用触发器状态组合方法设计控制单元电路。根据状态图可知，电路有 3 个状态，选用两个 *D* 触发器 FF_0、FF_1 的输出组合对其进行编码，$T_0=\mathbf{00}$，$T_1=\mathbf{01}$，$T_2=\mathbf{11}$，则可以得出状态转换表，如表题解 11.2.2 所示。根据状态转换表，将 Q_1^{n+1}、Q_0^{n+1} 为 **1** 的项所对应的现态及状态转换条件相与，“**1**”用原变量表示，“**0**”用反变量表示，然后将各个**与**项相**或**，并将 $Q_1^nQ_0^n=\mathbf{10}$ 作为无关项，得状态方程

$$Q_1^{n+1}=\overline{Q}_1^nQ_0^nA_3A_4$$

$$\begin{aligned}Q_0^{n+1}&=\overline{Q}_1^n\overline{Q}_0^nS+\overline{Q}_1^nQ_0^n\overline{A}_3+\overline{Q}_1^nQ_0^nA_3\overline{A}_4+\overline{Q}_1^nQ_0^nA_3A_4\\&=\overline{Q}_1^n\overline{Q}_0^nS+\overline{Q}_1^nQ_0^n\end{aligned}$$

将 $Q_1^nQ_0^n=\mathbf{10}$ 作为无关项化简，则

$$Q_0^{n+1}=\overline{Q}_0^nS+\overline{Q}_1^nQ_0^n$$

因此，*D* 触发器的驱动方程为

$$D_1=\overline{Q}_1^nQ_0^nA_3A_4$$

$$D_0=\overline{Q}_0^nS+\overline{Q}_1^nQ_0^n$$

同理，根据状态转换表，并将 $Q_1^nQ_0^n=\mathbf{10}$ 作为无关项化简，得到输出方程

$$clr_E=\overline{Q}_1^nQ_0^n\overline{A}_3$$

$$set_E=\overline{Q}_1^nQ_0^nA_3$$

$$set_F=Q_1^n$$

$$clr_A_F=\overline{Q}_0^nS$$

$$incr_A=\overline{Q}_1^nQ_0^n$$

由上述驱动方程及输出方程画出控制单元电路如图题解 11.2.2(d)所示。

表题解 11.2.2

现态符号	输入					次态		输出				
	现态		状态转换条件			次态		输出信号				
	Q_1^n	Q_0^n	S	A_3	A_4	Q_1^{n+1}	Q_0^{n+1}	clr_E	set_E	set_F	clr_A_F	$incr_A$
T_0	0	0	0	×	×	0	0	0	0	0	0	0
T_0	0	0	1	×	×	0	1	0	0	0	1	0
T_1	0	1	×	0	×	0	1	1	0	0	0	1
T_1	0	1	×	1	0	0	1	0	1	0	0	1
T_1	0	1	×	1	1	1	1	0	1	0	0	1
T_2	1	1	×	×	×	0	0	0	0	1	0	0



(a)



(c)



(b)



(d)

(d)

图题解 11.2.2

11.2.3 试画出一个序列检测器电路的 ASM 图及状态图。该电路的功能是：当输入的串行数据为 **0101**（从左到右）时，输出为 **1**，否则输出为 **0**。要求考虑序列重叠性，当输入为 **010101**，相当于出现两个 **0101** 序列。

解:将该电路设计成米利型。

为了记忆电路输入端 A 输入编码的顺序,电路需要有 4 个状态:S_0、S_1、S_2和 S_3。S_0为初始状态,表示输入端 A 尚未输入过 **0**;S_1表示 A 端输入了一个 **0**;S_2表示 A 端连续输入了 **01**;S_3表示 A 端连续输入的三个数据为 **010**。

(1) 在初始状态 S_0,当 $A=\mathbf{1}$ 时,电路保持在 S_0状态。当 $A=\mathbf{0}$ 时,电路转到 S_1状态,同时输出 $Y=\mathbf{0}$。

(2) 在 S_1状态,当 $A=\mathbf{0}$ 时,电路仍处于 S_1状态,同时 $Y=\mathbf{0}$。当 $A=\mathbf{1}$ 时,电路转到 S_2状态,表明已连续收到 **01**,同时 $Y=\mathbf{0}$。

(3) 在 S_2状态,若 $A=\mathbf{1}$,电路回到 S_0状态。当 $A=\mathbf{0}$ 时,表明电路连续收到三个数据为 **010**,此时 $Y=\mathbf{0}$,同时电路转到 S_3。

(4) 在 S_3状态,若 $A=\mathbf{0}$,电路回到 S_1状态。当 $A=\mathbf{1}$ 时,表明电路连续收到 **0101** 序列编码,此时 $Y=\mathbf{1}$,由于要求电路可以重叠检测,因此电路转到 S_2。

由此得出米利型 ASM 图如图题 11.2.3 所示。米利型电路的输出是用条件输出框表示。

由米利型 ASM 图得到状态图,如图 11.2.3(b)所示。ASM 图中的每一个状态框对应着状态图中表示状态的一个圆圈。判断框中的输入条件对应着状态转移线上的输入信号。条件输出框中给出的输出表示在该状态下,并且满足输入条件的输出,对应着状态图中相应状态转移线上标明的输出信号。



(a)



(b)

图题 11.2.3

11.2.4 用一个触发器一个状态方法实现图题 11.2.4 所示的 ASM 图。



图题 11.2.4

解：图题 11.2.4 所示 ASM 图共有 4 种状态：A、B、C 和 D。用一个触发器一个状态方法，需要 4 个 D 触发器，在每一时刻，只能有一个触发器输出为 **1**，其余输出为 **0**。根据 ASM 图可以列出状态转换表，如表题解 11.2.4 所示，这里为方便起见，没有区分现态和次态的符号。在 C 和 D 状态下，系统无条件转换到 A 状态，转换条件用 **1** 表示；在 A 状态时，当 X 为 **1** 时，系统转换到 B 状态，因此转换条件为 X，其余以此类推。其中无条件输出 CMD_1 和 CMD_3 分别是 A 状态和 D 状态的输出，而有条件输出 CMD_2 出现在 A 状态且控制输出 X 为 **1** 时。由状态转换表可以写出 D 触发器的驱动方程及输出方程

$$FF_0: D_0(A) = C + D$$

$$FF_1: D_1(B) = XA$$

$$FF_2: D_2(C) = \overline{X}A$$

$$FF_3: D_3(D) = B$$

$$CMD_1 = A$$

$$CMD_2 = AX$$

$$CMD_3 = D$$

表题解 11.2.4

现　态	转换条件	次　态	输　出		
			CMD_1	CMD_2	CMD_3
C	**1**	A	**0**	**0**	**0**
D	**1**		**0**	**0**	**1**
A	X	B	**1**	**1**	**0**
A	$\overline{X}$	C	**1**	**0**	**0**
B	1	D	**0**	**0**	**0**

根据上述逻辑表达式，可得控制器的电路，如图题解 11.2.4 所示。

11.2.5 一个数字系统控制单元的状态图如图题 11.2.5 所示，试画出等效的 ASM 图（状态框是空的），并用 D 触发器和数据选择器实现控制单元电路。

解：设图题 11.2.5 所示的状态图的 4 个状态 **00**、**01**、**10**、**11** 分别为 T_0、T_1、T_2、T_3，状态之间的转换条件由判断框表示，画出 ASM 图如图题解 11.2.5(a)所示。

根据状态图或 ASM 图列出控制单元的状态转换表，如表题解 11.2.5 所示。根据状态转换表，将 Q_1^{n+1} 或 Q_0^{n+1} 为 **1** 的项所对应的现态及输入相**与**，“**1**”用原变量表示，“**0**”用反变量表示，然后将各个**与**项相**或**并化简，写出状态方程。由于用数据选择器实现控制单元的组合电路，化简时注意表示为 Q_1^n、Q_0^n 的最小项形式。



图题解 11.2.4



图题 11.2.5

$$Q_1^{n+1}=\overline{Q}_1^nQ_0^n+XQ_1^n\overline{Q}_0^n+XQ_1^nQ_0^n$$

$$Q_0^{n+1}=X\overline{Q}_1^n\overline{Q}_0^n+Y\overline{Q}_1^nQ_0^n+XYQ_1^n\overline{Q}_0^n+XYQ_1^nQ_0^n$$

选择两个 D 触发器，每个触发器的驱动方程用数据选择器实现，所以需要两个数据选择器。数据选择器的地址输入为 Q_1^n、Q_0^n，每个数据选择器的数据输入由上述状态方程中 Q_1^n、Q_0^n 组成最小项的系数决定。控制单元电路如图题解 11.2.5(b)所示。

表题解 11.2.5

现　态		输　入		次　态	
Q_1^n	Q_0^n	X	Y	Q_1^{n+1}	Q_0^{n+1}
0	**0**	**0**	×	**0**	**0**

续表

现 态		输 入		次 态	
Q_1^n	Q_0^n	X	Y	Q_1^{n+1}	Q_0^{n+1}
0	0	1	×	0	1
0	1	×	0	1	0
0	1	×	1	1	1
1	0	0	×	0	0
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	×	0	0
1	1	1	0	1	0
1	1	1	1	1	1



图题解 11.2.5

11.2.6 数字系统的 ASM 图如图题 11.2.6 所示，试设计系统的控制单元电路。

解：根据图题 11.2.6 所示的 ASM 图可知，系统有 4 个状态，因此选用两个 D 触发器和数据选择器实现控制单元电路。由 ASM 图可列出状态转换表如表题解 11.2.6 所示。由状态转换表，将 Q_1^{n+1} 或 Q_0^{n+1} 为 **1** 的项所对应的现态及输入相**与**，“**1**”用原变量表示，“**0**”用反变量表示，然后将各个**与**项相**或**并化简，写出状态方程。由于用数据选择器实现控制单元的组合电路，化简时注意表示为 Q_1^n、Q_0^n 的最小项形式。

$$Q_1^{n+1}=\overline{Q}_1^nQ_0^n+YQ_1^n\overline{Q}_0^n+(Y+\overline{Z})\,Q_1^nQ_0^n$$

$$Q_0^{n+1}=W\overline{Q}_1^n\overline{Q}_0^n+\overline{X}\,\overline{Q}_1^nQ_0^n+YZQ_1^n\overline{Q}_0^n+\overline{Y}Q_1^nQ_0^n$$



图题 11.2.6

用两个数据选择器分别实现 D 触发器的驱动方程，数据选择器的地址输入为 Q_1^n、Q_0^n，每个数据选择器的数据输入由上述状态方程中 Q_1^n、Q_0^n 组成最小项的系数决定。控制单元电路如图题解 11.2.6 所示。

表题解 11.2.6

现　态		输　入				次　态	
Q_1^n	Q_0^n	W	X	Y	Z	Q_1^{n+1}	Q_0^{n+1}
0	0	0	×	×	×	0	0
0	0	1	×	×	×	0	1
0	1	×	1	×	×	1	0
0	1	×	0	×	×	1	1
1	0	×	×	0	×	0	0
1	0	×	×	1	0	1	0
1	0	×	×	1	1	1	1
1	1	×	×	0	1	0	1
1	1	×	×	1	×	1	0
1	1	×	×	0	0	1	1



图题解 11.2.6

11.3 交通信号灯控制系统

11.3.1 设计一个可以控制计数功能的计数器，当 $X=0$ 时，计数器以二进制数序列 **000**、**001**、**010**、**011**、**100**、**101**、**110**、**111** 计数并重复。当 $X=1$ 时，计数器以格雷码序列 **000**、**001**、**011**、**010**、**110**、**111**、**101**、**100** 计数并重复，要求：

（1）画出计数器的状态图和 ASM 图；

（2）用 Verilog HDL 描述系统的工作过程，并给出仿真结果。

解：（1）根据题目要求，用 $S_0 \sim S_7$ 分别表示计数器的八个状态，对应的二进制编码分别为 **000～111**，当 $X=0$ 时，计数器以二进制计数，当 $X=1$ 时，计数器以格雷码计数。画出计数器的状态转换图，如图题解 11.3.1(a)所示。

计数器的 ASM 图如图题解 11.3.1(b)所示，它可以反映计数器输入与输出之间的关系。当计数器处于 S_1 状态时，如果 $X=0$，下一个状态为 S_2，否则 $X=1$ 时，下一个状态为 S_3，其余依次类推。用 3 个变量 Q_2、Q_1、Q_0 表示计数器输出，例如，当计数器处于 S_2 状态时，Q_1 为 **1**，Q_2、Q_0 为 **0**。从状态 S_0 到 S_1，及从状态 S_6 到 S_7，是无条件转移，即与输入无关。



(a)



(b)

图题解 11.3.1

(2) 用 Verilog 语言描述上述 ASM 图的过程如下：

```
module BiCounter1(CP, nCLR, X, Q);
    parameter S0 = 3'b000;  //分配状态值
    parameter S1 = 3'b001;
    parameter S2 = 3'b010;
    parameter S3 = 3'b011;
    parameter S4 = 3'b100;
    parameter S5 = 3'b101;
    parameter S6 = 3'b110;
    parameter S7 = 3'b111;
    input  X;  //定义输入信号
    input CP;
    input nCLR;
    output [2:0]Q;
    reg[2:0]state;        //状态触发器的输出信号
    reg[2:0]next_state; //状态触发器的输入信号
```

```
    always @(posedge CP or negedge nCLR) //时序逻辑:状态转换
        begin
            if(~nCLR)state <= S0;
            else  state <= next_state;
        end
        always @ (state or X) //组合逻辑:次态赋值
        begin
            next_state = S0;
            case(state)
                S0:next_state = (X)? S1:S1;
                S1:next_state = (X)? S3:S2;
                S2:next_state = (X)? S6:S3;
                S3:next_state = (X)? S2:S4;
                S4:next_state = (X)? S0:S5;
                S5:next_state = (X)? S4:S6;
                S6:next_state = (X)? S7:S7;
                S7:next_state = (X)? S5:S0;
                default:next_state = S0;
            endcase
    end
    assign Q = state;
endmodule
```

该计数器的仿真波形如图题解 11.3.1(c)所示。



图题解 11.3.1(c)

11.3.2 设计一个用移位相加实现的乘法器，乘数与被乘数均为同步输入的4位无符号二进制数。要求：

(1) 确定乘法器算法，画出乘法器系统方案框图；

(2) 画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路；

(3) 用Verilog HDL描述系统的工作过程，并给出仿真结果。

解：(1) 确定乘法器算法，画出乘法器系统方案框图。

首先明确所要设计系统的逻辑功能。1.3节介绍了二进制的算术运算，与人工手算的方法类似，乘法运算用移位求和实现。

$$
\begin{array}{rcccccccc}
 & & & 1 & 0 & 1 & 0 & & \text{被乘数} \\
 & \times & & 1 & 0 & 1 & 1 & & \text{乘数} \\
\hline
 & & & 1 & 0 & 1 & 0 & & \\
 & & 1 & 0 & 1 & 0 & & & \\
 & 0 & 0 & 0 & 0 & & & & \\
1 & 0 & 1 & 0 & & & & & \\
\hline
1 & 1 & 0 & 1 & 1 & 1 & 0 & &
\end{array}
$$

乘法器的系统框图如图题解 11.3.2(a)所示。用启动信号 s 控制乘法运算过程开始。处理器的方框图如图题解 11.3.2(b)所示。8 位左移寄存器存放被乘数 A,4 位右移寄存器存放乘数 B,一个 8 位加法器进行部分和相加,选择器是为了控制寄存器的清零,8 位寄存器 P 存放运算中产生的部分和。

操作过程:① 用乘数的最低位 b_0乘被乘数得到第一个部分积,存入寄存器 P 中。② 被乘数左移一位。③ 如果乘数的第二位为 **1**,则寄存器 P 的部分和与移位后的被乘数相加,得到新的部分和再存入 P 中。若第二位为 **0**,则无须进行部分和的加运算。因此,需要判断乘数第 i 位为 **0** 还是 **1**。以后的步骤以此类推,直到第四个部分和与寄存器的内容相加得到最后结果。

为了判断乘数第 i 位的值,每完成一次运算后,将乘数右移一位,每次只需测试最低位 b_0的值,b_0 = **1** 时,A 与 P 相加,否则 P 保持不变。当右移寄存器全部为 **0** 时,**或非**门的输出 z 为 **1**,此时 P 中寄存的是最后的乘积。为了能使 P 清零,采用 P_{sel}控制的数据选择器。



图题解 11.3.2(a)

(2) 画出系统控制器的 ASM 图,设计控制单元电路。

乘法器控制单元的控制过程有三个状态,分别用 S_0、S_1和 S_2表示,其 ASM 图如图题解 11.3.2(c)所示。复位信号 *Reset* 使系统进入初始状态 S_0。输入 s 控制系统开始乘法运算。只要 s = **0**,系统在 S_0状态,可以通过控制 *LA* 和 *LB* 将被乘数和乘数分别加载到移位寄存器 A 和 B 中。P_{sel} = **0**,并且寄存器 P 的使能控制 EP = **0**,使寄存器 P 清 **0**。

当 s = **1** 时,系统进入 S_1状态,P_{sel} = **1**,并且使能信号 *EA* 和 *EB* 有效,允许 A 和 B 移位。若 b_0 = **1**,需要将加法器中的部分和与左移后的被乘数相加,否则保持不变。同时使 EP = **1**,保存部分和到寄存器 P。

当全部乘数右移后,右移寄存器 B 为 **0**。z = **1** 时,系统进入 S_2状态,只要 s = **1**,便停留在 S_2状态,并且使 D_{one} = **1**。

由于状态机是根据输入 s 而不是复位 *Reset* 使状态从 S_2回到 S_0。因此,不能用 *Reset* 使寄存器 P 清 **0**,所以需要在寄存器 P 之前用 2 选 1 数据选择器,用来选择存入加法的和还是 **0**。



图题解 11.3.2(b)

根据乘法器控制单元的 ASM 图，得出其状态图如图题解 11.3.2(d)所示，其中系统保持在 S_1 状态有两种情况，其一是 $z=\mathbf{0}$ 并且 $b_0=\mathbf{0}$ 时。其二是 $z=\mathbf{0}$ 并且 $b_0=\mathbf{1}$ 时，并且使能信号 $EP=\mathbf{1}$。



图题解 11.3.2(c)

采用“一对一”的编码方案设计控制单元。用 3 个 D 触发器 FF_0、FF_1、FF_2 的输出分别表示 S_0、S_1 和 S_2 状态。运算过程中的每一时刻，只能有一个状态为 **1**，其余状态为 **0**。根据



图题解 11.3.2(d)

ASM 图或状态图可以列出状态转换表如表题解 11.3.2 所示。

根据表题解 11.3.2 写出各触发器的输入逻辑关系，为方便起见，没有区别现态和次态的符号。

$$FF_0: D_0(S_0) = S_0\bar{s}+S_2\bar{s} \qquad (Reset\ 异步置\ S_0=\mathbf{1})$$

$$FF_1: D_1(S_1) = S_0s+S_1\bar{z}\,\bar{b}_0+S_1\bar{z}b_0 = S_0s+S_1\bar{z}$$

$$FF_2: D_2(S_2) = S_1z+S_2s$$

根据 ASM 图或状态图写出控制单元的输出与各状态之间的关系式

$$EA=EB=P_{sel}=S_1$$

$$D_{one}=S_2$$

$$EP=S_1b_0\bar{z}$$

根据上述逻辑方程得出乘法器控制单元电路如图题解 11.3.2(e)所示。

表题解 11.3.2 控制单元状态转换表

输　入		输　出
现态 Q_i^n	转换条件	次态 Q_i^{n+1}
S_0 S_2	$s=\mathbf{0}$ $s=\mathbf{0}$	S_0
S_0 S_1 S_1	$s=\mathbf{1}$ $b_0\cdot z=\mathbf{00}$ $b_0\cdot z=\mathbf{10}$	S_1
S_1 S_2	$z=\mathbf{1}$ $s=\mathbf{1}$	S_2



图题解 11.3.2(e)

（3）两个十六进制数进行乘法运算的 Verilog HDL 描述如下：

```
module Multiply(CP,nReset,LA,LB,s,DataA,DataB,P,Done,A,B);
    parameter n = 4;
    input CP,nReset;
    input LA,LB;                    //置数控制信号
    input s;                        //运算过程开始的控制信号
    input [n-1:0]DataA,DataB;       //被乘数、乘数
    output [n+n-1:0]P;              //乘积的结果
    output reg Done;                //运算完成标志
    wire z;                         //乘数右移位完成标志
    output wire [n+n-1:0] A;        //被乘数暂存器,为方便仿真,将 A 设为输出
    output wire[n-1:0] B;           //乘数暂存器,为方便仿真,将 B 设为输出
    wire [n+n-1:0] Sum;             //部分和
    reg [n+n-1:0] DataP;

    reg [2:0]PState,Next_State; //状态寄存器的现态、次态
    reg EA,EB,EP,Psel;
    integer k;

    //control
    parameter S0=3'b001, S1=2'b010, S2=2'b100;
    always @(s,PState,z)
    begin:State_table
        case(PState)
```

```
        S0: Next_State = (s==0) ? S0 : S1;
        S1: Next_State = (z==0) ? S1 : S2;
        S2: Next_State = (s==1) ? S2 : S0;
        default: Next_State = 3'bxxx;
    endcase
end

always @(posedge CP, negedge nReset)
begin:State_flipflops
    if (nReset==0)
        PState <= S0; //异步复位
    else
        PState <= Next_State; //更新状态
end

always @(s,PState,B[0])
begin:FSM_outputs
    EA=0; EB=0; EP=0; Done=0; Psel=0;//defaults
    case(PState)
        S0: EP=1;
        S1:begin
            EA=1; EB=1; Psel=1;
            if(B[0]) EP=1;
            else EP=0;
          end
        S2: Done=1;
    endcase
end

//datapath circuit
shiftrne shiftB(DataB, LB, EB, 1'b0, CP, B);//调用子模块
defparam shiftB.n=4;
shiftlne shiftA({{n{1'b0}},DataA}, LA, EA, 1'b0, CP, A);
defparam shiftA.n=8;

assign z=(B==0);
assign Sum=A+P;
```

```
    //define the 2n 2-to-1 multiplexers
    always @(Psel, Sum)
        for (k=0; k<n+n; k=k+1)
            DataP[k] = Psel ? Sum[k] : 1'b0;

    regne RegP(DataP,CP,nReset, EP, P);
    defparam RegP.n = 8;
endmodule

/* ============== Sub-module ============= */
//define the n-bit Register with Enable
module regne(PData,Clock,nReset, En, Q);
    parameter n=8;
    input [n-1:0] PData;
    input Clock,nReset, En;
    output reg [n-1:0] Q;
    always @(posedge Clock)
    begin
        if (nReset==0)
            Q <= 0;
        else if(En)
            Q <= PData;
    end
endmodule

//define the Right-Shifter
module shiftrne(PData,Load,En,Dsr,Clock,Q);
    parameter n=4;
    input [n-1:0] PData;
    input Load,En,Dsr,Clock;
    output reg [n-1:0] Q;
    integer k;
    always @(posedge Clock)
    begin
        if (Load) Q <= PData; //Parallel load input
        else if(En)  begin
            for(k=0;k<n-1;k=k+1)
                Q[k] <= Q[k+1];
```

```
            Q[n-1] <= Dsr;
        end
    end
endmodule

//define the Left-Shifter
module shiftlne(PData,Load,En,Dsl,Clock,Q);
    parameter n=4;
    input [n-1:0] PData;
    input Load,En,Dsl,Clock;
    output reg [n-1:0] Q;
    integer k;
    always @(posedge Clock)
    begin
        if (Load) Q <= PData; //Parallel load input
        else if(En)  begin
            Q[0] <= Dsl;
            for(k=1;k<n;k=k+1)
                Q[k] <= Q[k-1];
        end
    end
endmodule
```

仿真波形如图题解 11.3.2(f)所示。图中 P 为两个十六进制数相乘积的结果，即$(\mathbf{1111})_B$ * $(\mathbf{1011})_B$ = $(A5)_H$，对应的十进制数为 15×11 = 165。



图题解 11.3.2(f)

11.4 数字密码锁

11.4.1 设计一个简单的3位二进制数字密码锁，控制房门的打开，当接收到的串行输入数码与原设定的密码相同时，发出开锁信号，锁被打开。要求：

（1）画出系统的ASM图；

（2）画出系统的状态转换图；

（3）用Verilog HDL描述其工作过程，并给出仿真结果。



图题 11.4.1

提示：数字锁系统的示意图如图题11.4.1所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。*L0*、*L1*、*L2*用于从低位到高位设置密码，另外三个输入端*Re*，*En*，*Ki*中，*Re*是复位端，当*Re*=**1**时，系统复位进入初始状态；*En*是控制开关，*Ki*是数据输入端，当按一下*En*键使*En*=**1**时，从*Ki*端输入一个数码，再按一下*En*键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位进行。若相等则准备接收下一位数码，若不相等，系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和每位数值与相应密码都相等时，系统发出开锁信号*Un*=**1**，锁被打开，否则*Er*=**1**表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。

解：（1）明确系统的逻辑功能，画出系统的ASM图

数字锁系统的示意图如图题11.4.1所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。*L0*、*L1*、*L2*用于从低位到高位设置密码，另外三个输入端*Re*，*En*，*Ki*中，*Re*是复位端，当*Re*=**1**时，系统复位进入初始状态；*En*是控制开关，*Ki*是数据输入端，当按一下*En*键使*En*=**1**时，从*Ki*端输入一个数码，再按一下*En*键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位进行。若相等则准备接收下一位数码，若不相等，系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和每位数值与相应密码都相等时，系统发出开锁信号*Un*=**1**，锁被打开，否则*Er*=**1**表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。

根据题目要求，当*Re*=**1**时，系统进入初始状态，然后在*En*的控制下，每次送入一位数码并与预先设定的数码进行比较，根据比较结果确定下一个状态，所以有3个准备接受数码的等待状态S_0、S_1、S_2和3个比较状态C_0、C_1、C_2。系统要求不显示中间错误状态，并且不能返回初态，因此有3个错误状态E_0、E_1、E_2。

① 正确开锁过程

正确开锁过程的ASM图如图题解11.4.1(a)所示。设定S_0为系统的初态，在此状态下，键入复位键时，系统保持在S_0状态，如果不按*Re*键而按下*En*控制键后，输入第一个数码，则系统进入数据比较状态C_0，如果*Ki*=*L0*时，进入S_1状态，否则进入错误状态E_0。在S_1状态下，若再次按下控制键*En*，可再次送数码，并且系统进入数据比较状态C_1，其余依次类推。如果送入数码的位数和每位数值均与相应密码相等，则进入开锁状态D_0，系统发出开锁信号*Un*，门打开，此时如果按下复位键*Re*后，系统回到开始状态。

② 错误开锁过程

错误开锁过程的 ASM 图如图题解 11.4.1(b)所示，为了不显示中间错误状态，而且必须输入 3 位数码后才能回到系统初始状态，还需要设定中间过程的等待状态 R。例如，系统处于第一个数据比较状态 C_0时，如果输入的数码 $Ki \neq L0$ 时，则进入第一个比较结果有错误状态 E_0。在 E_0状态按下 En 键后，进入等待状态 R_1，然后无条件进入错误状态 E_1。若输入的第一个数码正确，而第二个数码 $Ki \neq L1$，则进入第二个比较结果有错误状态 E_1，照此类推。当 $Ki \neq L2$ 时，则进入第三个比较结果有错误状态 E_2，同时系统发出错误信号 Er，此时按下复位键，系统回到初始状态。将图题解 11.4.1(a)和图题解 11.4.1(b)组合起来就构成完整的 ASM 图。

(2) 画出系统的状态转换图

根据系统的 ASM 图可以画出系统的状态转换图，如图题解 11.4.1(c)所示。ASM 图中的状态框与状态图中的状态相对应，判断框中的条件是状态图中状态转换的输入条件。例如，在系统初始状态 S_0，若按下复位键 Re，则系统保持在 S_0状态，即保持状态的条件是 $Re+\overline{En}=\mathbf{1}$，否则当 $Re=\mathbf{0}$ 并且 $En=\mathbf{1}$ 时，系统进入数据比较状态 C_0，即从 S_0到 C_0的输入条件是 $\overline{Re}\cdot En=\mathbf{1}$，此时输入第一个数码 $Ki=L0$ 时，进入 S_1状态，否则进入比较结果有错误状态 E_0。以此类推得到系统的状态转换图。



(a)



(b)



(c)

图题解 11.4.1

（3）数字锁的 Verilog 描述：

```
module lock_new(sys_clk, L, Re, En, Ki, Un, Er);
    parameter S_0 = 4'b0000, S_1 = 4'b0001, S_2 = 4'b0010; //状态分配
    parameter C_0 = 4'b0011, C_1 = 4'b0100, C_2 = 4'b0101;
    parameter Do = 4'b0110;
    parameter E_0 = 4'b0111, E_1 = 4'b1000, E_2 = 4'b1001;
    parameter R_1 = 4'b1010, R_2 = 4'b1011;
    input sys_clk;          //系统时钟
    input [2:0]L;           //设置密码
    inputRe;                //复位
    inputEn;                //串行输入数码的控制开关
    inputKi;                //串行密码输入
    output reg Un;          //开锁正常
    output reg Er;          //开锁错误
    reg [3:0]state;         //状态触发器的输出信号
    reg [3:0]next_state;    //状态触发器的输入信号
```

```
wire [2:0] QL;
RegPassword U0(L,sys_clk,Re, QL);//调用子模块:保存外部设置的密码
defparam U0.n = 3;

always @(posedge sys_clk or posedge Re) //时序逻辑部分
begin
    if(Re)  state <= 4'b0000;     //异步复位
    else    state <= next_state; //更新触发器的状态
end
always @(state or En or Re)//状态触发器(计数器)的组合逻辑部分
begin
    next_state = S_0;
    case(state)
        S_0:begin
            Un = 0;  Er = 0;
            if(Re || (!En))next_state = S_0;
            else  next_state = C_0;
        end
        C_0:begin
            Un = 0;Er = 0;
            if(Ki == L[0]) next_state = S_1;
            else  next_state = E_0;
        end
        S_1:begin
            Un = 0;Er = 0;
            if(!En) next_state = S_1;
            else  next_state = C_1;
        end
        C_1:begin
            Un = 0;Er = 0;
            if(Ki == L[1])next_state = S_2;
            else  next_state = E_1;
        end
        S_2:begin
            Un = 0;Er = 0;
            if(!En) next_state = S_2;
            else  next_state = C_2;
        end
```

```
        C_2:begin
            Un = 0;Er = 0;
            if(Ki == L[2])next_state = Do;
            else  next_state = E_2;
        end
        Do:begin
            Un = 1;Er = 0; //输出开锁信号
            if(Re)  next_state = S_0;
            else    next_state = Do;
        end
        E_0:begin
            Un = 0;Er = 0;
            if(!En)  next_state = E_0;//E0
            else  next_state = R_1;//E1
        end
        R_1:begin
            Un = 0;Er = 0;
            next_state = E_1;
        end
        E_1:begin
            Un = 0;Er = 0;
            if(!En)  next_state = E_1;
            else  next_state = R_2;
        end
        R_2:begin
            Un = 0;  Er = 0;
            next_state = E_2;
        end
        E_2:begin
            Un = 0;Er = 1;       //输出出错信号
            if(!Re)  next_state = E_2;
            else  next_state = S_0;
        end
        default: begin   //出现未定义的状态时,进入初态
            Un = 0; Er = 0;
            next_state = S_0;
        end
    endcase
```

```
    end
endmodule

/*==============Sub-module:define the n-bit Register =============*/
module RegPassword(PData,Clock,Reset, Q);
    parameter n=8;
    input [n-1:0] PData;
    input Clock,Reset;
    output reg [n-1:0] Q;
    always @(posedge Clock)
    begin
        if (Reset==1)   Q <= 0;
        else            Q <= PData;
    end
endmodule
```

开锁过程仿真波形如图题解 11.4.1(d)、(e)所示。



图题解 11.4.1(d)正确开锁过程仿真波形图



图题解 11.4.1(e) 错误开锁过程仿真波形图

11.4.2 设计一个体育比赛中常用的数字跑表。它是通过两个按键来控制计时开始和停止,一个是清零控制按键 *Reset*(简称 *R* 键),另一个是 *Start/Stop* 控制按键(简称 *S* 键),其工作过程如下:

开始时 R 键使跑表为零初始状态。在 R 键无效的时候，按一下 S 键则计时器开始计时，在此计时状态下，按一下 S 键暂停计时，再按一下 S 键则继续计时，并且这一过程可由 S 键控制重复进行。如果在暂停状态按一下 R 键，跑表被清零。

如果在计时状态下，按一下 R 键则暂停计时，再按一下 R 键则继续计时，并且这一过程也可由 R 键控制重复进行。当按 R 键使计时暂停时，再按 S 键不起作用。

要求跑表的计时范围为 0.01s~59min59.99s，计时精度为 10ms；跑表的输出能够直接驱动共阳极 7 段数码管显示。输入信号的频率为 100Hz。

（1）画出跑表的结构框图。

（2）画出控制单元的 ASM 图及状态图。

（3）用 Verilog HDL 描述跑表的功能，并给出仿真结果。

解：（1）将系统划分为控制单元和处理单元，如图题解 11.4.2(a)所示，处理单元由计数模块和译码器组成。控制单元通过 R、S 两个输入控制按键的状态，产生相应的控制信号 Sys_nCR、En，控制处理模块清零和暂停。计数器模块由 6 个计数器组成，用来实现 59min59.99s 的计数功能。译码器的功能是将 6 个计数器所输出的 4 位 BCD 码转换为 7 段数码管的驱动信号。

（2）根据题目要求，画出系统的 ASM 图如图题解 11.4.2(b)所示。首先按下 R 键，$R=\mathbf{0}$ 使跑表进入初始状态 T_0，当 R 键无效，即 $R=\mathbf{1}$ 时，按下 S 键 $S=\mathbf{1}$，则计时开始，跑表进入计时状态 T_1。在此计时状态下，再按一下 S 键使 $S=\mathbf{0}$，计时暂停，跑表进入暂停状态 T_2。否则计时继续。由 S 键使电路进入 T_2 暂停状态，再按一下 S 键可以使计数继续。如果在 T_2 暂停状态下按 R 键，则 $R=\mathbf{0}$ 使跑表清零回到初态。由此画出 ASM 图的 $T_0\rightarrow T_1\rightarrow T_2$ 部分。

在计时状态下，按一下 R 键，则 $R=\mathbf{0}$ 使计时暂停，跑表进入 T_3 状态。再按一下 R 键又使 $R=\mathbf{1}$，则计时继续，跑表进入 T_1 状态。在计时暂停的 T_3 状态，S 键不起作用，由此，画出 ASM 图的 T_3 部分。

根据系统的 ASM 图可以画出系统的状态转换图，如图题解 11.4.2(c)所示。ASM 图中的状态框与状态图中的状态相对应，判断框中的条件是状态图中状态转换的输入条件。系统在初始状态 T_0，若按下清零键 $R=\mathbf{0}$，则系统保持在 T_0 状态。若 $R=\mathbf{1}$，而 $S=\mathbf{0}$ 时，系统也保



(a)



(b)



(c)

图题解 11.4.2

持在初始状态。所以系统保持在 T_0状态的条件是 $\overline{R}+\overline{S}=\mathbf{1}$。当 $S=R=\mathbf{1}$ 时，系统进入计时状态 T_1，其状态转换条件为 $RS=\mathbf{1}$。T_2和 T_3均为计时暂停状态，根据两个输入信号 R 和 S 的不同，决定系统从 T_1到 T_2或 T_3的状态转换。因此，得到系统的状态图。

（3）数字跑表的 Verilog 描述：

```
    module stopwatch (sys_clk, R, S, seg_MinH, seg_MinL, seg_SecH, seg_
SecL, seg_mSecH, seg_mSecL);
        parameter T0 = 2'b00;     //状态分配
        parameter T1 = 2'b01;
        parameter T2 = 2'b10;
        parameter T3 = 2'b11;
        input sys_clk;  //系统输入时钟信号
        input R;        //系统的控制输入信号
        input S;        //暂停/连续控制信号
        output [6:0] seg_MinH, seg_MinL, seg_SecH, seg_SecL, seg_mSecH,
seg_mSecL;
        reg [3:0]  MinH, MinL, SecH, SecL, mSecH, mSecL;
        reg    MinH_clk, MinL_clk, SecH_clk, SecL_clk, mSecH_clk, mSecL_clk;
```

```
    reg En;                    //计数器使能控制信号
    reg sys_nCR;               //计数器的清零信号
    reg [1:0]state;            //状态触发器的输出信号
    reg [1:0]next_state;       //状态触发器的输入信号
    always @(posedge sys_clk)  //状态触发器(计数器)的时序控制部分
    begin  state <= next_state;  end
    always @(state or R or S)  //状态触发器(计数器)的组合逻辑部分
    begin
        next_state = T0;
        case(state)
        T0: begin
                En = 0; sys_nCR = 0;
                if(R && S) begin next_state=T1;En=1;sys_nCR=1; end
                else    begin next_state=T0;En=0;sys_nCR=0; end
            end
        T1: begin
                En = 1; sys_nCR = 1;
                if(R && (!S))  begin  next_state = T2;En = 0;  end
                else if (!R)begin  next_state = T3;En = 0;  end
                else    begin  next_state = T1;En = 1;  end //R and S
            end
        T2: begin
                En = 0; sys_nCR = 1;
            casex({S,R})
                2'b00:begin next_state=T0;  En=0;  sys_nCR=0; end
                2'b01:begin next_state=T2;  En=0;  sys_nCR=1; end
                2'b1x:begin next_state=T1;  En=1;  sys_nCR=1; end
            endcase
        T3: begin
                En = 0; sys_nCR = 1;
                if(R)  begin  next_state = T1;En = 1;end
                else  begin  next_state = T3;En = 0;end
            end
        default: begin next_state = T0;    En = 0; sys_nCR = 0; end
        endcase
    end
//跑表的计时器部分(异步级联计数),计时脉冲为 10 ms
    always @(posedge sys_clk or negedge sys_nCR) //10 毫秒计数器
```

```
begin
  if (~sys_nCR) mSecL <= 0;
  else if(En)
       begin
          if(mSecL < 9)
            begin
              mSecL <= mSecL + 1;
              mSecL_clk <= 0;
            end
          else
            begin
              mSecL <= 0;
              mSecL_clk <= 1;
            end
        end
end
always @(posedge mSecL_clk or negedge sys_nCR) //百毫秒计数器
begin
  if (~sys_nCR) mSecH <= 0;
  else if(En)
       begin
         if(mSecH < 9)
         begin  mSecH <= mSecH + 1; mSecH_clk <= 0;  end
         else  begin  mSecH <= 0;      mSecH_clk <= 1;  end
       end
end
always @(posedge mSecH_clk or negedge sys_nCR) //秒个位计数器
begin
if (~sys_nCR) SecL <= 0;
else if(En)
     begin
       if(SecL < 9)
          begin SecL <= SecL + 1;SecL_clk <= 0; end
       else  begin SecL <= 0; SecL_clk <= 1;end
     end
end
always @(posedge SecL_clk or negedge sys_nCR)  //秒十位计数器
begin
```

```
    if (~sys_nCR) SecH <= 0;
    else if(En)
        begin
          if(SecH < 5)
                begin SecH <= SecH + 1;  SecH_clk <= 0; end
          else  begin SecH <= 0;  SecH_clk <= 1; end
        end
    end
    always @(posedge SecH_clk or negedge sys_nCR) //分个位计数器
    begin
    if (~sys_nCR) MinL <= 0;
    else if(En)
        begin
          if(MinL < 9)
                begin MinL <= MinL + 1; MinL_clk <= 0;  end
          else  begin MinL <= 0;     MinL_clk <= 1;  end
        end
    end
    always @(posedge MinL_clk or negedge sys_nCR) //分十位计数器
    begin
    if (~sys_nCR) MinH <= 0;
    else if(En)
        begin
        if(MinH < 5)
            begin  MinH <= MinH + 1;MinH_clk <=0;  end
        else  begin  MinH <= 0;   MinH_clk <= 1;  end
        end
    end
    //将 BCD 码转换为 7 段码
    DecodeBCD seg1 (MinH, seg_MinH);
    DecodeBCD seg2 (MinL, seg_MinL);
    DecodeBCD seg3 (SecH, seg_SecH);
    DecodeBCD seg4 (SecL, seg_SecL);
    DecodeBCD seg5 (mSecH, seg_mSecH);
    DecodeBCD seg6 (mSecL, seg_mSecL);
endmodule

/*=========== Sub-module of BCD decoder =======*/
```

```
module DecodeBCD(bcdin,segout);
    input [3:0]     bcdin;
    output reg[6:0]     segout;
    always @(bcdin)
    begin
        case(bcdin)     //abcdefg
            0:  segout = 7'b0000001;//7'h01
            1:  segout = 7'b1001111;//7'h4F
            2:  segout = 7'b0010010;//7'h12
            3:  segout = 7'b0000110;//7'h06
            4:  segout = 7'b1001100;//7'h4C
            5:  segout = 7'b0100100;//7'h24
            6:  segout = 7'b0100000;//7'h20
            7:  segout = 7'b0001111;//7'h0F
            8:  segout = 7'b0000000;//7'h00
            9:  segout = 7'b0000100; //7'h04
            default:  segout = 7'b1111111;//7'hFF
        endcase
    end
endmodule
```

数字跑表正常计时和 R、S 按键的作用的仿真波形如图题解 11.4.2(d)、(e)所示。



图题解 11.4.2(d)　正常计时



图题解 11.4.2(e) R、S 按键的作用

电子技术基础 模拟部分（第 7 版）　　康华光　张　林

电子技术基础 模拟部分（第 7 版）学习辅导与习题解答　　张　林　陈大钦

电子技术基础 模拟部分（第 7 版）电子教案

电子技术基础 数字部分（第 7 版）　　康华光　张　林

电子技术基础 数字部分（第 7 版）学习辅导与习题解答　　罗　杰　秦　臻

电子技术基础 数字部分（第 7 版）电子教案

ISBN 978-7-04-056258-3

9 787040 562583 >

定价 41.70 元