PROJETO FINAL ULA MIPS SIMPLIFICADA COM PROCESSO DE REDUNDÂNCIA

Universidade Federal de Santa Catarina (UFSC)

Ciências da Computação

Sistemas Digitais (INE5406)

Docentes: José Luís Güntzel e Ismael Seidel.

Discentes: Carlos Henrique Zanon, Heloisa Jonck Hammes, Leonardo Fonseca Franchini,

Lucas Ryan Carneiro, Rebeca Ayumi Komatsu e Viccenzo Escarrone.




- 3 ULA
- 5 Bloco operativo
- 7 Testbench

- 2 Objetivos
- Processo de redundância
- 6 Bloco de controle
- 8 Conclusão



Redundância?


Procedimento que se baseia na repetição do processamento, com objetivo de assegurar uma maior confiabilidade do resultado fornecido.





- Aumento da Confiabilidade
- Tolerância a Falhas
- Detecção e Correção de Erros





• Esquemático nível RT da ULA






















Processo de redundância

• Esquemático nível RT do processo de redundância








4

```
begin
  process(c red)
  begin
     -- lógica de redundancia do Zero
     if (Zerol = Zero2) and (Zero3 = Zerol) then
        errorl <= '0';
        Zero <= Zerol:
     elsif (Zerol = Zero2) and (Zero3 /= Zerol) then
        Zero <= Zerol:
        errorl <= 'l':
     elsif (Zerol = Zero3) and (Zero2 /= Zero1) then
        Zero <= Zerol; -- lógica de redundancia do S
        errorl <= 'l';
                          if (resultadol = resultado2) and (resultado3 = resultado1) and (c red = '1') then
     else
        Zero <= Zero2;
                                S <= resultadol:
       errorl <= 'l';
                                error2 <= '0';
     end if:
                             elsif (resultadol = resultado3) and (resultado3 /= resultado2) and (c red='1') then
                                S <= resultadol:</pre>
                                error2 <= '1';
                             elsif (resultado2 = resultado3) and (resultado2 /= resultado1) and (c red='1') then
                                S <= resultado2;</pre>
                                error2 <= '1';
                             else
                                S <= resultado2:
                                error2 <= '1';
                             end if;
                          end process:
```


```
signal tempor: std logic vector(N-1 downto 0) := "00100000000000000000000000000";
```

```
-- lógica de redundancia do S
   if (resultadol = tempor) and (resultado3 = resultadol) and (c red = 'l') then
      S <= resultadol:</pre>
     error2 <= '0':
   elsif (resultadol = resultado3) and (resultado3 /= tempor) and (c red='1') then
      S <= resultadol;</pre>
      error2 <= '1':
   elsif (tempor = resultado3) and (tempor /= resultado1) and (c red='1') then
      S <= tempor;
     error2 <= '1';
   else
      S <= tempor;
     error2 <= '1';
   end if:
end process;
```




5 Bloco Operativo

• Esquemático nível RT do Bloco Operativo:



6 Bloco de Controle

• Esquemático do Bloco de Controle:



7 Testbench

Golden Model:

```
1 import random
 2
 4 def calculo_ula(c_ula, operando_a, operando_b, bit_width):
      max_val = 2 ** bit_width
      mask = max_val - 1
7
      zero = 0
8
      if c_ula == '0': # AND
10
         ula_value = operando_a & operando_b
11
         print(operando_a)
                                                           36 def gerar_estimulos(filename, n_valores=50, c_ula_width=3, bit_width=32, result_width=32):
12
         print(operando_b)
13
         print(ula_value)
                                                           37
                                                                   with open(filename, 'w') as f:
14
                                                           38
                                                                       for n in range(n_valores):
15
      elif c_ula == '1': # OR
                                                           39
                                                                           valores = ['0', '1', '2', '6', '7']
16
         ula_value = operando_a | operando_b
                                                           40
                                                                            c_ula = random.choice(valores)
17
                                                                            operando_a = random.randint(0, 2 ** bit_width - 1)
18
      elif c_ula == '2': # SOMA
                                                           41
19
                                                                            operando_b = random.randint(0, 2 ** bit_width - 1)
         ula_value = (operando_a + operando_b) & mask
                                                           42
         if ula_value == 0:
20
                                                           43
21
             zero = 1
                                                           44
                                                                            ula_value_zero = calculo_ula(c_ula, operando_a, operando_b, bit_width)
22
                                                                            resultado = ula_value_zero['resultado']
                                                           45
23
      elif c_ula == '6': # SUBTRAÇÃO
24
         ula_value = (operando_a - operando_b) & mask
                                                           46
                                                                            zero = ula_value_zero['sinal_zero']
25
         if ula_value == 0:
                                                           47
                                                                            erro = 0
26
             zero = 1
                                                           48
27
                                                           49
                                                                            c_ula_bin = f'{int(c_ula):0{c_ula_width}b}"
28
      elif c_ula == '7': # SET ON LESS THAN
                                                           50
                                                                            operando_a_bin = f'{operando_a:0{bit_width}b}'
29
         ula_value = 1 if operando_a < operando_b else 0
30
      else:
                                                           51
                                                                            operando_b_bin = f'{operando_b:0{bit_width}b}'
31
         ula_value = Θ
                                                           52
                                                                            resultado_bin = f'{resultado:0{result_width}b}'
32
                                                           5.3
                                                                            print(operando_a_bin)
33
      return {'resultado': ula_value, 'sinal_zero': zero}
                                                           54
                                                                            print(operando_b_bin)
34
35
                                                           55
                                                                            print(resultado_bin)
                                                           56
                                                           57
                                                                            f.write(f'{operando_a_bin} {operando_b_bin} {c_ula_bin} {resultado_bin} {zero} {erro}\n')
                                                           58
                                                           60 # Gerar o arquivo de estímulos
                                                           61 gerar_estimulos('estimulos.dat', n_valores=50, c_ula_width=3, bit_width=32, result_width=32)
```

62

7 Testbench

Arquitetura:

```
constant N: integer := 32;

signal clk: std_logic := '0';
signal iniciar: std_logic := '0';
signal reset: std_logic := '0';
signal A: std_logic_vector (N - 1 downto 0):= (others => '0');
signal B: std_logic_vector (N - 1 downto 0):= (others => '0');
signal C: std_logic_vector (2 downto 0):= (others => '0');
signal Zero: std_logic := '0';
signal erro: std_logic := '0';
signal S: std_logic_vector (N-1 downto 0):= (others => '0');
signal pronto: std_logic := '0';
signal pronto: std_logic := '0';
signal finished: std_logic := '0';
```

```
stim: process
file arquivo_de_estimulos : text open read_mode is "../../estimulos.da
variable linha_de_estimulos: line;
variable espaco: character;
variable valor_de_entrada_1: bit_vector (N-1 downto 0);
variable valor_de_entrada_2: bit_vector (N-1 downto 0);
variable valor_de_entrada_3: bit_vector (2 downto 0);
variable valor_de_saida_1: bit_vector (N-1 downto 0);
variable valor_de_saida_2: bit;
variable valor_de_saida_3: bit;
```

• Geração do clock:

```
begin

clk_process : process
begin

while finished /= 'l' loop
    clk <= '0';
    wait for passo / 2;
    clk <= 'l';
    wait for passo / 2;
    end loop;
    clk <= '0';
end process;</pre>
```


• Instanciação DUV:

```
DUV: entity work.ula_mips
  port map(
      clk => clk,
      iniciar => iniciar,
      reset => reset,
      A => A,
      B => B,
      C => C,
      S => S,
      Zero => Zero,
      erro => erro,
      pronto => pronto
);
```

```
begin
    reset <= '1';
    wait for passo;
    reset <= '0';
    iniciar <= 'l';
    while not endfile (arquivo de estimulos) loop
            readline (arquivo_de_estimulos , linha_de_estimulos);
            read(linha de estimulos, valor de entrada 1);
            A <= to stdlogicvector (valor de entrada 1);
            read(linha_de_estimulos, espaco);
            read(linha de estimulos, valor de entrada 2);
            B <= to stdlogicvector (valor de entrada 2);
            read(linha de estimulos, espaco);
            read(linha de estimulos, valor de entrada 3);
            C <= to stdlogicvector (valor de entrada 3);
            read(linha de estimulos, espaco);
            read(linha de estimulos, valor de saida 1);
            read(linha_de_estimulos, espaco);
            read (linha de estimulos, valor de saida 2);
            read(linha de estimulos, espaco);
            read (linha de estimulos, valor de saida 3);
            wait until rising_edge(clk);
            wait until pronto = '1';
            wait for passo;
            assert (S = to stdlogicvector (valor de saida 1))
                report "Falha na simulação: S errado."
                severity error;
            assert (Zero = to stdulogic (valor de saida 2))
                report "Falha na simulação: Zero errado."
                severity error;
            if erro = 'l' then
                report "Falha na simulação: 'Erro' sinalizado."
                severity error;
            end if:
    end loop;
```

7 Testbench

• Resultados:



8 Conclusão

Resultados finais e considerações

