# CPU 구현 과제 최종 보고서

4조

제출일	2024. 06. 12	이름	김유진
과목	디지털 논리 회로	이름	안중선
		이름	정의진

## [ 목차]

## 내용


1.	. 서돈	3
	A. 프로젝트 개요(Project Overview)	3
2.	. 설계 개요	4
	A. 아키텍쳐 개요	4
	B. 데이터 및 제어 흐름	8
3.	. 모듈 상세 설명	13
4.	. 테스트 및 검증	49
	A. 테스트 벤치 설계	49
	B. Instruction Set	50
	C. TestBench Waveform	51
5.	. Synthesis 결과	52
6.	. 트러블슈팅 및 해결 과정	53
7.	. 느낀점 및 고찰	54

## 1. 서론

## A. 프로젝트 개요(Project Overview)

이번 프로젝트의 목표는 파이프라인 구조를 갖춘 MIPS 프로세서를 설계하고 구현하는 것이다. MIPS(Microprocessor without Interlocked Pipeline Stages)는 간단하고 효율적인 명령어 집합 구조 (ISA)를 가지고 있어, 교육 및 연구 목적으로 널리 사용되는 프로세서 아키텍처이다. 이 프로젝트에서는 MIPS 프로세서의 기본적인 동작 원리를 이해하고, 이를 바탕으로 파이프라인 구조를 구현하여 명령어 처리 속도를 향상시키는 것을 목표로 하였다. 파이프라인 구조를 통해 명령어들이서로 다른 단계에서 동시에 처리되므로, 전체적인 처리 속도가 증가하게 된다. 이번 프로젝트에서는 파이프라인의 다섯 가지 주요 단계를 구현할 것이다.

- 1. Fetch (명령어 인출) 단계: 메모리에서 명령어를 가져옵니다.
- 2. **Decode (명령어 해독) 단계**: 명령어를 해독하여 필요한 제어 신호를 생성하고, 레지스터 파일에서 피연산자를 읽어옵니다.
- 3. **Execute (명령어 실행) 단계**: ALU 를 사용하여 연산을 수행합니다.
- 4. **Memory Access (메모리 접근) 단계**: 메모리 읽기 또는 쓰기 작업을 수행합니다.
- 5. Write Back (결과 기록) 단계: 연산 결과를 레지스터 파일에 저장합니다.



## 2.설계 개요

## A. 아키텍쳐 개요

이번 프로젝트에서 구현한 파이프라인 MIPS 프로세서는 명령어를 Fetch, Decode, Execute, Memory Access, WriteBack 하는 5 단계 파이프라인으로 구성된 간단한 CPU 이다. 각 단계는 독립적인 모듈로 구현되어 있으며, 명령어가 각 단계에서 병렬로 처리될 수 있도록 설계하였다. 전체 시스템 아키텍처는 다음과 같이 구성되어 있다.

### 시스템 구성 요소

#### **DataPath**

명렁어의 흐름

#### Fetch

-ProgramCounter: 현재 PC 값을 저장하고, 브랜치가 발생할 경우 브랜치 주소로 갱신한다.

-FetchStage: ProgramCounter에서 받아온 PC 값으로 명령어를 fetch하고, 다음 PC 값을 계산한다

#### Decode

-DecodeRegister: Fetch 단계에서 페치된 명령어와 PC 값을 임시 저장하고, 클럭에 동기되어 저장된 값을 출력한다.

-DecodeStage: DecodeRegister에서 받은 명령어를 해석하고, 레지스터 파일에서 데이터를 읽어오며, 브랜치 주소를 계산한다.

#### **Excute**

-ExcuteRegister: Decode 단계에서 해석된 데이터를 임시 저장하고, 클릭에 동기되어 저장된 값을 출력한다.

ExcuteStage: ExcuteRegister 에서 받은 데이터를 ALU 연산을 통해 처리한다.

#### Memory

MemoryRegister: Execute 단계에서 생성된 데이터를 임시 저장하고, 클릭에 동기되어 저장된 값을 출력한다.-

MemoryStage: MemoryRegister에서 받은 데이터를 통해 메모리 접근을 수행한다.

#### WriteBack

WriteBackRegister: Memory 단계에서 생성된 데이터를 임시 저장하고, 클럭에 동기되어 저장된 값을 출력한다

WriteBackStage: WriteBackRegister에서 받은 데이터를 최종 결과로 출력하고, 필요시 레지스터 파일을 갱신한다.

#### ControlUnit

OpcodeDecoder : DecodeStage로부터 Opcode를 받아서 그에 맞는 Control Signal을 DataPath로 전달하여 각 모듈에 분배하여 전체 시스템 Control

#### **Control Signal(Output of ControlUnit)**

branchD: DecodeStage - BranchDetect 모듈로 들어가서 PC\_branch값 생성

flushD: branch시에 ExcuteRegister로 들어가 실행중인 명령어 flush 수행

RegWriteD: DecodeStage - Register\_File로 들어가 WriteBackStage의 출력을 Register에 저장

**MemWriteD**: MemotyStage - Memory\_Data로 들어가 write\_enable 수행

MemToRegD: WriteBackStage로 들어가 alu\_result와 MemReadData의 Mux select 신호 수행

immediateD : DecodeStage - Register\_File로 들어가 srcdata2가 immediate value로 사용될 수 있 도록 한다.

forwardD: DecodeStage - 데이터 포워딩 신호를 생성

alufunc: ExcuteStage - ALU로 들어가 ALU의 연산 제어 수행

#### HazardUnit

DataPath와 ControlUnit에서 input을 받아와서 Output으로 ControlUnit과 함께 Dataflow를 제어하는 signal을 출력한다.

Output signal

stallF, stallD:

각각 Fetch와 Decode의 Register 입력으로 들어가며 enable신호의 역할을 한다.

forwardA, forwardB:

명령어의 destadd가 다음 명령어의srcadd와 같다면 source1과 source2의 Data forward signal 역할을 한다.

flushD, flushE:

각각 Decode와 Excute의 Register 입력으로 들어가며 Register의 reset과 동일한 역할을 수행한다.

InstBranch:

Branch명령어가 들어왔으며 srcdata1과 srcdata2가 같지 않을 때 Branch signal로 동작하며 ProgramCounter와 DecodeStage의 입력으로 들어간다.

**16bit Instruction Set** 

[ 4 : 4 : 4 : 4 ]

Opcode SrcAdd1 SrcAdd2(Imm) DestAdd

Opcode[3:0]: 제어신호(flag) 생성 – LDA(Imm), STA, IMM, BAF 총 3개의 제어신호 SET LDA\_imm = RegWrite, MemToReg, immediate 생성

- Memory\_Data -> Register\_File로 데이터를 옮기는 명령어

STA\_imm = MemWrite 생성

- Register\_File -> Memory\_Data로 데이터를 옮기는 명령어

IMM = RegWrite, immediate 생성 (SrcAdd2 4bit를 Immediate Value로 사용 0 ~ 15)

- 즉시값을 사용하여 Register연산을 보다 효율적으로 이용
- IMM\_add, IMM\_sub, IMM\_mul 로 연산 별로 세분화하였음.

BAF(Branch and Flush) = branch, flush 생성

- 명령어 이동을 가능하게하여 계산한 결과가 0이 아닐 때 LOOP문 구현

BAF\_immsub: 레지스터와 immidate value끼리 뺄셈

BAF\_regsub : 레시스터끼리 뺄셈 연산

**SrcAdd1**: Register\_File로 들어가 SrcData1를 출력하는 Register의 주소


**SrcAdd2**: RegisterFile로 들어가 SrcData2를 출력하는 레지스터의 주소 (Immediate 입력 시 SrcData2 =

**DestAdd**: Register\_File과 Memory\_Data에 들어가 데이터를 쓰고자하는 주소를 지정한다.


## B. 데이터 및 제어 흐름

## 1. 명령어 처리 단계 Schmetic


## i. Fetch




## ii. Decode



### iii. Execute



## iv. Memory




디지털 논리 회로 CPU 구현 과제

## v. WriteBack




## 2. 제어 유닛 및 관련 구성 요소 Schemetic

## i. Control Unit




디지털 논리 회로 CPU 구현 과제

## ii. Hazard Unit




## 3. CPU 구성요소 Schemetic

## i. Data Path



## ii. CPU



## 3. 모듈 상세 설명

### - ALU 모듈

ALU 모듈은 두 개의 16 비트 입력값(ALU\_srcdata\_1, ALU\_srcdata\_2)과 2 비트 제어 신호(ALU\_func)를 받아 덧셈, 뺄셈, 곱셈, 비교 연산을 수행하여 결과(ALU\_result)를 출력하는 산술 논리 연산 장치이다. ALU\_func 가 00 이면 덧셈, 01 이면 뺄셈, 10 이면 곱셈, 11 이면 첫 번째 입력이 두 번째 입력보다 작은지 비교하여 결과를 결정한다.

```
1
       module ALU(
 2
           input
                       [1:0]
                                ALU_func,
 3
           input
                       [15:0] ALU_srcdata_1,
 4
           input
                        [15:0] ALU_srcdata_2,
 5
           output reg [15:0] ALU_result
       );
 7
 8
       parameter ADD = 2'b00,
 9
                   SUB = 2'b01,
                   MUL = 2'b10,
10
11
                   SLT = 2'b11;
13
       always@(*)begin
14
           ALU_result = 16'h0000;
           case(ALU_func)
16
                   ADD: ALU_result = ALU_srcdata_1 + ALU_srcdata_2;
17
                   SUB: ALU_result = ALU_srcdata_1 - ALU_srcdata_2;
                   MUL: ALU_result = ALU_srcdata_1 * ALU_srcdata_2;
                   SLT: ALU_result = (ALU_srcdata_1 < ALU_srcdata_2) ? {{(15){1'b0}}, 1'b1} : {(16){1'b0}};
19
20
           endcase
21
22
23
       endmodule
```

#### 상세 설명

#### 입력값:

- ALU\_func (2 비트): 수행할 연산을 지정함.
- ALU\_srcdata\_1 (16 비트): 첫 번째 피연산자.
- ALU\_srcdata\_2 (16 비트): 두 번째 피연산자.

#### 출력값:

• ALU\_result (16 비트): 연산 결과.

- ALU\_func 가 00 이면, ALU\_srcdata\_1 과 ALU\_srcdata\_2 를 더하여 ALU\_result 에 저장함.
- ALU\_func 가 01 이면, ALU\_srcdata\_1 에서 ALU\_srcdata\_2 를 빼서 ALU\_result 에 저장함.
- ALU\_func 가 10 이면, ALU\_srcdata\_1 과 ALU\_srcdata\_2 를 곱하여 ALU\_result 에 저장함.
- ALU\_func 가 11 이면, ALU\_srcdata\_1 이 ALU\_srcdata\_2 보다 작으면 ALU\_result 에 1을, 그렇지 않으면 0을 저장함.

### - MUX\_16bit 모듈

MUX 모듈은 두 개의 16비트 입력값(in1, in2)과 1비트 선택 신호(sel)를 받아 선택 신호에 따라 하나의 입력값을 출력하는 멀티플렉서이다. sel이 1이면 in1을, 0이면 in2를 출력한다

```
module MUX 16bit(
1
 2
           input [15:0] in1,
 3
           input [15:0] in2,
4
           input
                       sel,
 5
           output [15:0] out
 6
       );
 7
8
       assign out = (sel) ? in1 : in2;
       endmodule
10
```

#### 입력값

- in1 (16 비트): 첫 번째 입력 데이터.
- in2 (16 비트): 두 번째 입력 데이터.
- sel (1 비트): 선택 신호.

#### 출력값

• out (16 비트): 선택된 입력 데이터.

- sel 이 1 이면, out 에 in1 을 출력한다.
- sel 이 0 이면, out 에 in2 를 출력한다.

### - ProgramCounter 모듈

ProgramCounter 모듈은 클럭 신호(clk)와 리셋 신호(reset), 제어 신호(enable, InstBranch)를 받아 현재 프로그램 카운터 값을 관리하고 갱신하는 모듈이다. 리셋되면 0으로 초기화되고, 브랜치 신호가 활성화되면 지정된 분기 주소(PC\_branch)로 갱신된다.

```
module ProgramCounter(
          input
          input
                         enable,
          input [11:0] PC_branch,
          input [11:0] i_pcOld,
8
          output [11:0] o_pcNew
9
      );
10
11
      reg [11:0]
                          r_pcNew;
12
      always@(posedge clk or negedge reset)begin
          if(~reset)
15
              r pcNew <= 0;
          else if(!enable)
16
17
              r_pcNew <= i_pcOld;
          else if(InstBranch)
18
19
             r_pcNew <= PC_branch;
20
21
      assign o_pcNew = r_pcNew;
23
      endmodule
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- enable (1 비트): 프로그램 카운터 활성화 신호.
- InstBranch (1 비트): 브랜치 명령어 신호.
- PC\_branch (12 비트): 분기할 주소.
- i\_pcOld (12 비트): 현재 프로그램 카운터 값.

#### 출력값

• o\_pcNew (12 비트): 갱신된 프로그램 카운터 값.

- 리셋 신호가 활성화되면, r\_pcNew 를 0 으로 초기화한다.
- enable 신호가 비활성화되면, r\_pcNew 에 i\_pcOld 를 저장한다.
- InstBranch 신호가 활성화되면, r\_pcNew 에 PC\_branch 를 저장한다.
- o\_pcNew 는 r\_pcNew 의 값을 출력한다.

### - PC\_Adder 모듈

PC\_Adder 모듈은 12 비트 입력값(i\_pcOld)을 받아 1 을 더한 결과를 출력하는 프로그램 카운터증가기이다. 현재 PC 값을 받아 다음 명령어 주소를 계산한다.

```
1     module PC_Adder(
2         input [11:0] i_pcOld,
3         output [11:0] o_pcNew
4     );
5
6     assign o_pcNew = i_pcOld + 12'd1;
7
8     endmodule
```

#### 입력값

• i\_pcOld (12 비트): 현재 프로그램 카운터 값.

#### 출력값

• o\_pcNew (12 비트): 1 증가된 프로그램 카운터 값.

#### 동작 방식

• i\_pcOld 값에 1을 더하여 o\_pcNew 에 출력한다.

### - Memory Register 모듈

MemoryRegister 모듈은 실행 단계에서 생성된 제어 신호와 데이터를 저장하여 메모리 단계로 전달하는 역할을 한다.

```
1
       module MemoryRegister(
 2
            input
                                 clk, reset,
                                 MemWriteE, MemToRegE, RegWriteE,
 3
            input
            input
                        [3:0]
                                 destAddE,
            input
                        [15:0] alu_resultE,
            output reg [3:0]
                                 destAddM,
            output reg
                                 MemWriteM, MemToRegM, RegWriteM,
 8
            output reg [15:0] alu_resultM
9
       );
10
11
        always@(posedge clk or negedge reset)begin
12
            if(~reset)begin
13
                MemWriteM
                           <= 1'b0;
                MemToRegM
                            <= 1'b0;
14
15
                RegWriteM
                           <= 1'b0;
                alu_resultM <= 16'h0000;</pre>
16
                destAddM
                            <= 4'b0000;
17
            end
18
19
            else begin
                MemWriteM <= MemWriteE;</pre>
20
                MemToRegM <= MemToRegE;</pre>
21
                RegWriteM
                           <= RegWriteE;
22
                alu_resultM <= alu_resultE;</pre>
23
                destAddM
                           <= destAddE;
24
            end
25
26
       end
27
28
        endmodule
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- MemWriteE (1 비트): 메모리 쓰기 제어 신호.
- MemToRegE (1 비트): 메모리 데이터 레지스터 제어 신호.
- RegWriteE (1 비트): 레지스터 쓰기 제어 신호.
- destAddE (4 비트): 목적지 주소.
- alu\_resultE (16 비트): ALU 연산 결과.

#### 출력값

- MemWriteM (1 비트): 메모리 쓰기 제어 신호.
- MemToRegM (1 비트): 메모리 데이터 레지스터 제어 신호.
- RegWriteM (1 비트): 레지스터 쓰기 제어 신호.
- destAddM (4 비트): 목적지 주소.
- alu\_resultM (16 비트): ALU 연산 결과.

- 리셋 신호가 활성화되면, 모든 출력 신호를 0으로 초기화한다.
- 클럭 상승 모서리에서 입력된 제어 신호(MemWriteE, MemToRegE, RegWriteE)와 데이터를(alu\_resultE, destAddE) 출력 레지스터에 저장한다.
- 저장된 출력 신호와 데이터는 다음 단계인 메모리 단계에서 사용된다.

### - Instruction Mem 모듈

Instruction\_Mem 모듈은 프로그램 카운터(PC) 값을 입력받아 해당 주소의 명령어를 출력하는 역할을 하는 명령어 메모리이다.

```
module Instruction_Mem(
          input
                  [11:0] PCAdd pc,
                    [15:0] M instruction
          output
                                                                          43
                                                                                        //Datafoward with LDA
      ); //instruction memory(fetch)
                                                                                        /*initial begin
                                                                                            instM[0] = 16'b0000_0000_1111_0001; //r1 = mem[15](15)
          reg [15:0] instM[4095:0];
                                                                                            instM[1] = 16'b0110_1000_0000_1000; //unused
          //Data forward
                                                                          47
                                                                                            instM[2] = 16'b0110_1000_0000_1000; //unused
         /*initial begin //4+2+1+2+1 = 10, r5 <- 10
                                                                         48
                                                                                            instM[3] = 16'b0110_0001_0010_0010; //r2 = r1 + 2
10
             instM[0] = 16'b0110_0001_0100_0001; //r1 = r1 + 4
             instM[1] = 16'b0110_0001_0010_0010; //r2 = r1 + 2
11
                                                                         49
                                                                                            instM[4] = 16'b0110_0010_0001_0011; //r3 = r2 + 1
             instM[2] = 16'b0110_0010_0001_0011; //r3 = r2 + 1
12
                                                                         50
                                                                                           instM[5] = 16'b0110_0011_0010_0100; //r4 = r3 + 2
             instM[3] = 16'b0110_0011_0010_0100; //r4 = r3 + 2
13
                                                                                            instM[6] = 16'b0110_0100_0001_0101; //r5 = r4 + 1
                                                                          51
             instM[4] = 16'b0110_0100_0001_0101; //r5 = r4 + 1
14
                                                                          52
                                                                                       end*/
15
16
17
          //Branch
                                                                                        assign M_instruction = instM[PCAdd_pc];
18
         initial begin
             instM[0] = 16'b0110_0001_0100_0001; //r1 = r1 + 4
19
             instM[1] = 16'b0110_0010_0100_0010; //r2 = r2 + 4
                                                                          56
                                                                                   endmodule
             instM[2] = 16'b0110_0011_0001_0011; //r3 = r3 + 1
21
             instM[3] = 16'b0110_0100_0001_0100; //r4 = r4 + 1
22
23
             instM[4] = 16'b0111_0001_0001_0001; //r1 = r1 - 1
             instM[5] = 16'b1001_0001_0001_0101; //BNE r1, 1
25
             //if(r1=1)
             instM[6] = 16'b0110_0001_0100_0010; //r2 = r1 + 4
27
             instM[7] = 16'b0110_0010_0100_0011; //r3 = r2 + 4
             instM[8] = 16'b0110_1111_0000_1111; //unused
             instM[9] = 16'b0110_1111_0000_1111; //unused
             instM[10] = 16'b0010_0011_0010_0100; //r4 = r3 + r2
31
32
         //Load and Store
         /*initial begin
              instM[0] = 16'b0000_0001_0100_0001; //r1 = mem[r1 + 4], (r1 = 4)
             instM[1] = 16'b0110_0010_0100_0010; //r2 = r2 + 4
             instM[2] = 16'b0110_0011_0001_0011; //r3 = r3 + 1
             instM[3] = 16'b0110_0001_1111_0001; //r1 = r1 + 15
             instM[4] = 16'b0001_0001_0000_0000; //mem[r1] = r1
```

#### 입력값

• PCAdd\_pc (12 비트): 프로그램 카운터 값.

#### 출력값

• M\_instruction (16 비트): 프로그램 카운터 값에 해당하는 명령어.

- PCAdd\_pc 를 사용하여 명령어 메모리(instM)에서 해당 주소의 명령어를 읽어 M\_instruction 에 출력한다.
- 초기 블록(initial begin)에서 명령어 메모리(instM)를 특정 명령어들로 초기화한다.

### - Memory Data 모듈

MemoryData 모듈은 16 비트 주소를 받아 메모리에서 데이터를 읽고, 쓰기 활성화 신호가 있을 경우 메모리에 데이터를 쓰는 역할을 하는 데이터 메모리이다.

```
module MemoryData(
 1
2
         input
                               clk, reset, write_en,
          input
                   [15:0]
                              addrM,
                   [15:0]
                              write_dataM,
          input
          output
                    [15:0]
                               read_dataM
     );//516B memory
 6
8
    integer i;
9
      reg [15:0] mem[65536:0];
10
11
12
     always@(negedge clk or negedge reset)begin
13
          if(~reset)
              for(i=0; i<65536; i=i+1)begin
                  mem[i] <= i;
              end
          else if(write_en)
              mem[addrM] <= write_dataM;</pre>
18
19
20
21
      assign read_dataM = mem[addrM];
       endmodule
23
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- write\_en (1 비트): 쓰기 활성화 신호.
- addrM (16 비트): 메모리 주소.
- write\_dataM (16 비트): 메모리에 쓸 데이터.

#### 출력값

• read\_dataM (16 비트): 메모리에서 읽은 데이터.

- 리셋 신호가 활성화되면, 메모리의 초기화 블록은 특정 초기값으로 메모리를 설정한다.
- 클릭의 상승 모서리에서, 쓰기 활성화 신호(write\_en)가 켜져 있으면, addrM 주소의 메모리에 write dataM 데이터를 쓴다.
- addrM 주소의 메모리 값을 read\_dataM 에 출력한다

디지털 논리 회로 CPU 구현 과제

### - Opcode Decoder 모듈

OpcodeDecoder 모듈은 4비트 OPCODE(i\_opcode)를 입력받아 해당 오피코드에 따른 제어 신호들을 생성하여 실행 레지스터로 전달하는 역할을 한다.

```
module OpcodeDecoder(
         input [3:0] i_opcode,
 2
 3
         output reg branch,
 4
         output reg flush,
         output reg RegWrite,
         output reg MemToReg,
         output reg MemWrite,
         output reg immediate,
         output reg forward,
10
         output reg [1:0] o_alufunc
11
      ); //to excute register
13
      reg [8:0] flag;
15
      parameter
               LDA_imm
                           = 4'b0000.
16
                           = 4'b0001,
               STA imm
17
                           = 4'b0010.
               CAL add
18
               CAL sub
                           = 4'b0011,
19
20
               CAL mul
                           = 4'b0100,
21
               CAL SLT
                           = 4'b0101,
               IMM_add
                           = 4'b0110,
               IMM_sub
                           = 4'b0111,
               IMM_mul
                           = 4'b1000,
               BAF_immsub
                           = 4'b1001,
               BAF_regsub
                           = 4'b1010;
27
29
      always @(*) begin
         {o_alufunc, branch, flush, RegWrite, MemWrite, MemToReg, immediate, forward} = flag;
30
         always @(*) begin
             flag = 9'b00 0000000;
             case(i_opcode[3:0])
35
 36
                  LDA imm
                               : flag =
                                             9'b00_0010111;
                                             9'b00_0001010;
37
                  STA_imm
                               : flag =
                  CAL add
                               : flag =
                                             9'b00 0010001;
 38
                               : flag =
                                             9'b01_0010001;
                  CAL_sub
 39
                  CAL_mul
                              : flag =
                                             9'b10_0010001;
40
                  CAL SLT
                               : flag =
                                             9'b11 0010001;
41
                               : flag =
42
                  IMM_add
                                             9'b00_0010011;
                  IMM_sub
                               : flag =
                                             9'b01_0010011;
43
44
                  IMM mul
                               : flag =
                                             9'b10 0010011;
45
                  BAF immsub : flag =
                                             9'b01 1100010;
46
                  BAF_regsub : flag =
                                             9'b01_1100000;
47
             endcase
         end
48
49
         endmodule
50
```

#### 입력값

• i\_opcode (4 비트): 명령어의 오피코드.

#### 출력값

- branch (1 비트): 브랜치 신호.
- flush (1 비트): 플러시 신호.
- RegWrite (1 비트): 레지스터 쓰기 신호.
- MemToReg (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- MemWrite (1 비트): 메모리 쓰기 신호.
- immediate (1 비트): immediate value 사용 신호.
- forward (1 비트): 포워딩 신호.
- o\_alufunc (2 비트): ALU 연산 함수.

#### 동작 방식

- 입력된 오퍼코드(i opcode)에 따라 case 문을 사용하여 제어 신호들을 설정한다.
- 각 오퍼코드에 대해 다음과 같은 제어 신호들이 설정된다:
  - LDA\_imm (4'b0000): immediate value 를 로드하여 레지스터에 쓰기.
  - o STA\_imm (4'b0001): immediate value 를 사용하여 메모리에 데이터 쓰기.
  - o CAL\_add (4'b0010): 레지스터 간 덧셈 연산.
  - o CAL\_sub (4'b0011): 레지스터 간 뺄셈 연산.
  - o CAL\_mul (4'b0100): 레지스터 간 곱셈 연산.
  - o CAL\_SLT (4'b0101): 레지스터 간 비교하여 작은 값 설정.
  - o IMM\_add (4'b0110): immediate value 와 레지스터 값 덧셈.
  - o IMM\_sub (4'b0111): immediate value 와 레지스터 값 뺄셈.
  - o IMM\_mul (4'b1000): immediate value 와 레지스터 값 곱셈.
  - BAF\_immsub (4'b1001): immediate value 를 사용한 뺄셈 결과에 따른 브랜치.
  - BAF\_regsub (4'b1010): 레지스터 값을 사용한 뺄셈 결과에 따른 브랜치.

-

\_

\_

CPU 구현 과제

## - Register File 모듈

- Register\_File 모듈은 16개의 16비트 레지스터 파일을 관리하며, 읽기 및 쓰기 연산을 수 행하는 역할을 한다.

```
module Register_File(
1
2
           input
                              clk,
           input
                              reset,
           input
                              i_write_en,
           input
                              immediateC,
           input
                       [3:0] i_read_add1,
           input
                      [3:0] i_read_add2,
           input
                      [3:0] i_write_add,
9
                       [15:0] i_write_data,
           input
           output reg [15:0] o read data1,
           output reg [15:0] o_read_data2
11
12
13
       //resister initialize and write-back(excute)
       reg [15:0] registers [0:15];
16
       integer i;
       always @(negedge clk or negedge reset) begin //negedge clk for 1clock cycle
18
19
           if (~reset) begin
               for (i = 0; i < 16; i = i + 1) begin
                   registers[i] <= 16'h0000;
23
           end
           else if (i_write_en) begin
               registers[i_write_add] <= i_write_data;</pre>
           end
27
28
29
       always@(*)begin
30
           if(~reset)begin
               o_read_data1 = 0;
31
               o_read_data2 = 0;
33
           else if(immediateC)begin
35
               o_read_data1 = registers[i_read_add1];
               o_read_data2 = {12'd0, i_read_add2};
37
           end
           else begin
               o_read_data1 = registers[i_read_add1];
               o_read_data2 = registers[i_read_add2];
41
           end
42
       end
43
45
       endmodule
```

24 / 54

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- i write en (1 비트): 쓰기 활성화 신호.
- immediateC (1 비트): immediate value 사용 신호.
- i\_read\_add1 (4 비트): 첫 번째 읽기 주소.
- i\_read\_add2 (4 비트): 두 번째 읽기 주소.
- i\_write\_add (4 비트): 쓰기 주소.
- i\_write\_data (16 비트): 쓰기 데이터.

#### 출력값

- o\_read\_data1 (16 비트): 첫 번째 읽기 데이터.
- o\_read\_data2 (16 비트): 두 번째 읽기 데이터.

#### 동작 방식

#### 1. 리셋 동작:

○ 리셋 신호가 활성화되면, 모든 레지스터를 0으로 초기화한다.

#### 2. 쓰기 동작:

○ 클럭 신호의 하강 모서리에서 쓰기 활성화 신호(i\_write\_en)가 켜져 있으면, i\_write\_add 주소의 레지스터에 i\_write\_data 값을 쓴다.

#### 3. **읽기 동작**:

- 리셋 신호가 활성화되면, o\_read\_data1 과 o\_read\_data2 를 0으로 설정한다.
- immediateC 신호가 켜져 있으면, o\_read\_data1 은 i\_read\_add1 주소의 레지스터 값을, o\_read\_data2 는 sign-extended immediate value 를 반환한다.
- o immediateC 신호가 꺼져 있으면, o\_read\_data1 과 o\_read\_data2 는 각각 i\_read\_add1 과 i\_read\_add2 주소의 레지스터 값을 반환한다.

#### - Branch Detectect 모듈

```
BranchDetect 모듈은 브랜치 명령어를 감지하여 프로그램 카운터(PC) 값을 업데이트하는 역할을
한다.
        module BranchDetect(
  1
            input
                                   InstBranch,
            input
                       [3:0]
                                  destaddD,
   3
   4
            input
                       [11:0]
                                  pcD,
   5
            output reg [11:0]
                                 PC branch
        );
   7
  8
        always@(*)begin
            if(InstBranch)
  9
                PC branch = pcD - destaddD;
  10
  11
            else
                PC branch = pcD;
  12
  13
        end
  14
        endmodule
  15
```

#### 입력값

- InstBranch (1 비트): 브랜치 명령어 신호.
- destaddD (4 비트): 브랜치 대상 주소 오프셋.
- pcD (12 비트): 현재 프로그램 카운터 값.

#### 출력값

• PC\_branch (12 비트): 업데이트된 프로그램 카운터 값.

- InstBranch 신호가 활성화되면, PC\_branch 는 현재 PC 값(pcD)에서 브랜치 대상 주소 오프셋(destaddD)을 뺀 값을 갖는다.
- InstBranch 신호가 비활성화되면, PC\_branch 는 현재 PC 값(pcD)을 그대로 유지한다.

## - FetchStage 모듈

FetchStage 모듈은 현재 프로그램 카운터(PC) 값을 받아 다음 명령어를 페치하고, 다음 PC 값을 계산하는 역할을 한다.

```
module FetchStage(
          input [11:0]
                           i_pcF,
          output [11:0]
                           o_pcF,
          output [15:0]
                            o_instF
      );//PC behavior
7
     PC_Adder inst_PCAdder(
          .i_pcOld(i_pcF),
9
          .o_pcNew(o_pcF)
10
      );
11
     Instruction_Mem inst_InstMem(
12
13
          .PCAdd_pc(i_pcF),
          .M_instruction(o_instF)
15
     );
16
      endmodule
```

#### 입력값

• i\_pcF (12 비트): 현재 프로그램 카운터 값.

#### 출력값

- o\_pcF (12 비트): 다음 프로그램 카운터 값.
- o\_instF (16 비트): 페치된 명령어.

- i\_pcF 값이 PC\_Adder 모듈에 전달되어 1 증가된 다음 PC 값(o\_pcNew)이 생성된다.
- i\_pcF 값이 Instruction\_Mem 모듈에 전달되어 해당 주소의 명령어(M\_instruction)가 페치된다.
- PC\_Adder 모듈은 현재 PC 값(i\_pcF)을 1 증가시켜 o\_pcF 를 계산한다.
- Instruction\_Mem 모듈은 입력된 PC 값(i\_pcF)에 해당하는 명령어를 메모리에서 읽어 o\_instF 로 출력한다.

### - Decode Register 모듈

DecodeRegister 모듈은 페치 단계에서 디코드 단계로 명령어와 프로그램 카운터(PC) 값을 전달하는 역할을 한다.

```
1
       module DecodeRegister(
2
           input
                                  clk, reset, enable, flushD,
           input
3
                        [11:0]
                                  pcF,
4
           input
                       [15:0]
                                  instF,
5
           output reg [11:0]
                                  pcD,
6
           output reg [15:0] instD
7
       );
8
       always@(posedge clk or negedge reset)begin
           if(~reset | flushD)begin
10
               pcD <= 0;
11
12
               instD <= 0;
13
           end
14
           else if(!enable)begin
15
               pcD <= pcF;
16
               instD <= instF;</pre>
17
           end
18
       end
19
       endmodule
20
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- enable (1 비트): 레지스터 사용 가능 신호.
- flushD (1 비트): 디코드 단계의 플러시 신호.
- pcF (12 비트): 페치 단계의 프로그램 카운터 값.
- instF (16 비트): 페치 단계의 명령어.

#### 출력값

- pcD (12 비트): 디코드 단계로 전달되는 프로그램 카운터 값.
- instD (16 비트): 디코드 단계로 전달되는 명령어.

- 리셋 신호(reset)가 활성화되거나 플러시 신호(flushD)가 활성화되면, pcD 와 instD 를 0 으로 초기화한다.
- 클럭 신호의 상승 모서리에서, enable 신호가 비활성화되면 페치 단계의 프로그램 카운터 값(pcF)과 명령어(instF)를 디코드 단계로 전달하여 pcD 와 instD 에 저장한다.

## - Decode Stage 모듈

DecodeStage 모듈은 명령어를 해석하고 제어 신호를 생성하며, 브랜치 주소를 계산하고 레지스터 파일에서 데이터를 읽어오는 역할을 한다

```
module DecodeStage(
2
           input
                             clk,
           input
                             reset,
                             write_en,
4
           input
5
           input [3:0]
                             destAddW,
           input [15:0]
                             i_write_data,
7
                             immediateC,
           input
           input [15:0]
8
                             i_inst,
           input
                             InstBranch,
10
           input [11:0]
                            pcD,
           output [11:0]
                            PC_branch,
11
12
           output [3:0]
                             opcodeDP,
13
           output [3:0]
                             destaddD,
           output [3:0]
                             srcAdd1, srcAdd2,
14
15
           output [15:0]
                             srcdataD1, srcdataD2
16
       );
17
                       inst BranchDetect(
18
       BranchDetect
19
           .InstBranch(InstBranch),
           .destaddD(destaddD),
20
21
           .pcD(pcD),
22
           .PC_branch(PC_branch)//out
23
       );
24
25
       Register_File
                         inst_ResisterFile(
           .clk(clk),
26
           .reset(reset),
27
           .i_write_en(write_en),
           .immediateC(immediateC),
29
           .i_read_add1(srcAdd1),
30
           .i_read_add2(srcAdd2),
31
32
           .i_write_add(destAddW),
           .i_write_data(i_write_data),
33
           .o read data1(srcdataD1), //out
           .o_read_data2(srcdataD2)
35
36
       );
37
       assign srcAdd1 = i_inst[11:8];
38
       assign srcAdd2 = i_inst[7:4];
39
       assign destaddD = i inst[3:0];
40
       assign opcodeDP = i_inst[15:12];
41
42
43
       endmodule
44
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- write\_en (1 비트): 레지스터 파일 쓰기 활성화 신호.
- destAddW (4 비트): 쓰기 주소.
- i write data (16 비트): 쓰기 데이터.
- immediateC (1 비트): immediate value 사용 신호.
- i\_inst (16 비트): 입력 명령어.
- InstBranch (1 비트): 브랜치 명령어 신호.
- pcD (12 비트): 현재 프로그램 카운터 값.

#### 출력값

- PC\_branch (12 비트): 브랜치 주소.
- opcodeDP (4 비트): 오피코드.
- destaddD (4 비트): 목적지 주소.
- srcAdd1 (4 비트): 첫 번째 소스 주소.
- srcAdd2 (4 비트): 두 번째 소스 주소.
- srcdataD1 (16 비트): 첫 번째 소스 데이터.
- srcdataD2 (16 비트): 두 번째 소스 데이터.

#### 동작 방식

#### 1. 브랜치 주소 계산:

o BranchDetect 모듈은 InstBranch 신호가 활성화되면, 현재 PC 값(pcD)에서 브랜치 오프셋(destaddD)을 빼서 PC\_branch 값을 계산한다.

#### 2. 레지스터 파일 읽기 및 쓰기:

- Register\_File 모듈은 클럭 신호(clk)와 리셋 신호(reset)에 따라 동작하며, 쓰기 활성화 신호(write\_en)가 켜져 있으면 지정된 쓰기 주소(destAddW)에 쓰기 데이터(i\_write\_data)를 쓴다.
- o Register\_File 모듈은 읽기 주소(srcAdd1, srcAdd2)에 따라 레지스터 파일에서 데이터를 읽어와 srcdataD1 과 srcdataD2 에 저장한다.

#### 3. **명령어 해석**:

입력된 명령어(i\_inst)의 각 필드를 해석하여 소스 주소(srcAdd1, srcAdd2), 목적지 주소(destaddD), 오피코드(opcodeDP)를 추출한다.

## - Execute Register 모듈

ExcuteRegister 모듈은 디코드 단계에서 실행 단계로 데이터를 전달하는 역할을 한다. 클럭 신호와 리셋 신호에 따라 제어 신호와 데이터를 저장하고 전달한다.

```
module ExcuteRegister(
         input
                             clk, reset, flushC,
          input
                             RegWriteC, MemWriteC, MemToRegC,
 3
          input
                     [1:0] alufuncC,
          input
                      [15:0] srcDataD1, srcDataD2,
         input
                     [3:0] destAddD,
 6
         output reg
                             RegWriteE, MemWriteE, MemToRegE,
         output reg [1:0] alufuncE,
9
         output reg [15:0] srcDataE1, srcDataE2,
          output reg [3:0] destAddE
10
11
12
13
      always@(posedge clk or negedge reset)begin
         if(~reset || flushC)begin
14
             RegWriteE <= 1'b0;
             MemWriteE <= 1'b0;
17
             MemToRegE <= 1'b0:
              alufuncE <= 2'b00:
18
              srcDataE1 <= 16'h0000;
20
              srcDataE2 <= 16'h0000:
              destAddE <= 4'b0000:
21
           RegWriteE <= RegWriteC;</pre>
             MemWriteE <= MemWriteC:
25
             MemToRegE <= MemToRegC;</pre>
27
              alufuncE <= alufuncC;
             srcDataE1 <= srcDataD1;</pre>
29
              srcDataE2 <= srcDataD2;</pre>
              destAddE <= destAddD;</pre>
31
32
      end
33
      endmodule
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- flushC (1 비트): 실행 단계의 플러시 신호.
- RegWriteC (1 비트): 레지스터 쓰기 신호.
- MemWriteC (1 비트): 메모리 쓰기 신호.
- MemToRegC (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- alufuncC (2 비트): ALU 연산 함수.
- srcDataD1 (16 비트): 첫 번째 소스 데이터.
- srcDataD2 (16 비트): 두 번째 소스 데이터.
- destAddD (4 비트): 목적지 주소.

#### 출력값

- RegWriteE (1 비트): 실행 단계로 전달되는 레지스터 쓰기 신호.
- MemWriteE (1 비트): 실행 단계로 전달되는 메모리 쓰기 신호.
- MemToRegE (1 비트): 실행 단계로 전달되는 메모리에서 레지스터로 데이터 이동 신호.
- alufuncE (2 비트): 실행 단계로 전달되는 ALU 연산 함수.
- srcDataE1 (16 비트): 실행 단계로 전달되는 첫 번째 소스 데이터.
- srcDataE2 (16 비트): 실행 단계로 전달되는 두 번째 소스 데이터.
- destAddE (4 비트): 실행 단계로 전달되는 목적지 주소.

- 리셋 신호(reset)가 활성화되거나 플러시 신호(flushC)가 활성화되면, 모든 출력 신호를 초기화한다.
- 클럭 신호의 상승 모서리에서 입력된 제어 신호(RegWriteC, MemWriteC, MemToRegC)와 데이터를(srcDataD1, srcDataD2, destAddD, alufuncC) 실행 단계로 전달하여 출력 신호(RegWriteE, MemWriteE, MemToRegE, srcDataE1, srcDataE2, destAddE, alufuncE)에 저장한다.

### - Execute Stage 모듈

ExcuteStage 모듈은 ALU 연산을 수행하는 역할을 한다. 입력된 연산 함수와 소스 데이터를 사용하여 연산 결과를 생성한다.

```
module ExcuteStage(
2
           input [1:0]
                                 aluFuncE,
          input [15:0]
                                 srcDataE1, srcDataE2,
                                  alu resultE
          output [15:0]
      );
 6
7
      ALU
              instALU(
           .ALU_func(aluFuncE),
8
           .ALU srcdata 1(srcDataE1),
10
           .ALU srcdata 2(srcDataE2),
           .ALU_result(alu_resultE)
11
12
      );
13
14
      endmodule
```

#### 입력값

- aluFuncE (2 비트): ALU 연산 함수.
- srcDataE1 (16 비트): 첫 번째 소스 데이터.
- srcDataE2 (16 비트): 두 번째 소스 데이터.

#### 출력값

• alu\_resultE (16 비트): ALU 연산 결과.

- 입력된 ALU 연산 함수(aluFuncE)와 소스 데이터(srcDataE1, srcDataE2)를 사용하여 ALU 모듈에서 연산을 수행한다.
- ALU 모듈은 지정된 연산 함수에 따라 덧셈, 뺄셈, 곱셈, 비교 연산을 수행하고, 결과를 alu\_resultE 에 저장한다.

## - Memory Register 모듈

MemoryRegister 모듈은 Execute 단계에서 Memory Access단계로 데이터를 전달하는 역할을 한다. 클럭 신호와 리셋 신호에 따라 제어 신호와 데이터를 저장하고 전달한다.

```
module MemoryRegister(
 2
           input
                               clk, reset,
           input
                               MemWriteE, MemToRegE, RegWriteE,
           input
                      [3:0] destAddE,
                      [15:0] alu_resultE,
           input
           output reg [3:0] destAddM,
           output reg
                               MemWriteM, MemToRegM, RegWriteM,
 8
           output reg [15:0] alu_resultM
 9
10
       always@(posedge clk or negedge reset)begin
11
           if(~reset)begin
12
13
               MemWriteM <= 1'b0;
               MemToRegM <= 1'b0;
               RegWriteM <= 1'b0;
15
               alu_resultM <= 16'h0000;
17
               destAddM <= 4'b0000;</pre>
18
           end
19
           else begin
              MemWriteM <= MemWriteE;
20
               MemToRegM <= MemToRegE;</pre>
21
               RegWriteM <= RegWriteE;</pre>
22
23
               alu resultM <= alu resultE;
24
               destAddM <= destAddE;</pre>
25
           end
26
       end
27
28
       endmodule
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- MemWriteE (1 비트): 메모리 쓰기 신호.
- MemToRegE (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- RegWriteE (1 비트): 레지스터 쓰기 신호.
- destAddE (4 비트): 목적지 주소.
- alu\_resultE (16 비트): ALU 연산 결과.

#### 출력값

- MemWriteM (1 비트): 메모리 단계로 전달되는 메모리 쓰기 신호.
- MemToRegM (1 비트): 메모리 단계로 전달되는 메모리에서 레지스터로 데이터 이동 신호.
- RegWriteM (1 비트): 메모리 단계로 전달되는 레지스터 쓰기 신호.
- destAddM (4 비트): 메모리 단계로 전달되는 목적지 주소.
- alu\_resultM (16 비트): 메모리 단계로 전달되는 ALU 연산 결과.

- 리셋 신호(reset)가 활성화되면, 모든 출력 신호를 초기화한다.
- 클럭 신호의 상승 모서리에서 입력된 제어 신호(MemWriteE, MemToRegE, RegWriteE)와 데이터를(alu\_resultE, destAddE) 메모리 단계로 전달하여 출력 신호(MemWriteM, MemToRegM, RegWriteM, alu\_resultM, destAddM)에 저장한다.

## - Memory Stage 모듈

MemoryStage 모듈은 메모리 접근 단계에서 메모리 읽기 및 쓰기 동작을 수행하며, 메모리에서 데이터를 읽어오거나 데이터를 메모리에 쓰는 역할을 한다.

```
module MemoryStage(
 2
           input
                                clk, reset,
 3
           input
                                MemWriteM,
 4
           input
                       [15:0] alu_resultM,
 5
           output
                       [15:0] MemReadDataM,
           output
                       [15:0] alu resultMout
 7
       );
       MemoryData inst MemoryData(
10
           .clk(clk),
11
           .reset(reset),
           .addrM(alu_resultM),
12
           .write en(MemWriteM),
13
14
           .write_dataM(alu_resultM),
           .read_dataM(MemReadDataM) //out
16
       );
17
18
       assign alu_resultMout = alu_resultM;
19
       endmodule
20
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- MemWriteM (1 비트): 메모리 쓰기 신호.
- alu\_resultM (16 비트): 메모리 접근 주소 및 쓰기 데이터.

#### 출력값

- MemReadDataM (16 비트): 메모리에서 읽은 데이터.
- alu\_resultMout (16 비트): 메모리 접근 주소.

- MemoryData 모듈은 주어진 주소(alu\_resultM)에 대해 메모리 읽기 또는 쓰기 동작을 수행한다.
  - o MemWriteM 신호가 활성화되면, alu\_resultM 주소에 alu\_resultM 데이터를 쓴다.
  - MemWriteM 신호가 비활성화되면, alu\_resultM 주소의 데이터를 읽어 MemReadDataM 에 저장한다.
- alu\_resultM 값은 그대로 alu\_resultMout 에 전달된다.

## - WriteBack Register 모듈

WriteBackRegister 모듈은 메모리 단계에서 쓰기 단계로 데이터를 전달하는 역할을 한다. 클릭 신호와 리셋 신호에 따라 제어 신호와 데이터를 저장하고 전달한다.

```
module WriteBackRegister(
           input
 2
                                    clk, reset,
 3
           input
                                    MemToRegM, RegWriteM,
           input
                        [3:0]
                                    destAddM,
           input
                        [15:0]
                                    MemReadDataM,
                                    alu resultMin,
           input
                        [15:0]
 7
           output reg
                                    MemToRegW, RegWriteW,
 8
                                    destAddW,
           output reg [3:0]
 9
           output reg [15:0]
                                    MemReadDataW, alu resultW
10
       );
11
12
       always@(posedge clk or negedge reset)begin
           if(~reset)begin
13
14
                MemToRegW
                             <= 1'b0;
15
                RegWriteW
                             <= 1'b0;
16
                MemReadDataW <= 16'h0000;
                alu_resultW <= 16'h0000;
17
18
                destAddW
                             <= 4'b0000;
19
           end
           else begin
20
               MemToRegW
21
                             <= MemToRegM;
22
                RegWriteW
                             <= RegWriteM;
23
                MemReadDataW <= MemReadDataM;</pre>
                alu_resultW <= alu_resultMin;</pre>
24
25
                destAddW
                            <= destAddM;
26
           end
27
       end
28
29
       endmodule
```

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- MemToRegM (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- RegWriteM (1 비트): 레지스터 쓰기 신호.
- destAddM (4 비트): 목적지 주소.
- MemReadDataM (16 비트): 메모리에서 읽은 데이터.
- alu\_resultMin (16 비트): ALU 연산 결과.

#### 출력값

- MemToRegW (1 비트): 쓰기 단계로 전달되는 메모리에서 레지스터로 데이터 이동 신호.
- RegWriteW (1 비트): 쓰기 단계로 전달되는 레지스터 쓰기 신호.
- destAddW (4 비트): 쓰기 단계로 전달되는 목적지 주소.
- MemReadDataW (16 비트): 쓰기 단계로 전달되는 메모리에서 읽은 데이터.
- alu\_resultW (16 비트): 쓰기 단계로 전달되는 ALU 연산 결과.

- 리셋 신호(reset)가 활성화되면, 모든 출력 신호를 초기화한다.
- 클럭 신호의 상승 모서리에서 입력된 제어 신호(MemToRegM, RegWriteM)와 데이터를(MemReadDataM, alu\_resultMin, destAddM) 쓰기 단계로 전달하여 출력 신호(MemToRegW, RegWriteW, MemReadDataW, alu\_resultW, destAddW)에 저장한다.

## WriteBack Stage 모듈

WriteBackStage 모듈은 메모리에서 읽은 데이터와 ALU 연산 결과 중에서 하나를 선택하여 최종 결과를 출력하는 역할을 한다.

```
module WriteBackStage(
2
         input
                             MemToRegW,
3
         input [15:0] MemReadDataW, alu_resultW,
                   [15:0] ResultW
         output
5
      );
6
7
      assign ResultW = MemToRegW ? MemReadDataW : alu_resultW;
8
9
      endmodule
```

#### 입력값

- MemToRegW (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- MemReadDataW (16 비트): 메모리에서 읽은 데이터.
- alu\_resultW (16 비트): ALU 연산 결과.

#### 출력값

• ResultW (16 비트): 최종 결과 데이터.

- MemToRegW 신호가 활성화되면, 메모리에서 읽은 데이터(MemReadDataW)를 최종 결과(ResultW)로 출력한다.
- MemToRegW 신호가 비활성화되면, ALU 연산 결과(alu\_resultW)를 최종 결과(ResultW)로 출력한다.

## - Hazard Unit 모듈

HazardUnit 모듈은 데이터 해저드와 제어 해저드를 감지하고, 파이프라인의 스톨 및 포워딩을 제어하는 역할을 한다

```
module HazardUnit(
                                                                                  39
                                                                                         always@(*)begin
 2
           input
                                branch,
                                                                                  40
                                                                                             if(!immediateD && forwardD && RegWriteE && (srcAdd2 == destAddE))
           input
                                flush,
                                                                                  41
                                                                                                 forwardB = 1'b1;
 4
           input
                                RegWriteE,
                                                                                  42
                                                                                             else
 5
           input
                                MemToRegE,
                                                                                  43
                                                                                                 forwardB = 1'b0;
                                immediateD,
           input
                                                                                  44
                                                                                         end
           input
                                forwardD,
                                                                                  45
 8
           input
                    [3:0]
                                srcAdd1, srcAdd2, destAddE,
                                                                                  46
                                                                                         always@(*)begin
 9
           input
                    [15:0]
                                srcData1, srcData2, alu resultE,
                                                                                             if(lwstall || InstBranch)begin
                                                                                  47
10
           output reg
                                stallF, stallD,
                                                                                  48
                                                                                                 stallF = 1'b1;
                                forwardA, forwardB,
11
           output reg
                                                                                  49
                                                                                                 stallD = 1'b1;
                                flushD, flushE,
12
           output reg
                                                                                  50
                                                                                             end
                                InstBranch
13
           output reg
                                                                                  51
                                                                                             else begin
       );
14
                                                                                  52
                                                                                                 stallF = 1'b0;
15
                                                                                                 stallD = 1'b0;
                                                                                  53
16
       reg lwstall;
                                                                                  54
                                                                                             end
17
                                                                                  55
                                                                                         end
       always@(*)begin
18
19
           if(branch && (srcData1 != srcData2) && alu_resultE)
                                                                                  56
20
               InstBranch = 1'b1;
                                                                                  57
                                                                                         always@(*)begin
21
           else
                                                                                  58
                                                                                             if(lwstall | (InstBranch &&flush))
               InstBranch = 1'b0;
22
                                                                                  59
                                                                                                 flushE = 1'b1;
23
       end
                                                                                  60
                                                                                             else
24
                                                                                                 flushE = 1'b0;
                                                                                  61
25
       always@(*)begin
                                                                                  62
                                                                                         end
           if(MemToRegE && ((srcAdd1 == destAddE))| (srcAdd2 == destAddE)))
26
                                                                                  63
               lwstall = 1'b1;
27
                                                                                  64
                                                                                         always@(*)begin
           else
28
                                                                                  65
                                                                                             if(InstBranch)begin
               lwstall = 1'b0;
29
                                                                                                 flushD = 1'b1;
                                                                                  66
30
                                                                                  67
                                                                                             end
31
                                                                                             else begin
                                                                                  68
32
       always@(*)begin
                                                                                                 flushD = 1'b0;
33
           if(forwardD && RegWriteE && (srcAdd1 == destAddE))
                                                                                  70
                                                                                             end
34
               forwardA = 1'b1;
                                                                                  71
                                                                                         end
35
                                                                                  72
               forwardA = 1'b0;
36
                                                                                  73
                                                                                         endmodule
37
       end
38
```

#### 입력값

- branch (1 비트): 브랜치 명령어 신호.
- flush (1 비트): 플러시 신호.
- RegWriteE (1 비트): 실행 단계의 레지스터 쓰기 신호.
- MemToRegE (1 비트): 실행 단계의 메모리에서 레지스터로 데이터 이동 신호.
- immediateD (1 비트): 디코드 단계의 immediate value 사용 신호.
- forwardD (1 비트): 디코드 단계의 포워딩 신호.
- srcAdd1 (4 비트): 첫 번째 소스 주소.
- srcAdd2 (4 비트): 두 번째 소스 주소.
- destAddE (4 비트): 실행 단계의 목적지 주소.
- srcData1 (16 비트): 첫 번째 소스 데이터.
- srcData2 (16 비트): 두 번째 소스 데이터.
- alu\_resultE (16 비트): 실행 단계의 ALU 연산 결과.

#### 출력값

- stallF (1 비트): 페치 단계의 스톨 신호.
- stallD (1 비트): 디코드 단계의 스톨 신호.
- forwardA (1 비트): 첫 번째 포워딩 신호.
- forwardB (1 비트): 두 번째 포워딩 신호.
- flushD (1 비트): 디코드 단계의 플러시 신호.
- flushE (1 비트): 실행 단계의 플러시 신호.
- InstBranch (1 비트): 브랜치 명령어 신호.

#### 동작 방식

#### 1. 브랜치 감지:

- branch 신호가 활성화되고, srcData1 과 srcData2 가 다르며, alu\_resultE 가 참인 경우 InstBranch 신호를 1로 설정한다.
- 그렇지 않은 경우 InstBranch 신호를 0으로 설정한다.

#### 2. 로드-유효성 스톨 감지:

- MemToRegE 신호가 활성화되고, srcAdd1 또는 srcAdd2 가 destAddE 와 같으면 lwstall 신호를 1로 설정한다.
- 그렇지 않은 경우 lwstall 신호를 0으로 설정한다.

#### 3. **포워딩 신호 설정**:

- forwardD 신호가 활성화되고, RegWriteE 신호가 활성화되며, srcAdd1 가 destAddE 와 같으면 forwardA 신호를 1로 설정한다.
- 그렇지 않은 경우 forwardA 신호를 0으로 설정한다.

- o immediateD 신호가 비활성화되고, forwardD 신호가 활성화되며, RegWriteE 신호가 활성화되고, srcAdd2 가 destAddE 와 같으면 forwardB 신호를 1로 설정한다.
- 그렇지 않은 경우 forwardB 신호를 0으로 설정한다.

#### 4. 스톨 신호 설정:

- lwstall 신호가 활성화되거나 InstBranch 신호가 활성화된 경우 stallF 와 stallD 신호를 1로 설정한다.
- 그렇지 않은 경우 stallF와 stallD 신호를 0으로 설정한다.

#### 5. 플러시 신호 설정:

- lwstall 신호가 활성화되거나 InstBranch 신호와 flush 신호가 동시에 활성화된 경우 flushE 신호를 1로 설정한다.
- 그렇지 않은 경우 flushE 신호를 0으로 설정한다.
- o InstBranch 신호가 활성화된 경우 flushD 신호를 1로 설정한다.
- 그렇지 않은 경우 flushD 신호를 0으로 설정한다.

### - Control Unit 모듈

ControlUnit 모듈은 입력된 오피코드(i\_opcode)를 해석하여 각종 제어 신호를 생성하는 역할을 한다.

```
module ControlUnit(
           input [3:0]
                          i_opcode,
           output
                          branchD, flushD, RegWriteD, MemWriteD, MemToRegD, immediateD, forwardD,
           output [1:0] alufuncD
 5
       );
 6
 7
       OpcodeDecoder inst_OpcodeDecoder(
8
           .i_opcode(i_opcode),
           .branch(branchD),
           .flush(flushD),
10
11
          .RegWrite(RegWriteD),
12
          .MemWrite(MemWriteD),
          .MemToReg(MemToRegD),
13
           .immediate(immediateD),
15
           .forward(forwardD),
16
           .o_alufunc(alufuncD)
17
      );
18
19
       endmodule
```

#### 입력값

• i opcode (4 비트): 명령어의 오피코드.

#### 출력값

- branchD (1 비트): 브랜치 신호.
- flushD (1 비트): 플러시 신호.
- RegWriteD (1 비트): 레지스터 쓰기 신호.
- MemWriteD (1 비트): 메모리 쓰기 신호.
- MemToRegD (1 비트): 메모리에서 레지스터로 데이터 이동 신호.
- immediateD (1 비트): immediate value 사용 신호.
- forwardD (1 비트): 포워딩 신호.
- alufuncD (2 비트): ALU 연산 함수.

- ControlUnit 모듈은 OpcodeDecoder 모듈을 인스턴스화하여 i\_opcode 를 해석하고, 각종 제어 신호들을 생성한다.
- OpcodeDecoder 모듈에서 생성된 제어 신호들은 각각 branchD, flushD, RegWriteD,
   MemWriteD, MemToRegD, immediateD, forwardD, alufuncD 로 출력된다.

### - Data Path 모듈

DataPath 모듈은 CPU의 각 단계를 포함하여 명령어의 Fetch, decode, execute, memory access, Write back 단계를 처리하고, 각 단계의 데이터를 연결하는 역할을 한다.

#### 입력값

- clk (1 비트): 클럭 신호.
- reset (1 비트): 리셋 신호.
- stallF (1 비트): 페치 단계의 스톨 신호.
- stallD (1 비트): 디코드 단계의 스톨 신호.
- forwardA (1 비트): 포워딩 신호 A.
- forwardB (1 비트): 포워딩 신호 B.
- InstBranch (1 비트): 브랜치 명령어 신호.
- flushD (1 비트): 디코드 단계의 플러시 신호.
- flushC (1 비트): 실행 단계의 플러시 신호.
- RegWriteC (1 비트): 실행 단계의 레지스터 쓰기 신호.
- MemWriteC (1 비트): 실행 단계의 메모리 쓰기 신호.
- MemToRegC (1 비트): 실행 단계의 메모리에서 레지스터로 데이터 이동 신호.
- immediateC (1 비트): 실행 단계의 immediate value 사용 신호.
- alufuncC (2 비트): 실행 단계의 ALU 연산 함수.

#### 출력값

- RegWriteE (1 비트): 디코드 단계의 레지스터 쓰기 신호.
- MemToRegE (1 비트): 디코드 단계의 메모리에서 레지스터로 데이터 이동 신호.
- srcAdd1 (4 비트): 첫 번째 소스 주소.
- srcAdd2 (4 비트): 두 번째 소스 주소.
- destAddE (4 비트): 목적지 주소.
- opcodeDP (4 비트): 명령어의 오피코드.
- ResultW (16 비트): 쓰기 단계의 결과 데이터.
- RegDataA (16 비트): 첫 번째 레지스터 데이터.
- RegDataB (16 비트): 두 번째 레지스터 데이터.
- alu resultE (16 비트): 실행 단계의 ALU 결과.

#### 동작 방식

#### 1. Fetch 단계:

- o ProgramCounter 모듈은 현재 PC 값을 관리하고 업데이트한다.
- FetchStage 모듈은 현재 PC 값에 해당하는 명령어를 가져온다.

#### 2. Decode 단계:

- o DecodeRegister 모듈은 페치 단계의 명령어와 PC 값을 저장하고 전달한다.
- DecodeStage 모듈은 명령어를 해석하고, 제어 신호를 생성하며, 레지스터 파일에서 데이터를 읽어온다.

#### 3. Execute 단계:

- ExcuteRegister 모듈은 디코드 단계의 데이터를 저장하고 전달한다.
- ExcuteStage 모듈은 ALU를 사용하여 연산을 수행한다.

### 4. Memory Access 단계:

- MemoryRegister 모듈은 실행 단계의 데이터를 저장하고 전달한다.
- MemoryStage 모듈은 메모리 접근을 수행한다.

#### 5. Write Back 단계:

- o WriteBackRegister 모듈은 메모리 단계의 데이터를 저장하고 전달한다.
- WriteBackStage 모듈은 데이터를 레지스터 파일에 기록한다.

### - Top 모듈

CPU 모듈은 전체 모듈들의 최상위 모듈로, 각 단계의 하위 모듈을 연결하고 전체적인 데이터 흐름과 제어 신호를 관리하는 역할을 한다.

```
module Team4_CPU(
 1
                                                                                  42
                                                                                           ControlUnit
                                                                                                              inst_ControlUnit(
 2
           input
                               clk, reset,
                                                                                   43
                                                                                                .i_opcode(opcodeDP),
           output [15:0]
                               DataOut
 3
                                                                                                .branchD(branchC), //out
                                                                                   44
 4
       );
                                                                                   45
                                                                                                .flushD(flushC),
 5
                                                                                                .RegWriteD(RegWriteC),
                                                                                  46
 6
       wire
                           branchC, flushC, RegWriteC, MemWriteC, MemToRegC,
                           immediateC, forwardC, MemToRegE, RegWriteE,
                                                                                  47
                                                                                                .MemWriteD(MemWriteC),
 8
                           stallF, stallD, flushD,
                                                                                                .MemToRegD(MemToRegC),
                                                                                   48
9
                           forwardA, forwardB,
                                                                                   49
                                                                                                .immediateD(immediateC),
10
                           flushE, InstBranch;
                                                                                                .forwardD(forwardC),
                                                                                   50
       wire
               [1:0]
                           alufuncC;
11
                                                                                                .alufuncD(alufuncC)
                                                                                  51
       wire
               [3:0]
                           opcodeDP, srcAdd1, srcAdd2, destAddE;
12
               [15:0]
                           RegDataA, RegDataB, alu_resultE;
13
       wire
                                                                                  52
                                                                                           );
14
                                                                                   53
       DataPath
                       inst DataPath(
15
                                                                                           HazardUnit
                                                                                                              inst HazardUnit(
                                                                                   54
           .clk(clk),
16
                                                                                   55
                                                                                                .branch(branchC),
           .reset(reset),
17
                                                                                                .flush(flushC),
           .flushC(flushE),
                                                                                   56
18
           .flushD(flushD),
19
                                                                                                .RegWriteE(RegWriteE),
                                                                                   57
           .RegWriteC(RegWriteC),
20
                                                                                                .MemToRegE(MemToRegE),
                                                                                  58
           .MemWriteC(MemWriteC),
21
                                                                                   59
                                                                                                .immediateD(immediateC).
           .MemToRegC(MemToRegC),
22
                                                                                   60
                                                                                                .forwardD(forwardC),
           .immediateC(immediateC),
23
           .alufuncC(alufuncC),
                                                                                                .srcAdd1(srcAdd1),
24
                                                                                   61
25
           .stallF(stallF),
                                                                                                .srcAdd2(srcAdd2),
                                                                                   62
           .stallD(stallD),
26
                                                                                                .destAddE(destAddE),
                                                                                   63
           .forwardA(forwardA),
27
                                                                                                .srcData1(RegDataA),
                                                                                   64
28
           .forwardB(forwardB),
                                                                                                .srcData2(RegDataB),
                                                                                  65
29
           .InstBranch(InstBranch),
30
           .opcodeDP(opcodeDP), //out
                                                                                   66
                                                                                                .alu resultE(alu resultE),
31
           .ResultW(DataOut),
                                                                                                .stallF(stallF), //out
                                                                                   67
32
           .RegWriteE(RegWriteE),
                                                                                   68
                                                                                                .stallD(stallD),
33
           .MemToRegE(MemToRegE),
                                                                                                .forwardA(forwardA),
                                                                                   69
34
           .srcAdd1(srcAdd1),
                                                                                                .forwardB(forwardB),
                                                                                   70
35
           .srcAdd2(srcAdd2),
36
           .destAddE(destAddE),
                                                                                   71
                                                                                                .flushE(flushE),
37
           .RegDataA(RegDataA),
                                                                                   72
                                                                                                .flushD(flushD),
38
           .RegDataB(RegDataB),
                                                                                                .InstBranch(InstBranch)
                                                                                   73
39
           .alu resultE(alu resultE)
                                                                                   74
                                                                                           );
40
       );
                                                                                   75
                                                                                   76
                                                                                           endmodule
```

(\*코드는 각 모듈들을 인스턴스화하여 사용하였으므로 이에 대한 자세한 설명은 생략한다)

# 4. 테스트 및 검증

## A. 테스트 벤치 설계

```
`timescale 1ns/1ps
 1
       module Team4_CPU_tb();
 2
 3
 4
                        clk, reset;
       reg
 5
       wire [15:0] DataOut;
 6
       Team4 CPU inst CPU(
 8
            .clk(clk),
            .reset(reset),
9
            .DataOut(DataOut)
10
11
       );
12
13
       initial begin
            clk = 0; reset = 1;
14
15
            #10
            reset = 0;
16
17
            #10
18
           reset = 1;
            #1500
19
            $finish;
21
       end
22
23
       always begin
            #50
24
            clk = \sim clk;
25
26
       end
27
28
       endmodule
```

```
Output : WriteBackStage의 Stage
```

Input: clk, reset, enable

# 초기화 블록 (initial block)

- 초기화 블록에서는 클럭과 리셋 신호의 초기값을 설정하고, 리셋 신호를 제어하여 초기화를 수행
  - 초기화 단계에서 clk 는 0, reset 은 1 로 설정.
  - 10 ns 후 reset 을 0 으로 설정하여 리셋을 해제
  - 다시 10 ns 후 reset 을 1 로 설정
  - 1500 ns 후 시뮬레이션을종료

#### 반복 블록 (always block)

클럭 신호는 반복 블록 안에서 50 ns 마다 반전됨.100ns clk cycle 로 구성

### **B.** Instruction Set

## A. LDA(Data forward)

```
//Datafoward with LDA
initial begin
    instM[0] = 16'b0000_0000_1111_0001; //r1 = mem[15](15)
    instM[1] = 16'b0110_1000_0000_1000; //unused
    instM[2] = 16'b0110_1000_0000_1000; //unused
    instM[3] = 16'b0110_0001_0010; //r2 = r1 + 2
    instM[4] = 16'b0110_0010_0001_0011; //r3 = r2 + 1
    instM[5] = 16'b0110_0011_0010_0100; //r4 = r3 + 2
    instM[6] = 16'b0110_0100_0001_0101; //r5 = r4 + 1
end
```

ALU 의 결과 r0 + 15 = 15, 따라서 Memory 의 15 번지로 가서 data15 를 가져와서 r1 에 저장한다. r1 = mem[15] 그 이후의 stal 이 필요하나 구현하지 못해서 unused instruction 사용하여 2clock delay 후에 가져온 r1 을 사용해 Dataforward 검증


## B. Branch

```
initial begin


instM[0] = 16'b0110_0001_0100_0001; //r1 = r1 + 4
instM[1] = 16'b0110_0010_0100; //r2 = r2 + 4
instM[2] = 16'b0110_0011_0001_0011; //r3 = r3 + 1
instM[3] = 16'b0110_0100_0001_0100; //r4 = r4 + 1
instM[4] = 16'b0111_0001_0001_0001; //r1 = r1 - 1
instM[5] = 16'b1001_0001_0001_0101; //BNE r1, 1
//if(r1=1)
instM[6] = 16'b0110_0001_0100_0010; //r2 = r1 + 4
instM[7] = 16'b0110_0010_0100_0011; //r3 = r2 + 4
instM[8] = 16'b0110_1111_0000_1111; //unused
instM[9] = 16'b0110_1111_0000_1111; //unused
instM[10] = 16'b0010_0011_0010_0100; //r4 = r3 + r2
end
```

```
r1 에 4 를 저장하고 BNE r1 -1 을 이용해 4 번의 loop 구현 loop 문의 결과:
r2 = 4 + 4 + 4 + 4 / r3 = 1 + 1 + 1 + 1 / r4 = 1 + 1 + 1 + 1
각각 r2 에 0010, r3, r4 에 0004 저장
Loop 문을 빠져나온 후에 연산 값 Register 에 저장 완료
->r2 = r1(1) + 4 = 5 / r3 = r2(5) + 4 = 9 / r4 = r3(9) + r2(5) = 14
```

## C. TestBench Waveform



(1) LDA Waveform



(2) Branch Waveform

# 5. Synthesis 결과

## Area summary

### Summary

Resource	Utilization	Available	Utilization %
LUT	2814	63400	4.44
FF	8690	126800	6.85
DSP	1	240	0.42
Ю	18	210	8.57

# Area hierarchy



Name	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	F8 Muxes (15850)	DSPs (240)	Bonded IOB (210)	BUFGCTRL (32)
✓ N Team4_CPU	2814	8690	1136	512	1	18	1
<b>I</b> inst_HazardUnit (HazardUnit)	0	0	0	0	0	0	0
> I inst_DataPath (DataPath)	2814	8690	1136	512	1	0	0

## Timing summary

#### **Design Timing Summary**

Setup		Hold		Pulse Width		
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA	
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	NA	
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA	
Total Number of Endpoints:	25866	Total Number of Endpoints:	25866	Total Number of Endpoints:	NA	

There are no user specified timing constraints.

# 6. 트러블슈팅 및 해결 과정

Trouble1: PC값이 2clk주기로 pc + 1 되어 정상적으로 움직이지 않는 상황 발생

Situation Simulation 결과 PC값을 전달해주는 모듈이 DecodeRegister여서 발생하던 문제임을 확인 할 수 있었고 Decode단에서 PC값을 feedback 해주는 것이 문제라는 것을 알 수 있었음.

**Solution**: FetchStage에서 PC값을 Fetch Mux로 보내주도록 수정

Trouble2: ProgramCounter에서 Branch기능이 구현이 되지 않는 현상 발생

Situation. Simulation결과 동작시에 ProgramCounter에 Stall이 걸려있어서 BranchPC값을 받지 못해 Branch기능이 구현되지 않는 현상임을 알 수 있었음.

MUX(PC\_branch, pc\_F)가 Combinational Circuit으로 구현이 되어있어서 HazardUnit이 주는 신호 (stall, InstBranch)를 디버깅하는 것이 쉽지 않았음

Solution: MUX를 제거하고 FetchRegister Logic 수정으로 해결하였음. Combinational인 MUX의 디버깅이 쉽지 않아 FetchRegister로 PC값을 받도록 하고 우선순위 if문을 이용해서 stall(!enable) 일때도 InstBranch신호를 받아 PC\_branch값을 출력할 수 있도록 하였다.

# 7. 느낀점 및 고찰

CPU의 Dataflow 구현이 간단하지 않다는 것을 느꼈고 단순 verilog 학습도 중요하지만 하드웨어적인 지식도 충분히 학습이 되어야 더 큰 단위의 프로젝트들을 진행할 수 있음을 깨달았다.

설계 과정에서 16bit processor로는 구현할 수 있는 기능이 제한적이고 구현할 수 있는 기능들도 여러 제약이 따르게 될 수 밖에 없었다. 현재 구현해본 16bit CPU를 기반으로 32bit processor로 확장해서 여러 기능들을 구현해 보는 것도 도움이 되겠다고 느낀다.