

## FELADATKIÍRÁS

A feladatkiírást a tanszéki adminisztrációban lehet átvenni, és a leadott munkába eredeti, tanszéki pecséttel ellátott és a tanszékvezető által aláírt lapot kell belefűzni (ezen oldal *helyett*, ez az oldal csak útmutatás). Az elektronikusan feltöltött dolgozatban már nem kell beleszerkeszteni ezt a feladatkiírást.



**Budapesti Műszaki és Gazdaságtudományi Egyetem**  
Villamosmérnöki és Informatikai Kar  
Méréstechnika és Információs Rendszerek Tanszék

# A NES videojáték konzol FPGA alapú megvalósítása

DIPLOMATERV

*Készítette*  
Varga Dominik

*Konzulens*  
Raikovich Tamás

2023. június 2.

# Tartalomjegyzék

<b>Kivonat</b>	<b>i</b>
<b>Abstract</b>	<b>ii</b>
<b>1. Bevezetés</b>	<b>1</b>
<b>2. Felhasznált technológiák</b>	<b>2</b>
2.1. Altium Designer . . . . .	2
2.2. Xilinx ISE . . . . .	2
<b>3. Nintendo Entertainmain System ismertetése</b>	<b>3</b>
3.1. Képközpont - Picture process unit . . . . .	3
3.2. 6502 - Central processing unit . . . . .	3
3.3. Audio process unit . . . . .	3
3.4. Belső memória . . . . .	3
3.5. játék kártyák - mapperek . . . . .	3
<b>4. NES FPGA alapú újra gondolása</b>	<b>4</b>
4.1. Képközpont . . . . .	4
4.2. Audio . . . . .	4
4.3. Játékok tárolása . . . . .	4
4.4. Kompakt hordozható méret . . . . .	4
<b>5. PCB terv ismertetése</b>	<b>5</b>
5.1. FPGA NES megvalósítása . . . . .	5
5.1.1. Tápellátás . . . . .	5
5.1.2. Órajel források . . . . .	5
5.1.3. Memória - SRAM . . . . .	6
5.1.4. Soros Flash memória . . . . .	6
5.1.5. Digital Analog Converter és erősítő . . . . .	6
5.1.6. HDMI és I2C szint illesztő . . . . .	6
5.1.7. Eredeti kontroller portok . . . . .	7
5.1.8. MicroSD kártya . . . . .	7
5.1.9. FPGA konfigurációs módok . . . . .	7
5.1.10. LOGSYS fejlesztői port . . . . .	7
5.2. PCB layout . . . . .	8
5.2.1. Komponensek elhelyezése . . . . .	8
5.2.2. Réteg beállítások . . . . .	8
5.2.3. Coplanar differential pair rooting . . . . .	8
5.2.4. Táp vonalak kialakítása . . . . .	8

<b>6. FPGA tervezés</b>	<b>9</b>
6.1. Működési órajel választása . . . . .	9
6.2. Picture Process Unit . . . . .	9
6.2.1. PPU felkészítése VGA rendeléshez . . . . .	9
6.2.2. Háttér rendering állapot gép . . . . .	9
6.2.3. Sprite rendering állapot gép . . . . .	11
6.2.4. Memória elérés . . . . .	11
6.2.5. Irányító regiszterek és PPU adatbusz . . . . .	11
6.3. Memória felépítése . . . . .	11
6.4. CPU . . . . .	11
6.5. APU . . . . .	11
6.6. Irányítás inputok kezelése . . . . .	11
<b>7. A működéshez szükséges szoftver</b>	<b>12</b>
<b>8. A NES tesztelése</b>	<b>13</b>
<b>9. Összefoglalás, jövőbeli tervek</b>	<b>14</b>
<b>Köszönetnyilvánítás</b>	<b>15</b>
<b>Irodalomjegyzék</b>	<b>16</b>
<b>Függelék</b>	<b>17</b>
F.1. FPGA NES kártya kapcsolási rajza . . . . .	18
F.1.1. Tápegység . . . . .	18
F.1.2. HDMI és MicroSD kártya csatlakozó . . . . .	19
F.1.3. DAC, erősítő és controller áramkörök . . . . .	20
F.1.4. SRAM és SPI-Flash . . . . .	21
F.1.5. FPGA OSC és JTAG . . . . .	22
F.1.6. FPGA IO bankok . . . . .	23

## HALLGATÓI NYILATKOZAT

Alulírott *Varga Dominik*, szigorló hallgató kijelentem, hogy ezt a diplomatervet meg nem engedett segítség nélkül, saját magam készítettem, csak a megadott forrásokat (szakirodalom, eszközök stb.) használtam fel. Minden olyan részt, melyet szó szerint, vagy azonos értelemben, de átfogalmazva más forrásból átvettem, egyértelműen, a forrás megadásával megjelöltem.

Hozzájárulok, hogy a jelen munkám alapadatait (szerző(k), cím, angol és magyar nyelvű tartalmi kivonat, készítés éve, konzulens(ek) neve) a BME VIK nyilvánosan hozzáférhető elektronikus formában, a munka teljes szövegét pedig az egyetem belső hálózatán keresztül (vagy autentikált felhasználók számára) közzétegye. Kijelentem, hogy a benyújtott munka és annak elektronikus verziója megegyezik. Dékáni engedéllyel titkosított diplomatervek esetén a dolgozat szövege csak 3 év eltelte után válik hozzáférhetővé.

Budapest, 2023. június 2.

---

*Varga Dominik*  
hallgató

# Kivonat

Jelen dokumentum egy diplomaterv sablon, amely formai keretet ad a BME Villamosmérnöki és Informatikai Karán végző hallgatók által elkészítendő szakdolgozatnak és diplomatervnek. A sablon használata opcionális. Ez a sablon  $\text{\LaTeX}$  alapú, a *TeXLive*  $\text{\TeX}$ -implementációval és a PDF- $\text{\LaTeX}$  fordítóval működőképes.

# Abstract

This document is a  $\text{\LaTeX}$ -based skeleton for BSc/MSc theses of students at the Electrical Engineering and Informatics Faculty, Budapest University of Technology and Economics. The usage of this skeleton is optional. It has been tested with the *TeXLive*  $\text{\TeX}$  implementation, and it requires the PDF- $\text{\LaTeX}$  compiler.

# 1. fejezet

## Bevezetés

A bevezető tartalmazza a diplomaterv-kiírás elemzését, történelmi előzményeit, a feladat indokoltságát (a motiváció leírását), az eddigi megoldásokat, és ennek tükrében a hallgató megoldásának összefoglalását.

A bevezető szokás szerint a diplomaterv felépítésével záródik, azaz annak rövid leírásával, hogy melyik fejezet mivel foglalkozik.



## **2. fejezet**

# **Felhasznált technológiák**

### **2.1. Altium Designer**

### **2.2. Xilinx ISE**

### 3. fejezet

## Nintendo Entertainment System ismertetése

3.1. Képképzés - Picture process unit

3.2. 6502 - Central processing unit

3.3. Audio process unit

3.4. Belső memória

3.5. játék kártyák - mapperek

## 4. fejezet

# NES FPGA alapú újra gondolása

### 4.1. Képalkotás

### 4.2. Audio


### 4.3. Játékok tárolása

### 4.4. Kompakt hordozható méret

## 5. fejezet

# PCB terv ismertetése

### 5.1. FPGA NES megvalósítása



5.1. ábra. NES kártya blokkdiagramja

#### 5.1.1. Tápellátás

#### 5.1.2. Órajel források

Órajel forrás	FPGA láb
50 MHz-es oszcillátor	P85
Fejlesztői port CLK vonala	P95

5.1. táblázat. FPGA órajel forrásainak bekötése

### 5.1.3. Memória - SRAM

Címbusz									
SRAM	A0	A1	A2	A3	A4	A5	A6	A7	A8
FPGA láb	P47	P46	P45	P44	P43	P34	P33	P32	P30
SRAM	A9	A10	A11	A12	A13	A14	A15	A16	A17
FPGA láb	P29	P7	P6	P5	P2	P1	P139	P138	P137

### 5.2. táblázat. SRAM memória címbusz bekötése

Adatbusz									
SRAM	D0	D1	D2	D3	D4	D5	D6	D7	
FPGA láb	P40	P17	P21	P22	P23	P24	P26	P27	
SRAM	D8	D9	D10	D11	D12	D13	D14	D15	
FPGA láb	P8	P9	P10	P11	P12	P14	P15	P16	

### 5.3. táblázat. SRAM memória adatbusz bekötése


Vezérlő jelek					
SRAM	CSn	WEn	OEn	LBn	UBn
FPGA láb	P41	P35	P140	P142	P141

### 5.4. táblázat. SRAM memória vezérlő jelek bekötése

### 5.1.4. Soros Flash memória

### 5.1.5. Digital Analog Converter és erősítő

### 5.1.6. HDMI és I2C szint illesztő



5.2. ábra. aljzat any



Funkció	Láb	Funkció	Láb
TMDS Data2+	1	TMDS Clock Shield	11
TMDS Data2 Shield	2	TMDS Clock-	12
TMDS Data-	3	CEC	13
TMDS Data1+	4	Reserved	14
TMDS Data1 Shield	5	SCL	15
TMDS Data1-	6	SDA	16
TMDS Data0+	7	DDC/CEC Ground	17
TMDS Data0 Shield	8	+5 V Power	18
TMDS Data0-	9	Hot Plug Detected	19
TMDS Clock+	10		

5.5. táblázat. HDMI pin kiosztás

### 5.1.7. Eredeti kontroller portok


### 5.1.8. MicroSD kártya

### 5.1.9. FPGA konfigurációs módok

Jumper állása	Konfigurációs mód	Leírás
	JTAG	Az FPGA-t a JTAG interfacen keresztül kell felkonfigurálni.
	SPI	Az FPGA az SPI buszos soros FLASH memóriából konfigurálja fel magát a tápfeszültség bekapcsolása vagy a PROG gomb megnyomását követően.

### 5.6. táblázat. Fejlesztői port bekötése

### 5.1.10. LOGSYS fejlesztői port




jel	Irány	FPGA láb
MOSI	bemenet	P104
MISO	kimenet	P144
CLK	bemenet	P95
RST	bemenet	P94

### 5.3. ábra. Fejlesztői port tűsorának kiosztása

### 5.7. táblázat. Fejlesztői port bekötése

## 5.2. PCB layout

### 5.2.1. Komponensek elhelyezése



5.4. ábra. 3D PCB rajzolat

### 5.2.2. Réteg beállítások

### 5.2.3. Coplanar differential pair routing

### 5.2.4. Táp vonalak kialakítása

## 6. fejezet

# FPGA tervezés

### 6.1. Működési órajel választása

### 6.2. Picture Process Unit

#### 6.2.1. PPU felkészítése VGA rendeléshez

#### 6.2.2. Háttér rendering állapot gép

```
1      //rendering in visible frame
2      always@(*)
3      begin
4          case (bgrender_state)
5              IDLE:begin
6                  if (x_rendercncntr[1:0] == 2'b01) // stay in visible frame or Pre rendering maybe should use
this (& y_renderingcncntr <= 9'd239 | x_rendercncntr[1:0] == 2'b01 & y_renderingcncntr == 9'd261)
7                      next_state <= NT;
8                  else
9                      next_state <= IDLE;
10                 end
11             NT:begin
12                 if (x_rendercncntr[9:0] == 10'd681 & y_renderingcncntr == 9'd261)begin // (341*2)-1 = 681 odd
frame jump to NT in the last line of PPU rendering
13                     if(oddframe)
14                         next_state <= NT;
15                     else
16                         next_state <= IDLE;
17                     end
18                 else if (x_rendercncntr[9:0] == 10'd681 & y_renderingcncntr <= 9'd239) // (341*2)-1 = 681 sleep
just between 0-239
19                     next_state <= SLEEP;
20                 else if (x_rendercncntr[9:0] == 10'd677) // (339*2)-1 = 677
21                     next_state <= NT;
22                 else if (x_rendercncntr[1:0] == 2'b01)
23                     next_state <= AT;
24                 else
25                     next_state <= NT;
26                 end
27             AT:begin
28                 if (x_rendercncntr[1:0] == 2'b01)
29                     next_state <= BG_Lsb;
30                 else
31                     next_state <= AT;
32                 end
33             BG_Lsb:begin
34                 if (x_rendercncntr[1:0] == 2'b01)
35                     next_state <= BG_Msb;
36                 else
37                     next_state <= BG_Lsb;
38                 end
39             BG_Msb:begin
40                 if (x_rendercncntr[9:0] == 10'd513) // (257*2)-1 = 513
```



```

41     next_state <= GB_NT_1;
42     else if (x_rendercntnr[1:0] == 2'b01)
43     next_state <= NT;
44     else
45     next_state <= BG_Msb;
46     end
47     GB_NT_1:begin
48     if (x_rendercntnr[1:0] == 2'b01)
49     next_state <= GB_NT_2;
50     else
51     next_state <= GB_NT_1;
52     end
53     GB_NT_2:begin
54     if (x_rendercntnr[1:0] == 2'b01)
55     next_state <= SP_Lsb;
56     else
57     next_state <= GB_NT_2;
58     end
59     SP_Lsb:begin
60     if (x_rendercntnr[1:0] == 2'b01)
61     next_state <= SP_Msb;
62     else
63     next_state <= SP_Lsb;
64     end
65     SP_Msb:begin
66     if (x_rendercntnr[9:0] == 10'b641) // (321*2)-1 = 641
67     next_state <= NT;
68     else if (x_rendercntnr[1:0] == 2'b01)
69     next_state <= GB_NT_1;
70     else
71     next_state <= SP_Msb;
72     end
73     //PPU and CPU en off just VGA rendering goes
74     SLEEP:begin
75     if (x_rendercntnr == 11'd1363 & y_renderingcntnr == 9'd239)
76     next_state <= VBLANK;
77     else if (x_rendercntnr == 11'd1363 & y_renderingcntnr < 9'd239) // (341*4)-1 = 1363
78     next_state <= IDLE;
79     else
80     next_state <= SLEEP;
81     end
82     //I take prost-rendering line and VBlank together just one bit set in thissection
83     VBLANK:begin
84     if (x_rendercntnr[9:0] == 10'd681 & y_renderingcntnr <= 9'd260) //(341*2)-1 = 681
85     next_state <= IDLE;
86     else
87     next_state <= VBLANK;
88     end
89     default:
90     next_state <= 4'bxxxx;
91     endcase
92     end
93

```

**6.2.3. Sprite rendering állapot gép**

**6.2.4. Memória elérés**

**6.2.5. Irányító regiszterek és PPU adatbusz**

**6.3. NES memória felépítése FPGA-ban**

**6.4. CPU**

**6.5. APU**

**6.6. Játék vezérlők kezelése**

## 7. fejezet

# A működéshez szükséges szoftver

## 8. fejezet

# A NES tesztelése

## 9. fejezet

# Összefoglalás, jövőbeli tervek

# Köszönetnyilvánítás


Ez nem kötelező, akár törölhető is. Ha a szerző szükségét érzi, itt lehet köszönetet nyilvánítani azoknak, akik hozzájárultak munkájukkal ahhoz, hogy a hallgató a szakdolgozatban vagy diplomamunkában leírt feladatokat sikeresen elvégezze. A konzulensnek való köszönetnyilvánítás sem kötelező, a konzulensnek hivatalosan is dolga, hogy a hallgatót konzultálja.

# Irodalomjegyzék


# Függelék



### F.1.1. Tápegység




# F.1.2. HDMI és MicroSD kártya csatlakozó




Title			
Connectors: HMI and MicroSD card			
Size	Number	Revision	
A4			
Date:	5.25.2023	Sheet of	
File:	C:\Users\... Connectors-HDMI-MicroSD	By: Domink Vaga	


F.1.3. DAC, erősítő és controller áramkörök



# F.1.4. SRAM és SPI-Flash



### F.1.5. FPGA OSC és JTAG



**IOB**  
XC6SLX9-3TQG144C

**BANK 0**

IO\_L1P\_HSWAREN\_0  
IO\_L1N\_VREF\_0  
IO\_L12P\_0  
IO\_L12N\_0  
IO\_L13P\_0  
IO\_L13N\_0  
IO\_L14P\_0  
IO\_L14N\_0  
IO\_L15P\_0  
IO\_L15N\_0  
IO\_L16P\_0  
IO\_L16N\_0  
IO\_L17P\_0  
IO\_L17N\_0  
IO\_L18P\_0  
IO\_L18N\_0  
IO\_L19P\_0  
IO\_L19N\_0  
IO\_L20P\_0  
IO\_L20N\_0  
IO\_L21P\_0  
IO\_L21N\_0  
IO\_L22P\_0  
IO\_L22N\_0  
IO\_L23P\_0  
IO\_L23N\_0  
IO\_L24P\_0  
IO\_L24N\_0  
IO\_L25P\_0  
IO\_L25N\_0  
IO\_L26P\_0  
IO\_L26N\_0  
IO\_L27P\_0  
IO\_L27N\_0  
IO\_L28P\_0  
IO\_L28N\_0  
IO\_L29P\_0  
IO\_L29N\_0  
IO\_L30P\_0  
IO\_L30N\_0  
IO\_L31P\_0  
IO\_L31N\_0  
IO\_L32P\_0  
IO\_L32N\_0  
IO\_L33P\_0  
IO\_L33N\_0  
IO\_L34P\_0  
IO\_L34N\_0  
IO\_L35P\_0  
IO\_L35N\_0  
IO\_L36P\_0  
IO\_L36N\_0  
IO\_L37P\_0  
IO\_L37N\_0  
IO\_L38P\_0  
IO\_L38N\_0  
IO\_L39P\_0  
IO\_L39N\_0  
IO\_L40P\_0  
IO\_L40N\_0  
IO\_L41P\_0  
IO\_L41N\_0  
IO\_L42P\_0  
IO\_L42N\_0  
IO\_L43P\_0  
IO\_L43N\_0  
IO\_L44P\_0  
IO\_L44N\_0  
IO\_L45P\_0  
IO\_L45N\_0  
IO\_L46P\_0  
IO\_L46N\_0  
IO\_L47P\_0  
IO\_L47N\_0  
IO\_L48P\_0  
IO\_L48N\_0  
IO\_L49P\_0  
IO\_L49N\_0  
IO\_L50P\_0  
IO\_L50N\_0  
IO\_L51P\_0  
IO\_L51N\_0  
IO\_L52P\_0  
IO\_L52N\_0  
IO\_L53P\_0  
IO\_L53N\_0  
IO\_L54P\_0  
IO\_L54N\_0  
IO\_L55P\_0  
IO\_L55N\_0  
IO\_L56P\_0  
IO\_L56N\_0  
IO\_L57P\_0  
IO\_L57N\_0  
IO\_L58P\_0  
IO\_L58N\_0  
IO\_L59P\_0  
IO\_L59N\_0  
IO\_L60P\_0  
IO\_L60N\_0  
IO\_L61P\_0  
IO\_L61N\_0  
IO\_L62P\_0  
IO\_L62N\_0  
IO\_L63P\_0  
IO\_L63N\_0  
IO\_L64P\_0  
IO\_L64N\_0  
IO\_L65P\_0  
IO\_L65N\_0  
IO\_L66P\_0  
IO\_L66N\_0  
IO\_L67P\_0  
IO\_L67N\_0  
IO\_L68P\_0  
IO\_L68N\_0  
IO\_L69P\_0  
IO\_L69N\_0  
IO\_L70P\_0  
IO\_L70N\_0  
IO\_L71P\_0  
IO\_L71N\_0  
IO\_L72P\_0  
IO\_L72N\_0  
IO\_L73P\_0  
IO\_L73N\_0  
IO\_L74P\_0  
IO\_L74N\_0  
IO\_L75P\_0  
IO\_L75N\_0  
IO\_L76P\_0  
IO\_L76N\_0  
IO\_L77P\_0  
IO\_L77N\_0  
IO\_L78P\_0  
IO\_L78N\_0  
IO\_L79P\_0  
IO\_L79N\_0  
IO\_L80P\_0  
IO\_L80N\_0  
IO\_L81P\_0  
IO\_L81N\_0  
IO\_L82P\_0  
IO\_L82N\_0  
IO\_L83P\_0  
IO\_L83N\_0  
IO\_L84P\_0  
IO\_L84N\_0  
IO\_L85P\_0  
IO\_L85N\_0  
IO\_L86P\_0  
IO\_L86N\_0  
IO\_L87P\_0  
IO\_L87N\_0  
IO\_L88P\_0  
IO\_L88N\_0  
IO\_L89P\_0  
IO\_L89N\_0  
IO\_L90P\_0  
IO\_L90N\_0  
IO\_L91P\_0  
IO\_L91N\_0  
IO\_L92P\_0  
IO\_L92N\_0  
IO\_L93P\_0  
IO\_L93N\_0  
IO\_L94P\_0  
IO\_L94N\_0  
IO\_L95P\_0  
IO\_L95N\_0  
IO\_L96P\_0  
IO\_L96N\_0  
IO\_L97P\_0  
IO\_L97N\_0  
IO\_L98P\_0  
IO\_L98N\_0  
IO\_L99P\_0  
IO\_L99N\_0  
IO\_L100P\_0  
IO\_L100N\_0  
IO\_L101P\_0  
IO\_L101N\_0  
IO\_L102P\_0  
IO\_L102N\_0  
IO\_L103P\_0  
IO\_L103N\_0  
IO\_L104P\_0  
IO\_L104N\_0  
IO\_L105P\_0  
IO\_L105N\_0  
IO\_L106P\_0  
IO\_L106N\_0  
IO\_L107P\_0  
IO\_L107N\_0  
IO\_L108P\_0  
IO\_L108N\_0  
IO\_L109P\_0  
IO\_L109N\_0  
IO\_L110P\_0  
IO\_L110N\_0  
IO\_L111P\_0  
IO\_L111N\_0  
IO\_L112P\_0  
IO\_L112N\_0  
IO\_L113P\_0  
IO\_L113N\_0  
IO\_L114P\_0  
IO\_L114N\_0  
IO\_L115P\_0  
IO\_L115N\_0  
IO\_L116P\_0  
IO\_L116N\_0  
IO\_L117P\_0  
IO\_L117N\_0  
IO\_L118P\_0  
IO\_L118N\_0  
IO\_L119P\_0  
IO\_L119N\_0  
IO\_L120P\_0  
IO\_L120N\_0  
IO\_L121P\_0  
IO\_L121N\_0  
IO\_L122P\_0  
IO\_L122N\_0  
IO\_L123P\_0  
IO\_L123N\_0  
IO\_L124P\_0  
IO\_L124N\_0  
IO\_L125P\_0  
IO\_L125N\_0  
IO\_L126P\_0  
IO\_L126N\_0  
IO\_L127P\_0  
IO\_L127N\_0  
IO\_L128P\_0  
IO\_L128N\_0  
IO\_L129P\_0  
IO\_L129N\_0  
IO\_L130P\_0  
IO\_L130N\_0  
IO\_L131P\_0  
IO\_L131N\_0  
IO\_L132P\_0  
IO\_L132N\_0  
IO\_L133P\_0  
IO\_L133N\_0  
IO\_L134P\_0  
IO\_L134N\_0  
IO\_L135P\_0  
IO\_L135N\_0  
IO\_L136P\_0  
IO\_L136N\_0  
IO\_L137P\_0  
IO\_L137N\_0  
IO\_L138P\_0  
IO\_L138N\_0  
IO\_L139P\_0  
IO\_L139N\_0  
IO\_L140P\_0  
IO\_L140N\_0  
IO\_L141P\_0  
IO\_L141N\_0  
IO\_L142P\_0  
IO\_L142N\_0  
IO\_L143P\_0  
IO\_L143N\_0  
IO\_L144P\_0  
IO\_L144N\_0  
IO\_L145P\_0  
IO\_L145N\_0  
IO\_L146P\_0  
IO\_L146N\_0  
IO\_L147P\_0  
IO\_L147N\_0  
IO\_L148P\_0  
IO\_L148N\_0  
IO\_L149P\_0  
IO\_L149N\_0  
IO\_L150P\_0  
IO\_L150N\_0  
IO\_L151P\_0  
IO\_L151N\_0  
IO\_L152P\_0  
IO\_L152N\_0  
IO\_L153P\_0  
IO\_L153N\_0  
IO\_L154P\_0  
IO\_L154N\_0  
IO\_L155P\_0  
IO\_L155N\_0  
IO\_L156P\_0  
IO\_L156N\_0  
IO\_L157P\_0  
IO\_L157N\_0  
IO\_L158P\_0  
IO\_L158N\_0  
IO\_L159P\_0  
IO\_L159N\_0  
IO\_L160P\_0  
IO\_L160N\_0  
IO\_L161P\_0  
IO\_L161N\_0  
IO\_L162P\_0  
IO\_L162N\_0  
IO\_L163P\_0  
IO\_L163N\_0  
IO\_L164P\_0  
IO\_L164N\_0  
IO\_L165P\_0  
IO\_L165N\_0  
IO\_L166P\_0  
IO\_L166N\_0  
IO\_L167P\_0  
IO\_L167N\_0  
IO\_L168P\_0  
IO\_L168N\_0  
IO\_L169P\_0  
IO\_L169N\_0  
IO\_L170P\_0  
IO\_L170N\_0  
IO\_L171P\_0  
IO\_L171N\_0  
IO\_L172P\_0  
IO\_L172N\_0  
IO\_L173P\_0  
IO\_L173N\_0  
IO\_L174P\_0  
IO\_L174N\_0  
IO\_L175P\_0  
IO\_L175N\_0  
IO\_L176P\_0  
IO\_L176N\_0  
IO\_L177P\_0  
IO\_L177N\_0  
IO\_L178P\_0  
IO\_L178N\_0  
IO\_L179P\_0  
IO\_L179N\_0  
IO\_L180P\_0  
IO\_L180N\_0  
IO\_L181P\_0  
IO\_L181N\_0  
IO\_L182P\_0  
IO\_L182N\_0  
IO\_L183P\_0  
IO\_L183N\_0  
IO\_L184P\_0  
IO\_L184N\_0  
IO\_L185P\_0  
IO\_L185N\_0  
IO\_L186P\_0  
IO\_L186N\_0  
IO\_L187P\_0  
IO\_L187N\_0  
IO\_L188P\_0  
IO\_L188N\_0  
IO\_L189P\_0  
IO\_L189N\_0  
IO\_L190P\_0  
IO\_L190N\_0  
IO\_L191P\_0  
IO\_L191N\_0  
IO\_L192P\_0  
IO\_L192N\_0  
IO\_L193P\_0  
IO\_L193N\_0  
IO\_L194P\_0  
IO\_L194N\_0  
IO\_L195P\_0  
IO\_L195N\_0  
IO\_L196P\_0  
IO\_L196N\_0  
IO\_L197P\_0  
IO\_L197N\_0  
IO\_L198P\_0  
IO\_L198N\_0  
IO\_L199P\_0  
IO\_L199N\_0  
IO\_L200P\_0  
IO\_L200N\_0  
IO\_L201P\_0  
IO\_L201N\_0  
IO\_L202P\_0  
IO\_L202N\_0  
IO\_L203P\_0  
IO\_L203N\_0  
IO\_L204P\_0  
IO\_L204N\_0  
IO\_L205P\_0  
IO\_L205N\_0  
IO\_L206P\_0  
IO\_L206N\_0  
IO\_L207P\_0  
IO\_L207N\_0  
IO\_L208P\_0  
IO\_L208N\_0  
IO\_L209P\_0  
IO\_L209N\_0  
IO\_L210P\_0  
IO\_L210N\_0  
IO\_L211P\_0  
IO\_L211N\_0  
IO\_L212P\_0  
IO\_L212N\_0  
IO\_L213P\_0  
IO\_L213N\_0  
IO\_L214P\_0  
IO\_L214N\_0  
IO\_L215P\_0  
IO\_L215N\_0  
IO\_L216P\_0  
IO\_L216N\_0  
IO\_L217P\_0  
IO\_L217N\_0