

예외적인 기계어 형식

STORE/STR

- ✓ 값을 기록할 목적지 레지스터는 필요가 없음
- ✓ 메모리에 전달할 소스 레지스터, 주소를 지정할 레지스터가 필요
- ✓ 주소를 지정하는 방법은 LOAD/LDR과 동일한 방법 적용
 - → DR 부분을 소스 레지스터 표현으로 활용
 - → 회로에서 이 부분에 대한 예외처리 필요함

COPY

- ✓ 소스 오퍼랜드가 1개만 필요함
- ✓ 레지스터일 수도 있고, 즉석 값일 수도 있어야 함
 - ightarrow 1번 오퍼랜드 부분은 무시하고, 2번 오퍼랜드 부분의 SR2/VAL 부분을 사용함

2019/11/14

10-3

TOY Date	D ₂₈ D ₂₈	CC DR 1 1 1 1 Rd 0 0 0 0 0 0 0 1 1 1 1 Rd	SR Rs Rs	v v v v v v v v v v v v v v v v v v v	b ₁₅ b ₁₃ SR2	VAL	b ₀
Day	D ₂₈ D ₂₈	CC DR 1 1 1 1 Rd 1 1 1 1 Rd 0 0 0 0 0 0 0 1 1 1 1 Rd	SR RS RS RS RS RS RS RS RS RS	v v v v v v v v v v v v v v v v v v v	SR2	VAL	
ADD 0 0 0 SUB 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 1 1 1 Rd 1 1 1 1 Rd 0 0 0 0 0 0 0 1 1 1 1 Rd	Rs Rs Rs Rs Rs Rs Rs 0 0 0 0	v v v v v v v v v v v v		VAL	
SUB 0 0 0 CMP 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0	1 1 1 1 Rd 0 0 0 0 0 0 0 1 1 1 1 Rd	Rs Rs Rs Rs Rs Rs Rs 0 0 0 0	v v v v v 1 v v	111	111	. 1
CMP 0 0 0 AND 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Rs	v v v v 1 v v	1 1 1	111	. 1
AND 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0	1 1 1 Rd	Rs Rs Rs Rs 0 0 0	v v v 1 v v	1 1 1	1 1 1	. 1
OR 0 0 0 NOT 0 0 0 COPY 0 0 0 LSL 0 0 0 ASL 0 0 0 LDR 0 0 0 LDR 0 0 0 STORE 0 1 STR 0 1 BRR 0 1	0 0 0 1 1 0 0 1 0 0 0 0 1 0 0	1 1 1 Rd 1 1 1 Rd 1 1 1 Rd 1 1 1 Rd	Rs Rs Rs	v v 1	111	1 1 1	. 1
XOR 0 0 0 NOT 0 0 0 COPY 0 0 0 LSL 0 0 0 ASL 0 0 0 LOAD 0 0 STORE 0 1 STR 0 1 BRR 0 1	0 0 1 0 0 0 0 1 0 0	1 1 1 Rd 1 1 1 Rd 1 1 1 Rd	Rs Rs 0 0 0	v 1 v	111	1 1 1	. 1
NOT 0 0 0 COPY 0 0 0 LSL 0 0 0 ASL 0 0 0 LOAD 0 0 0 LDR 0 0 1 STORE 0 1 BRR 0 1	0 0 1 0 0	1 1 1 Rd 1 1 1 Rd	Rs 0 0 0	1 V	1 1 1	1 1 1	. 1
COPY 0 0 0 LSL 0 0 0 ASL 0 0 ASR 0 0 LOAD 0 0 LDR 0 0 STORE 0 1 STR 0 1 BRR 0 1		1 1 1 Rd	0 0 0	v	111	1 1 1	. 1
LSL 0 0 0 LSR 0 0 0 ASL 0 0 ASR 0 0 LOAD 0 0 LDR 0 0 0 STORE 0 1 STR 0 1 BRR 0 1		-					
LSR 0 0 0 ASL 0 0 0 LOAD 0 0 LDR 0 0 0 STORE 0 1 STR 0 1 BRR 0 1	0 0 1 0 1	1 1 1 Rd	Re				!!
ASL 0 0 0 ASR 0 0 0 LOAD 0 0 LDR 0 0 0 STORE 0 1 STR 0 1 BRR 0 1	0 0 1 1 0		N.S	1	0 0 0	0	
ASR 0 0 0 LOAD 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 1 1 0	1 1 1 Rd	Rs	1	0 0 0	1	!
LOAD 0 0 0 LDR 0 0 1 STORE 0 1 1 BRR 0 1	0 0 1 1 1	1 1 1 Rd	Rs	1	0 0 0	0	i
LDR 0 0 1 STORE 0 1 STR 0 1 BR 0 1 BRR 0 1	0 0 1 1 1	1 1 1 Rd	Rs	1	0 0 0	1	
STORE 0 1 STR 0 1 BR 0 1 BRR 0 1	0 0 0	1 1 1 Rd	1 1 1	1			i
STR 0 1 BR 0 1 BRR 0 1	0 1 0 0 0	1 1 1 Rd	Ra	1			
BR 0 1	10000	0 0 0 Rs	1 1 1	1			!
BRR 0 1		0 0 0 Rs	Ra	1			
		NZP 111		1			_
LEA 0 1		NZP 111		1			i
	1 1 0 0 0	1 1 1 Rd	1 1 1	1			ON THE REAL PROPERTY.
LINK 0 1		111 111	-	1	0 0 0	0 0 0	1
RET 0 1	1 1 0 0 0	111 111		1	0 0 0	0 0 0	0
SWI 1 0	1 1 0 0 0 1 1 0 0 0	11111111		1	0 0 0	1000	THE RESERVE OF THE PARTY OF THE
2019/11/14 ^T 1 0	1 1 0 0 0 1 1 0 0 0 0 0 1 0 1		1 1 1 0	1	0 0 0	0 0 0	10

CC 코드로 DR 저장여부 선택


■ IR의 CC 부분의 NZP 와 CCR의 NZ 비트들의 조합으로 결정 ✓ OR(AND(CC[N], CCR[N]), AND(CC[Z], CCR[Z]), AND(CC[P], NOT(CCR[N]), NOT(CCR[Z]))


© Yong-Seok Kim, Kangwon National University. 2012~9


- CMP: SUB 와 동일하나 DR 에 저장하지 않음
 ✓ CC = 000 (SUB는 CC가 111)
 ✓ DR 은 무의미함 → 000 으로 처리
- STORE/STR: 결과를 레지스터에 저장하지 않음 ✓ CC = 000
- BR/BRR: 조건에 따라 분기 (PC 값 변경) ✓ CC의 NZP 를 필요한대로 설정
- 그 외 모든 명령어: 무조건 결과를 DR에 저장 ✓ CC = 111


2019/11/14


10-5

















단순한 회로를 위한 설계 (2) - 상태 개수 줄이기


- 유사 명령어들의 통합
- 어셈블리 언어로는 여러 가지지만 프로세서에는 몇 가지의 기본명령어들로 처리
- → 21개의 명령어들을 4개의 명령어 그룹으로 처리
 - ✓ ALU 명령어 그룹 (ADD, SUB, ... 등 12개)
 - ✓LDR 명령어 그룹 (LDR, LOAD)
 - ✓ STR 명령어 그룹 (STR, STORE)
 - ✓ BRR 명령어 그룹 (BRR, BR, LEA, LINK, RET)
 - ✓ (SWI와 RTI는 설계에서 제외)
- 명령어 그룹은 OP 부분의 코드로 구별

2019/11/14

© Yong-Seok Kim, Kangwon National University. 2012~9

기본명령어의 특수한 경우

- 기본 명령어의 특수한 경우로 처리
- NOT Rd. Rs
- → XOR Rd, Rs, -1
- LOAD Rd, address
- → LDR Rd, R7, offset
- ✔LOAD의 실행:
- DR ← M[PC + offset]
- ✔LDR의 실행:
- DR ← M[Ra + offset]
- → LOAD는 LDR에서 Ra 부분에 PC(R7)를 적용한 것임
- STORE Rs. address
- → STR Rs, R7, offset
- ✓ STORE의 실행: M[PC+offset] ← Rs
- ✓ STR의 실행:
- M[Ra+offset] ← Rs
- →STORE는 STR에서 Ra 부분에 PC(R7)를 적용한 것임
- BR cc, address
- → BRR cc, R7, offset
- ✔ BR의 실행:
- PC ← PC+offset
- ✔ BRR의 실행:
- PC ← Ra+offset
- → BR은 BRR에서 Ra 부분에 PC(R7)를 적용한 것임
- 2019/11/14



ALU 명	령어 그룹	© Yong-Seok Kim, Kangwon National University. 2012~9
	s 선택만 다를 뿐 실행동 OP 코드 (000) 부여	작은 동일함
명령어	TOY 프로세서 동작	
ADD	Rd ← Rs + Rs2	
SUB(CM	P) Rd ← Rs - Rs2	
AND	Rd ← Rs AND Rs2	
OR	Rd ← Rs OR Rs2	
XOR	Rd ← Rs XOR Rs2	
COPY	Rd ← Rs2	
LSL/LS	Rd ← Rs LSL/LSR Rs2	
ASL/AS	Rd ← Rs ASL/ASR Rs2	
2019/11/14		10-15

	b ₃₁ b ₂₉	b ₂₈ b ₂₆	b ₂₅ b ₂₃	B ₂₂ b ₂₀	b ₁₉ b ₁₇	b ₁₆	b ₁₅ b ₁₃	b ₁₂	b
명령어	OP	ALU	CC	DR	SR	٧	SR2	VAL	
ADD		000	111	Rd	Rs				
SUB		001	111	Rd	Rs				
CMP		0 0 1	000	Rd	Rs				
AND		010	111	Rd	Rs				
OR	000	011	111	Rd	Rs				
XOR		100	111	Rd	Rs				
COPY		101	111	Rd	Rs				
LSL/LSR		110	111	Rd	Rs				
ASL/ASR		111	111	Rd	Rs				, Hereit



© Yong-Seok Kim, Kangwon National University. 2012~9 STR 명령어 그룹 STR 명령어 그룹의 동작 명령어 TOY 프로세서 동작 STORE $M[R7 + offset] \leftarrow Rs$ M[Ra + offset] ← Rs • 동일한 OP 코드 (010) 부여 • ALU=000 ← Ra + offset 동작을 ALU의 ADD 기능 활용 $b_{31} \ b_{29} \ b_{28} \ b_{26} \ b_{25} \ b_{23} \ b_{22} \ b_{20} \ b_{19} \ b_{17} \ b_{16} \ b_{15} \ b_{13} \ b_{12}$ 명령어 OP ALU CC DR SR V SR2 VAL 000 000 offset STORE Rs R7 1 010 000 000 STR Rs Ra 1 offset 2019/11/14 10-18

BRR 명령어 그룹

■ 명령어의 실행

 ✓ BR 의 실행:
 조건 만족시 R7 ← R7 + offset

 ✓ BRR 의 실행:
 조건 만족시 R7 ← Ra + offset

 ✓ LEA 의 실행:
 Rd ← R7 + offset

 ✓ LEA 의 실행:
 Rd ← R7 + offset

 ✓ LINK 의 실행:
 R6 ← R7 + 1

 ✓ RET 의 실행:
 R7 ← R6 + 0

- 모두 동일한 실행 형식: DR ← SR + offset
- CCR은 갱신하지 않음

(주) ADD나 COPY 명령어를 사용하면 CCR 이 갱신됨

2019/11/14

10-19

© Yong-Seok Kim, Kangwon National University. 2012~9

BRR 명령어 그룹의 기계어 코드


- 동일한 OP 코드 (011) 부여
- ALU=000 ← SR + offset 동작을 ALU의 ADD 기능 활용


	b ₃₁ b ₂₉	b ₂₈ b ₂₆	b ₂₅ b ₂₃	b ₂₂ b ₂₀	b ₁₉ b ₁₇	b ₁₆	$b_{15} b_{13}$	b ₁₂ b ₀
명령어	OP	ALU	CC	DR	SR	V	SR2	VAL
BR		000	NZP	R7	R7	1		offset
BRR		000	NZP	R7	Ra	1		offset
LEA	011		111	Rd	R7	1		offset
LINK		000	111	R6	R7	1		1
RET		000	111	R7	R6	1		0


2019/11/14


10-20
















입 ^즉	<u> </u>						 .a					
현재상태 S₂S₁S₀	ОР	Z e X t N ₂ N ₁ N ₀	AddrPC	AddrALU	DataDR	DataALU	- LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr
000												
0 0 1												
0 1 0												
0 1 1												
100												
1 0 1												
110												
111	ххх	110	1	0	0	0	1	0	0	0	1	0




Pa 10 Black	णन	상태의	4 /	dlo	1 -		iĽ	15				
입	<u></u> 력					출						
현재상태	OD	Next	AddrPC	AddrAL	DataDR	DataAL	LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr
$S_2S_1S_0$	OP	N ₂ N ₁ N ₀	PC	<u> </u>)R	🖰		,	R		ᄧ	¥r
	000	000										
	0 0 1	0 0 1										
	0 1 0	010										
110	0 1 1	011					•					
110	100	100	0	0	0	0	0	0	0	1	0	X
	1 0 1	1 0 1										
	1 1 0	110										
	111	111										


01-	14												Ī
입력	4	Z	<u>></u>	<u>></u>	D		력 	5	5	3	3	S	
현재상태	OP	Next	AddrPC	AddrALU	DataDR	DataALU	LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr	
$S_2S_1S_0$		N ₂ N ₁ N ₀	C	ב	P	[,		ח	۲r	
000													
0 0 1													
010													
0 1 1													
1 0 0													
1 0 1													
110	ОР	ОР	0	0	0	0	0	0	0	1	0	x	
111	xxx	110	1	0	0	0	1	0	0	0	1	0	









013	н												Ī
입력 현재상태 S₂S₁S₀	OP	Z e x t	AddrPC	AddrALU	DataDR	출 DataALU	턴 LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr	
000	xxx	111	0	0	0	1	0	1	1	0	0	х	
0 0 1	ххх	111	0	1	0	0	0	1	0	0	1	0	
0 1 0													
0 1 1													
100													
101													
110	ОР	ОР	0	0	0	0	0	0	0	1	0	x	
111	xxx	110	1	0	0	0	1	0	0	0	100	0	



		I											1
입력	벽					출							
현재상태 S₂S₁S₀	ОР	N ₂ N ₁ N ₀	AddrPC	AddrALU	DataDR	DataALU	dir	LdDR	LdCCR	IncPC	MemEn	MemWr	
000	ххх	111	0	0	0	1	0	1	1	0	0	х	
0 0 1	ххх	111	0	1	0	0	0	1	0	0	1	0	
0 1 0	ххх	111	0	1	1	0	0	0	0	0	1	1	İ
0 1 1													
100													
101													
110	ОР	ОР	0	0	0	0	0	0	0	1	0	х	
111	xxx	110	1	0	0	0	1	0	0	0	1	0	



		T											I
입력	벽					출	력						
현재상태 S₂S₁S₀	ОР	Z e Xt N₂N₁N₀	AddrPC	AddrALU	DataDR	DataALU	LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr	
000	ххх	111	0	0	0	1	0	1	1	0	0	х	
0 0 1	ххх	111	0	1	0	0	0	1	0	0	1	0	
010	ххх	111	0	1	1	0	0	0	0	0	1	1	
0 1 1	ххх	111	0	0	0	1	0	1	0	0	0	х	
100													
101													
110	ОР	ОР	0	0	0	0	0	0	0	1	0	х	
111	ххх	110	1	0	0	0	1	0	0	0	1	0	




상태 플립플롭의 다음 상태 처리

- 조합논리회로 부분의 입력이 6비트인데 OP 부분을 제외하여 3비트로 줄이면 회로가 훨씬 단순해질 것임
- 동작 특성 분석
 - ✓ 명령어 해독 (110) 상태에서는 외부 입력인 OP 3비트를 저장
 - ✓ 이외의 상태에서는 지정된 Next 3비트를 저장
- 처리방안: 상태 플립플롭에 OP 3비트 또는 조합논리회로에 서 나오는 Next 3비트 를 선택하여 저장
 - ✓ 멀티플렉서를 활용하여 명령어 해독 상태일 때는 OP 3비트를 선택, 이 외의 상태일 때는 Next 3비트를 선택
 - ✓ 멀티플렉서 선택신호로서 명령어 해독 상태를 표시하는 신호(Decode) 필요
 - ✓ 조합논리회로 입력에는 OP 3비트가 필요 없음

10-40


2019/11/14








71111	OI	Log	IC '	신오	2 6	!디	# ((상I	태 1	100	, 10)1 5
현 재 상 태	Decode	Next	AddrPC	AddrALU	DataDR	DataALU	LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr
000	0	111	0	0	0	1	0	1	1	0	0	Х
001	0	111	0	1	0	0	0	1	0	0	1	0
010	0	111	0	1	1	0	0	0	0	0	1	1
011	0	111	0	0	0	1	0	1	0	0	0	Х
100	0	111	0	0	0	0	0	0	0	0	0	Х
101	0	111	0	0	0	0	0	0	0	0	0	Х
110	1	xxx	0	0	0	0	0	0	0	1	0	Х
111	0	110	1	0	0	0	1	0	0	0	1	0


onti	ol	Log	ic ·	시호	호진	121	垂	(완	선)				
					Spirit III				O ,				
현 재 상 태	Decode	Next	AddrPC	AddrALU	DataDR	DataALU	LdIR	LdDR	LdCCR	IncPC	MemEn	MemWr	
000	0	111	0	0	0	1	0	1	1	0	0	0	
001	0	111	0	1	0	0	0	1	0	0	1	0	
010	0	111	0	1	1	0	0	0	0	0	1	1	
011	0	111	0	0	0	1	0	1	0	0	0	0	
100	0	111	0	0	0	0	0	0	0	0	0	0	
101	0	111	0	0	0	0	0	0	0	0	0	0	
110	1	111	0	0	0	0	0	0	0	1	0	0	
111	0	110	1	0	0	0	1	0	0	0	1	0	
































































-1	= 7L =	HOL	TLOI H	1-1			
외	로각부	문의	없의 단	1와			
클록	TOY 프로세서	PC	RO	R1	IR	주소버스의	데이터버스
순서	내부상태					내용	의 내용
1	명령어 읽기	0x00002000	0x00000000	0x00000000	0x238F0004	0x00002000	0x238F0004
2	명령어 해석	0x00002001	0x00000000	0x00000000	0x238F0004	-	-
3	명령어 실행	0x00002001	0x00001234	0x00000000	0x238F0004	0x00002005	0x00001234
4	명령어 읽기	0x00002001	0x10000234	0x00000000	0x239F0004	0x00002001	0x239F0004
5	명령어 해석	0x00002002	0x00001234	0x00000000	0x239F0004	-	-
6	명령어 실행	0x00002002	0x00001234	0x00004321	0x239F0004	0x00002006	0x00004321
7	명령어 읽기	0x00002002	0x00001234	0x00004321	0x03802000	0x00002002	0x03802000
8	명령어 해석	0x00002003	0x00001234	0x00004321	0x03802000	-	-
9	명령어 실행	0x00002003	0x00005555	0x00004321	0x03802000	-	0x00005555
10	명령어 읽기	0x00002003	0x00005555	0x00004321	0x400F0001	0x00002003	0x400F0001
11	명령어 해석	0x00002004	0x00005555	0x00004321	0x400F0001	-	-
12	명령어 실행	0x00002004	0x00005555	0x00004321	0x400F0001	0x00002005	0x00005555
13	명령어 읽기	0x00002004	0x00005555	0x00004321	0x97F100FF	0x00002004	0x97F100FF
14	명령어 해석	0x00002005	0x00005555	0x00004321	0x97F100FF	- 1111	III
15	명령어 실행	0x00002005	0x00005555	0x00004321	0x97F100FF	???	???

