Logic Design Final Project Report

2019-18499 김준혁

▶ Microprocessor의 하위 모듈 Verilog Code

```
21 module Freq Div(
 22
         input CLK IN,
         input RST,
 23
 24
         output reg CLK,
 25
         output reg [1:0] State
 26
         );
 27
         //50Mhz oscillator to lhz Clock
 28
 29
 30
         reg [31:0] cnt;
 31
         initial begin
 32
 33
              State <= 2'b00;
 34
 35
 36
         always @ (posedge CLK IN) begin
             if(RST) begin
 37
                  cnt <= 32'd0;
 38
                 CLK <= 1'b0;
 39
                  State <= 2'b00;
 40
 41
              end else begin
                 if(cnt == 32'd25000000) begin
 42
                      cnt <= 32'd0;
 43
 44
                     if(CLK == 1'b0) begin
 45
                          State <= 2'b00;
 46
                      end
                      CLK <= ~CLK;
 47
 48
                  end else begin
                     cnt <= cnt + 1;
 49
                     if(CLK == 1'bl) begin
 50
 51
                          if(cnt == 32'd500) begin
                              State <= 2'b01;
 52
                          end else if(cnt == 32'd1000) begin
 53
                              State <= 2'b10;
 54
                          end else if(cnt == 32'd1500) begin
 55
 56
                              State <= 2'b11;
                          end
 57
                     end
 58
 59
                  end
             end
 60
         end
 61
 62
 63 endmodule
 64
```

(Frequency Divider의 Verilog Code - Freq_Div.v) 입력: CLK_IN (50Mhz oscillator 입력), RST (리셋) 출력: CLK (1hz Clock으로 변환된 출력), State (이에 따라 특정 모듈 활성화)

<간단한 모듈 설명>

FPGA 보드에 달려있는 50Mhz oscillator의 입력을 1hz로 변환시키며, 특정 시간이 지남에

따라 State를 변화시키는 모듈이다. 리셋 버튼을 누를 시에는 CLK이 초기화된다. oscillator 가 2500만 번 진동 시에 CLK의 값을 바꿈으로써 1hz CLK을 생성한다.

기본 Frequency Divider와 다른 점은, 이 모듈 내에서 State를 시간에 따라 바꾼다는 것인데, 이는 Read/ Write와 관련된, Register와 Data Memory의 특정 기능 활성화의 딜레이로 인한 오류를 방지하기 위함이다. CLK가 0일 때 State는 00으로, CLK가 1이 되는 순간 이후 500회 진동마다 State를 01, 10, 11로 변화시켰다. State가 00 또는 11일 때는 특별한 모듈의 활성화가 없으며, 01, 10일 때 활성화가 일어나게 하였다. 자세한 내용은 관련 모듈 설명에서 추가로 설명할 것이다.

```
module State Control (
21
        input [1:0] State,
22
23
        output State Reg Write,
        output State Memory
24
25
        );
26
        assign State Reg Write = State[1];
27
28
        assign State Memory = State[0];
29
   endmodule
30
31
```

(State Control Unit의 Verilog Code - State_Control.v)

입력: State

출력 : State_Reg_Write (레지스터 쓰기 활성화), State_Memory (메모리 읽기, 쓰기 활성화)

<간단한 모듈 설명>

Freq_Div에서 변화한 State를 이용해 어떠한 모듈을 활성화할지 컨트롤하는 유닛이다. State_Reg_Write은 레지스터에 쓰기를 활성화하는 것이며, State가 10일 때 1이 된다. State_Memory는 메모리의 읽기, 쓰기를 활성화하는 것이며, State가 01일 때 1이 된다.

```
21 module Control (
22
       input [1:0] Opcode,
       output [7:0] CtrlSign
24
25
       26
27
       // CtrlSign Info
       // index |
                   Meaning
28
                     RegDst
29
                     RegWrite
30
       // 5
                     ALUSTO
31
       // 4
32
                     Branch
       // 3
33
                     MemRead
                     MemWrite
34
       11
                     MemtoReg
35
          0
                     ALUOP
36
       37
38
       assign CtrlSign = (Opcode == 2'b00) ? 8'b11000001 :
39
                     (Opcode == 2'b01) ? 8'b01101010 :
40
                     (Opcode == 2'b10) ? 8'b00100100 :
41
                     8'b000100000:
42
43
    endmodule
44
45
```

(Control Unit의 Verilog Code - Control.v)

입력: Opcode (Instruction[7:6])

출력: CtrlSign (Control Sign, 총 8가지)

<간단한 모듈 설명>

입력받는 Instruction[7:6]은 Opcode를 의미하며, 이 Opcode에 따라 활성화할 Control Signal을 출력하며, 이는 pdf에 있는 내용을 참고했다. 출력하는 CtrlSign은 7:0의 배열로 정의했으며, 7번부터 0번까지 각각 RegDst, RegWrite, ALUSrc, Branch, MemRead, MemWrite, MemtoReg, ALUOP를 의미한다. 각 Opcode에 따른 출력할 CtrlSign은 위의 코드와 같다. SW(Opcode = 10), J(Opcode = 11)의 경우에는 RegDst와 MemtoReg를 X(상관 없음)로 pdf에 설명되어 있지만, 혼란을 방지하고자 우리 코드에서는 0으로 만들기로 하였다.

```
21 module MUX (
        input [7:0] NumA,
22
23
        input [7:0] NumB,
        input Select,
24
        output [7:0] Result
25
26
        );
27
        assign Result = (Select == 1'b0) ? NumA : NumB;
28
29
30 endmodule
31
```

(Multiplexer의 Verilog Code - MUX.v)

입력: NumA (8bits), NumB (8bits), Select

출력: Result (8bits)

<간단한 모듈 설명>

8비트로 이루어진 두 값을 입력을 받고, Select가 지정하는 위치의 값을 출력하는 모듈이다. Select가 0일 때 Result로 출력되는 것은 NumA, Select가 1일 때 NumB가 출력된다.

```
21 module PC(
 22
        input CLK,
 23
         input RST,
         input [7:0] NewPC,
 24
         output reg [7:0] PCout
  25
  26
         );
  27
  28
         reg ready;
  29
         initial begin
  30
            PCout <= 0;
  31
             ready <= 0;
  32
         end
  33
  34
  35
         always @(posedge CLK or posedge RST) begin
  36
             if(RST) begin
                 PCout <= 0;
  37
                 ready <= 0;
  38
  39
             end else begin
                 if(ready == 1'b0) begin
  40
                     ready <= 1;
  41
                 end else begin
  42
                    PCout <= NewPC;
  43
                 end
  44
  45
             end
  46
         end
  47
  48 endmodule
  49
(PC 모듈의 Verilog Code - PC.v)
입력: CLK (1hz Clock), RST (리셋), NewPC (다음 PC)
출력: PCout (PC 출력)
```

<간단한 모듈 설명>

다음 PC를 입력받아 이를 CLK가 0에서 1이 될 때 기존 PC를 이로 교체하는 모듈이다. RST이 1일 때는 PC가 초기화되며,

```
21 module Reg Data Select Converter (
22
      input [3:0] IN,
23
       output reg [1:0] OUT
24
      );
25
26
      always begin
          if(IN[0] == 1) begin
27
              OUT = 2'b00;
28
29
          end else if (IN[1] == 1) begin
               OUT = 2'b01;
30
          end else if(IN[2] == 1) begin
31
32
              OUT = 2'b10;
           end else if (IN[3] == 1) begin
33
               OUT = 2'b11;
34
35
           end
36
      end
37
38 endmodule
39
```

(Register Data Select Converter♀) Verilog Code - Reg_Data_Select_Converter.v)

입력 : IN (4bits) 출력 : OUT (2bits)

<간단한 모듈 설명>

보고 싶은 레지스터를 선택하는 입력(버튼 4개로 이루어짐)을 2비트의 레지스터 주소값으로 변환시키는 모듈이다. 사실상 인코더라 봐도 무방하다. 4비트의 버튼입력을 2비트로 바꾸어준다.

```
21 module Registers (
         input CLK,
  22
  23
          input RST,
         input State Reg Write,
  24
  25
         input [1:0] Read_Reg1,
  26
         input [1:0] Read Reg2,
         input [1:0] Write Reg,
  27
         input [7:0] Reg Write Data,
  28
         input RegWrite,
  29
  30
          input [1:0] Reg Data Select,
         output [7:0] Reg Data,
  31
  32
         output [7:0] Read Datal,
          output [7:0] Read Data2,
  33
         output reg [7:0] Reg_Write_Data_Save
  34
  35
  36
         reg [7:0] register[3:0];
  37
  38
          // Initialiize
  39
  40
          initial begin
  41
             register[0] = 0;
  42
              register[1] = 0;
  43
              register[2] = 0;
              register[3] = 0;
  44
  45
  46
          assign Read Datal = (Read Regl == 2'b00) ? register[0] :
  47
                               (Read Reg1 == 2'b01) ? register[1] :
  48
                               (Read Reg1 == 2'bl0) ? register[2] :
  49
  50
                              register[3];
  51
  52
          assign Read Data2 = (Read Reg2 == 2'b00) ? register[0] :
                               (Read Reg2 == 2'b01) ? register[1] :
  53
                              (Read Reg2 == 2'b10) ? register[2] :
  54
                              register[3];
  55
  56
          assign Reg Data = (Reg Data Select == 2'b00) ? register[0] :
  57
  58
                             (Reg_Data_Select == 2'b01) ? register[1] :
  59
                             (Reg_Data_Select == 2'bl0) ? register[2] :
                            (Reg Data Select == 2'bl1) ? register[3] :
  60
                            ; 00000000d'8
  61
  62
  63
         always @(posedge RST or posedge State Reg Write) begin
              if(RST) begin
  64
  65
                 register[0] = 0;
                  register[1] = 0;
  66
                  register[2] = 0;
  67
                  register[3] = 0;
  68
  69
              end else begin
                  Reg Write Data Save = Reg Write Data;
  70
                  if (RegWrite == 1'b1) begin
  71
  72
                      register[Write Reg] = Reg Write Data;
                  end
  73
  74
              end
  75
          end
  76
  77 endmodule
```

(Registers의 Verilog Code - Registers.v)

입력: CLK (1hz CLK), RST (리셋), State_Reg_Write (레지스터 쓰기 활성화 신호) Read_Reg1 (Register1(=RS)의 주소), Read_Reg2 (Register2(=RT)의 주소), Write_Reg (Write Register(=RD)의 주소), Reg_Write_Data (Write Register에 쓸 값), RegWrite (Register에 값을 쓸 것인지에 대한 CtrlSign), Reg_Data_Select (보고 싶은 레지스터 주소)

출력 : Reg_Data (보고 싶은 레지스터의 값), Read_Data1 (Register1(=RS)에 저장되어 있던

값), Read_Data2 (Register2(=RT)에 저장되어 있던 값, Reg_Write_Data_Save (레지스 터에 쓴 값을 저장한 것)

<간단한 모듈 설명>

레지스터 모듈이다. 처음에 모두 0이라 초기화된다. Read_Data1은 Read_Reg1이 의미하는 주소의 레지스터값을 출력하며, Read_Data2는 Read_Reg2 주소의 레지스터값을 출력한다. Reg_Data는 버튼을 눌러 들어온 신호를 2비트로 인코드한 값에 해당하는 주소의 레지스터 값을 출력한다.

RST가 1로 입력되면, 모든 레지스터가 0으로 초기화되며, State_Reg_Write가 0에서 1이되는 시점에서 RegWrite 신호가 1이라면, 들어온 Reg_Write_Data 값을 Write_Reg가 의미하는 주소의 레지스터에 저장하며, Reg_Write_Data 값을 출력을 위한 Reg_Write_Data_Save에 또한 저장한다(이는 RegWrite 신호와 관계없다).

```
21 module ALU(
22
       input [7:0] NumA,
23
       input [7:0] NumB,
       input ALUOP,
24
25
       output [7:0] Result
26
27
       assign Result = NumA + NumB;
28
29
30
   endmodule
31
```

(ALU의 Verilog Code - ALU.v)

입력: NumA (8bits), NumB (8bits), ALUOP

출력: Result (8bits)

<간단한 모듈 설명>

본래는 ALUOP 신호에 따라 8비트로 이루어진 두 입력을 더해서 출력하는 모듈이지만, 우리 코드에서는 ALUOP에 관련없이 항상 두 값을 더해서 출력한다.

```
21 module v8_to_5_Compressor(
22 input [7:0] Address8bits,
23 output [4:0] Address5bits
24 );
25
26 assign Address5bits = Address8bits[4:0];
27
28 endmodule
29
```

(Compressor (8bits->5bits) 의 Verilog Code - v8_to_5_Compressor.v)

입력: Address8bits (메모리 주소 8비트 입력) 출력: Address5bits (메모리 주소 5비트 출력)

<간단한 모듈 설명>

ALU로부터 나온 결과가 데이터 메모리의 주소값으로 들어가게 되는데, 이는 8비트이기 때문에 32개의 데이터 메모리의 인덱스를 초기화하는 경우가 발생할 수 있다. 이를 방지하기 위해 8비트 주소값을 5비트로 압축하는 모듈이다.

```
21 module Data Memory(
 22
         input CLK.
         input RST,
         input State Memory,
 24
         input [4:0] Address,
 25
  26
         input [7:0] Write Data,
         input MemRead,
  27
 28
         input MemWrite,
 29
        output reg [7:0] Read Data
 30
        );
  31
        reg [7:0] mem[31:0];
  32
 33
 34
        initial begin
             mem[0] <= 0;
  35
             mem[1] <= 1;
  36
  37
             mem[2] <= 2;
             mem[3] <= 3;
  38
             mem[4] <= 4;
 39
 40
             mem[5] <= 5;
             mem[6] <= 6;
 41
             mem[7] <= 7;
  42
             mem[8] <= 8;
  43
             mem[9] <= 9;
  44
             mem[10] <= 10;
  45
             mem[11] <= 11;
  46
             mem[12] <= 12;
  47
  48
             mem[13] <= 13;
             mem[14] <= 14;
  49
             mem[15] <= 15;
  50
  51
            mem[16] <= 0;
            mem[17] <= -1;
  52
             mem[18] <= -2;
  53
  54
             mem[19] <= -3;
             mem[20] <= -4;
  55
             mem[21] <= -5;
  56
  57
             mem[22] <= -6;
             mem[23] <= -7;
  58
             mem[24] <= -8;
  59
             mem[25] <= -9;
  60
             mem[26] <= -10;
  61
  62
             mem[27] <= -11;
             mem[28] <= -12;
  63
             mem[29] <= -13;
  64
  65
             mem[30] <= -14;
             mem[31] <= -15;
  66
  67
         end
 60
```

```
68
         always @(posedge RST or posedge State Memory) begin
 70
             if(RST) begin
 71
                 mem[0] <= 0;
                 mem[1] <= 1;
 72
                 mem[2] <= 2;
 73
 74
                 mem[3] <= 3;
                 mem[4] <= 4;
 75
 76
                 mem[5] <= 5;
                 mem[6] <= 6;
 77
 78
                 mem[7] <= 7;
                 mem[8] <= 8;
 79
 80
                 mem[9] <= 9;
                 mem[10] <= 10:
 81
                mem[11] <= 11;
 82
 83
                mem[12] <= 12;
                 mem[13] <= 13;
 84
                 mem[14] <= 14;
 85
 86
                mem[15] <= 15;
 87
                mem[16] <= 0;
                 mem[17] <= -1;
 88
 89
                 mem[18] <= -2;
                 mem[19] <= -3;
 90
                mem[20] <= -4;
 91
 92
                mem[21] <= -5;
                 mem[22] <= -6;
 93
                 mem[23] <= -7;
 94
                mem[24] <= -8;
 95
 96
                mem[25] <= -9;
                 mem[26] <= -10;
 97
 98
                 mem[27] <= -11;
                 mem[28] <= -12;
 99
                mem[29] <= -13;
100
                mem[30] <= -14;
101
                 mem[31] <= -15;
102
103
             end else begin
                 if (MemWrite == 1'bl) begin
104
105
                     mem[Address] <= Write Data;
                 end
106
107
                 if (MemRead == 1'bl) begin
                     Read Data <= mem[Address];
108
109
                 end
             end
110
         end
111
112
113 endmodule
```

(Data Memory의 Verilog Code - Data_Memory.v)

입력 : CLK (1hz CLK), RST (리셋), State_Memory (데이터 메모리 읽기 및 쓰기 활성화 신

- 호), Address (5bits), Write_Data (데이터 메모리에 쓸 값), MemRead (메모리 읽기 신
- 호), MemWrite (메모리 쓰기 신호)

출력: Read_Data (해당 주소의 데이터 메모리에 저장된 값),

<간단한 모듈 설명>

데이터 메모리 모듈이다. 시작할 때, RST가 1일 때 초기화되며, State_Memory가 0에서 1이 될 때, MemWrite가 1이면 Address가 가리키는 메모리에 들어온 데이터(Write_Data)를 저장하며, MemRead가 1이면 Address가 가리키는 메모리에 들어있는 값을 읽어 Read_Data로 내보낸다.

```
21 module Sign_Extend(
22    input [1:0] IN,
23    output [7:0] OUT
24    );
25
26    assign OUT = (IN[1] == 1) ? 8'b11111100 + IN : 8'b000000000 + IN;
27
28 endmodule
29
```

(Sign Extension의 Verilog Code - Sign_Extend.v)

입력 : IN (2bits) 출력 : OUT (8bits)

<간단한 모듈 설명>

2비트 값을 8비트로 Sign Extend 해주는 모듈이다. Instruction[1:0]을 Imm으로 만드는 데 사용되었다.

```
21 module v7_Segment(
         input [3:0] hex,
 22
         output reg [6:0] seg
 23
 24
 25
 26
         always begin
 27
             case (hex)
                 4'b0000 : sea <= 7'b01111111;
 28
                 4'b0001 : seg <= 7'b0000110;
 29
                 4'b0010 : seg <= 7'b1011011;
 30
                 4'b0011 : seg <= 7'b1001111;
 31
                 4'b0100 : seg <= 7'b1100110;
  32
                 4'b0101 : seg <= 7'b1101101;
 33
                 4'b0110 : seg <= 7'b1111101;
 34
                 4'b0111 : seg <= 7'b0000111;
 35
                 4'b1000 : seg <= 7'b1111111;
 36
                 4'b1001 : seg <= 7'b1101111;
 37
                 4'b1010 : seg <= 7'b1110111;
  38
                 4'b1011 : seg <= 7'b11111100;
 39
                 4'bl100 : seg <= 7'b0111001;
  40
                 4'bl101 : seg <= 7'bl011110;
  41
                 4'bl110 : seg <= 7'bl111001;
  42
                 4'blll1 : seg <= 7'bll10001;
  43
  44
             endcase
         end
  45
  46
 47 endmodule
```

(7-Segment의 Verilog Code - v7_Segment.v)

입력 : hex (4bits) 출력 : seg (7bits)

<간단한 모듈 설명>

HEX(16진수)로 들어온 입력을 0~9까지는 숫자, 10~15까지는 A~F로, 7-Segment로 나타낼수 있도록 변환해주는 모듈이다. 이때 B와 D는 소문자로 표현하여 다른 숫자와의 혼란을 방지하였다.

Microprocessor의 Verilog Code


```
module Microprocessor(
input [7:0] Instruction,
input CLK_IN,
input RST,
input [3:0] SEL_REG,
output [7:0] Read Address, //same as PC
output [6:0] SEG1, // bigger digit
output [6:0] SEG3, // PC bigger digit
output [6:0] SEG4, // PC smaller digit
output [6:0] SEG5, // test bigger digit
output [6:0] SEG6, // test smaller digit
output [6:0] SEG6 // test smaller digit
wire CLK; // Just a Clock
wire [1:0] State; // For Control the timing
wire [7:0] Curlsign; // Control Sign
wire [7:0] Imm; // Ummediate (constant)
wire [7:0] Read Datal; // Result of Read register]
wire [7:0] Read Data2; // Result of Read register]
wire [7:0] Red Data2; // Result of ALU
wire [7:0] Red Data3; // Result of Data memory
wire [7:0] Reg Write Data Save; // What to must show
wire State Reg Write; // Write on register when this is I
wire State Memory; // activate memory r/w when this is I
wire State Memory; // activate memory r/w when this is I
wire [7:0] NewDC;
wire [7:0] Reg Write Data; //
wire [7:0] ALU Input2;
wire [7:0] ALU Input2;
wire [7:0] Reg Data; // Compressed ALU Result
wire [7:0] Reg Data;
//CLK generator
 60
61
 62
63
64
65
66
67
71
72
73
74
75
77
80
81
82
                  //CLK generator Freq_Div FD1(.CLK_IN(CLK_IN), .RST(RST), .CLK(CLK), .State(State)); //Get lhz CLK
                  //State Control
State_Control SCI(.State(State), .State_Reg_Write(State_Reg_Write), .State_Memory(State_Memory)); //transform State into Specific Control
83
84
85
86
87
                  Control C1(.Opcode(Instruction[7:6]), .CtrlSign(CtrlSign)); //Send CtrlUnit Opcode
                  //NewPC Generator //NewPC_Generator NPGI(.Read_Address(Read_Address), .Branch(CtrlSign[4]), .Imm(Imm), .NewPC(NewPC));
                    PEC P1(.CLK(CLK), .RST(RST), .NewPC(CtrlSign[4] ? (Read_Address + 8'b00000001 + Imm) : (Read_Address + 8'b00000001)), .PCout(Read_Address));
                    assign Write_Reg = (CtrlSign[7] == 1) ? Instruction[1:0] ; Instruction[3:2];
                    MUX M2(.NumA(ALU_Result), .NumB(Read_Data), .Select(CtrlSign[1]), .Result(Reg_Write_Data));
                    //Reg_Data_Select_GEN
Reg_Data_Select_Converter RDSC1(.IN(SEL_REG), .OUT(Reg_Data_Select));
                                            l(.CLK(CLK), .RST(RST), .State_Reg_Write(State_Reg_Write), .Read_Regl(Instruction[5:4]), .Read_Reg2(Instruction[3:2]), .Write_Reg(Write_Reg), .Reg_Write_Data(Reg_Write_Data), .RegWrite(CtrlSign[6]), .Read_Datal(Read_Datal), .Read_Data2(Read_Data2), .Reg_Write_Data_Sve(Reg_Write_Data_Sve(Reg_Write_Data_Sve), .Reg_Data_Select(Reg_Data_Select), .Reg_Data(Reg_Data));
  101
  102
 103
 104
105
                    //Make ALU_Input2
MUX M3(.NumA(Read_Data2), .NumB(Imm), .Select(CtrlSign[5]), .Result(ALU_Input2));
 106
107
 108
 109
                    //ALU ALU Al(.NumA(Read_Datal), .NumB(ALU_Input2), .ALUOP(CtrlSign[0]), .Result(ALU_Result));
 110
 111
                    //Data Memory Address 8bits to 5bits v8_to_5_Compressor COMP1(.Address8bits(ALU_Result), .Address5bits(ALU_Result_5));
 112
 113
114
 115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
                    //Data Memory Di(.CLK(CLK), .RST(RST), .State_Memory(State_Memory), .Address(ALU_Result_5), .Write_Data(Read_Data2), .MemRead(CtrlSign[3]), .MemWrite(CtrlSign[2]), .Read_Data(Read_Data));
                    Sign_Extend SE1(.IN(Instruction[1:0]), .OUT(Imm));
                   v7_Segment V1(.hex(Reg_Write_Data_Save[7:4]), .seg(SEG1));
v7_Segment V2(.hex(Reg_Write_Data_Save[3:0]), .seg(SEG2));
v7_Segment V3(.hex(Read_Address[7:4]), .seg(SEG3));
v7_Segment V4(.hex(Read_Address[3:0]), .seg(SEG4));
v7_Segment V5(.hex(Reg_Data[7:4]), .seg(SEG5));
v7_Segment V6(.hex(Reg_Data[3:0]), .seg(SEG6));
```

(Microprocessor의 Verilog Code - Microprocessor.v)

입력 : Instruction (8-bit Inst), CLK_IN (50Mhz oscillator), RST (Reset Button), SEL_REG (Select Register Button)

출력: Read_Address (PC), SEG1 (Reg_Write_Data[7:4]), SEG2(Reg_Write_Data[3:0]), SEG3(Read_Address[7:4]), SEG4(Read_Address[3:0]), SEG5(Reg_Data[7:4]), SEG6(Reg_Data[3:0])

<간단한 모듈 설명>



8-bit Instruction 입력을 받고, 50Mhz 진동을 1hz로 변환한 것을 이용해, 1초마다 하나씩 Instruction의 명령을 수행하는 마이크로프로세서다. 리셋 버튼을 누르면 초기화된다. 7-Segment 출력은 맨 왼쪽 2개는 Reg_Write_Data(정확히는 그 값을 저장한 Reg_Write_Data_Save), 가운데 2개는 Read_Address(현재 PC), 맨 오른쪽 2개는 보려고 한 레지스터에 들어있는 값을 보여준다. 이 레지스터 선택은 오른쪽 버튼 4개를 이용해 선택할수 있다.

이 마이크로프로세서는 기본적으로 pdf에 나오는 형태대로 wire들을 연결해주었다. 대부분

의 모듈과 들어간 변수들은 하위 모듈에서 대부분 설명했기 때문에 생략한다. 이에 설명되지 않은 부분만 설명하려고 한다.

원래 NewPC_Generator라는 모듈을 이용하려 했지만, 찾지 못한 오류 때문에 주석 처리하여 비활성화 시켰으며, 이에 대한 내용은 아래에 추가하였다. 대신 PC 모듈에 들어갈 NewPC에 본래 들어갈 모듈의 결과를 직접 계산하여 들어가게 하였다.

Write_Reg는 MUX를 이용해 구할 수 있지만, 직접 만든 MUX.v는 8비트 입력을 받기 때문에, 이를 변환해주는 과정을 생략하기 위해 assign을 통해 직접 계산하여 정의했다.

이름이 M3인 MUX는 ALU에 들어갈 두 번째 값(NumB)을 Read_Data2와 Imm 중 선택하는 역할을 한다.

▶ 찾지 못한 오류로 제외된 Verilog 코드

```
21 module ADD(
       input [7:0] NumA,
22
       input [7:0] NumB,
23
24
        output [7:0] Result
25
        );
26
        assign Result = NumA + NumB;
27
28
   endmodule
29
30
```

(Adder의 Verilog Code - ADD.v)

입력: NumA (8bits), NumB (8bits)

출력: Result (8bits)

<간단한 모듈 설명>

8비트로 이루어진 두 값을 입력을 받고, 두 값을 더한 결과를 내보내는 Adder 모듈이다. 아래의 NewPC_Generator가 오류로 인해 제외되면서, ADD 모듈이 쓰이는 곳이 없어 제외되 었다.

```
21 module NewPC Generator(
           input [7:0] Read_Address,
 23
           input Branch,
           input [7:0] Imm.
           output [7:0] NewPC
 26
 27
          wire [7:0] Result Al;
 29
          wire [7:0] Result_A2;
 30
          ADD Al(.NumA(Read_Address), .NumB(8'b00000001), .Result(Result_Al));
          ADD A2(.NumA(Result A1), .NumB(Imm), .Result(Result A2)); //Rea
MUX M1(.NumA(Result_A1), .NumB(Result_A2), .Select(Branch), .Result(NewPC));
                                                                                               //Read_Address + 1 + Imm
 33
                                                                                                       //Select between up two
 35
     endmodule
```

(New PC Generator의 Verilog Code - NewPC_Generator.v)

입력: Read_Address (현재 PC), Branch, Imm

출력: NewPC (다음 PC)

<간단한 모듈 설명>

다음 PC를 생성하는 모듈로, 2개의 ADD와 1개의 MUX로 이루어져 있다. ADD를 통해 현재 PC+1과 현재 PC+1+Imm을 생성하여, MUX에서 Branch 신호에 따라 둘 중 하나의 값을 다음 PC로 선택하는 모듈이었다. 하지만, J 명령에서 알 수 없는 오류를 일으켜 제외되었다.

▶ 시뮬레이션을 통한 Microprocessor 확인

```
21 module InstructionMem10(
        input [7:0] Read Address,
22
        output [7:0] Instruction
 23
 24
 25
         wire [7:0] MemByte [31:0];
 26
 27
 28
         assign MemByte[0]=8'b01000100;
         assign MemByte[1]=8'b01001001;
 29
         assign MemByte[2]=8'b00011001;
 30
         assign MemByte[3]=8'b10000100;
 31
 32
         assign MemByte[4]=8'b01000100;
 33
         assign MemByte[5]=8'b01001001;
 34
         assign MemByte[6]=8'b00011001;
 35
         assign MemByte[7]=8'b10000100;
 36
 37
          assign MemByte[8]=8'b01000100;
 38
          assign MemByte[9]=8'b01001001;
 39
         assign MemByte[10]=8'b00011001;
 40
 41
          assign MemByte[11]=8'b10000100;
 42
         assign MemByte[12]=8'b01000100;
 43
          assign MemByte[13]=8'b01001001;
 44
          assign MemByte[14]=8'b00011001;
 45
 46
          assign MemByte[15]=8'b10000100;
 47
         assign MemByte[16]=8'b01000100;
 48
 49
         assign MemByte[17]=8'b01001001;
         assign MemByte[18]=8'b00011001;
 50
          assign MemByte[19]=8'b10000100;
 51
 52
          assign MemByte[20]=8'bl1000011;
 53
 54
 55
          assign Instruction = MemByte[Read Address];
 56
 57
 58 endmodule
```

(Microprocessor를 시뮬레이션한 코드)

Instruction	해석	PC	Reg[0]	Reg[1]	Reg[2]	Reg[3]	RWD	M[0]	M[1]
01 00 01 00	lw s1, 0(s0)	0	0	0	0	0	0	0	1
01 00 10 01	lw s2, 1(s0)	1	0	0	1	0	1	0	1
00 01 10 01	add s1, s1, s2	2	0	1	1	0	1	0	1
10 00 01 00	sw s1, 0(s0)	3	0	1	1	0	x	1	1
	lw s1, 0(s0)	4	0	1	1	0	1	1	1
	lw s2, 1(s0)	5	0	1	1	0	1	1	1
	add s1, s1, s2	6	0	2	1	0	2	1	1
	sw s1, 0(s0)	7	0	2	1	0	x	2	1
	lw s1, 0(s0)	8		2	1		2	2	
	lw s2, 1(s0)	9		2	1		1	2	
	add s1, s1, s2	10		3	1		3	2	
	sw s1, 0(s0)	11		3	1		x	3	
	lw s1, 0(s0)	12		3	1		3	3	
	lw s2, 1(s0)	13		3	1		1	3	
	add s1, s1, s2	14		4	1		4	3	
	sw s1, 0(s0)	15		4	1		X	4	
	lw s1, 0(s0)	16		4	1		4	4	
	lw s2, 1(s0)	17		4	1		1	4	
	add s1, s1, s2	18		5	1		5	4	
	sw s1, 0(s0)	19		5	1		х	5	
	jump -1	20		5	1		x	5	

(위의 코드를 정리하고, 어떤 값이 나와야 하는지를 나타낸 것)

일단 본 시뮬레이션 코드를 돌려본 결과는 첨부한 동영상을 통해 볼 수 있다. Reg 값을 버튼을 눌러서 체크하는 것 또한 확인할 수 있다.

영상의 마지막 jump 부분에서 PC가 FF가 되는 문제가 있다. 이는 처음에 별거 아니라 생각하고 넘어간 불찰이 있었다. 6월 19일 실습실에서 재테스트를 보기 전에 영상을 찍었으며, 해당 재테스트에서 점프 부분에 문제가 생긴다는 것을 알고, 수정하였기 때문에, 해당 영상에서는 이러한 부분이 해결되기 전이라 완벽한 결과를 보여주지는 못했다. 더군다나 재테스트이후 바로 FPGA 보드를 제출하여, 영상을 다시 찍지도 못하였다. 이러한 부분을 수정할 수는 없다는 아쉬운 점이 남았다.

다만 점프를 제외한 나머지 부분에서 명령의 실행과 읽기와 쓰기가 잘 되었다는 것을 확인할 수 있었다.