DRUGI DEO - Centralni procesor

8. Struktura mikroprocesora ? - strana 31 slika 2.2

Centralni procesor (CPU) je kljucni dio racunarskog sistema koji izvrsava artimeticke i logicke operacije, upravlja memorijom i ulazno-izlaznim podsistemom.

Kod starijih racunarskih sistema procesor je bio realizovan na jednoj ili vise stampanih ploca. U eri mikroprocesora centralni procesor se realizuje kao jedno integrisano kolo.

Na jednoj silikonskoj plocici zasticenoj plasticniom ili keramickim kucistem, smestene su sve potrebne komponente. Spoljni prikljuci se preko izvoda (pinova i terminalih tacaka) i podnozja integrisanog kola povezuju sa ostatkom racunarskog sistema na stampanoj ploci. Ovako integrisano kolo se naziva **mikroprocesor**, a ceo racunarski sistem izgradjen oko njega **mikroracunar**.

9. Mašinski jezik ?, odje se moze izvuc nesto i za 2 pitanje.

ISA – Instruction set Architecture - skup instrukcija i nacini adresiranja potrebnih podataka-**definisani.**

Centralni procesor analizira binarni kod instrukcije, i izvrsava niz mikrooperacija potrebnih za njenu realizaciju. Format binarnog koda je najuze vezan za sam procesor (masinu) te se stoga instrukcije nazivaju **masinske instrukcije**. Binarni program smjesten u memoriji se konsekvetno naziva **masinski program.**

Masinski jezik je metod binarnog programiranja-zadavanje liste instrukcija i njima potrebnih podataka.

Masinske instrukcije, masinski progam, masinski jezik (sta je sta, opisati) -> PITANJE NA ISPITU.

9.1 Format instrukcije?

Format instrukcije definise sintaksu masinskog jezika, odredjuje sledece elemente: **tip operacije**, **broj i lokaciju operanda**.

Operandi mogu biti: **polazni ili odredisni** u zavisnosti od toga da li sadrze ulazne ili izlazne argumente date instrukcijom.

Kod operacije definise operaciju koja ce se izvrsiti nad polaznim operandima radi generisanja rezultata koji ce se upisati u odredisni registar.

Adresni slog jednoznacno oznacava lokaciju operanda u memoriji ili u nekom od registara. **Slika 2.3.**

Broj operanada - varira uglavnom od nula do tri (nulta, unarna, binarna, ternarna instrukcija). **Adresnost** je atribut instrukcije koji odgovara broju pristupa memoriji koji su potrebni radi njenog izvrsavanja. Ukoliko su svi operandi implicitni ili u registrima adresnost instrukcije je nula.

Masinska instrukcija je odredjena <u>kodom operacije i adresnim slogom</u> koji odredjuje lokaciju operanda u registrima ili u memoriji. Tri osnovna tipa adresiranja: **registarsko, neposredno i memorijsko.**

Minimalna duzina instrukcije jednaka je jednoj procesorskoj kao i memorijskoj rijeci a moze biti i duza.

11. Tipovi instrukcija i format podataka?

Klasifikacija se vrsi po dva kriterijuma: **1. vezan za lokaciju, 2. za funkciju instrukcije** Pod 1: **registarske instrukcije** (svi operandi su u registrima), **memorijske** (ako se bar jedan operand nalazi u memoriji, to zahtijeva pristup memoriji)

Pod 2: **Aritmeticke** (+,-,*,/ binarno kodiranih brojeva, cjelobrojnih ili decimalnih), **logicke** (NE, I, ILI, NILI, EX-ILI, takodje i pomjeranje sadrzaja registara-shiftovi), **instrukcije grananja** (realizuje bezuslovne i uslovne skokove,uslovno vrsi provjeru nekog uslova), **instrukcije kontrole procesora i periferija.**

FORMAT PODATKA:

Format - interna predstava u racunaru, tj. nacin binarnog kodiranja podataka, takav da omoguci i olaksa njihovo cuvanje i obradu u digitalnom racunaru. Sve je u binarnoj formi. Prvo su numericke vrijednosti: cjelobrojne, realne. Tekstualni podaci. Savremeni racunari imaju i audio i video signale.

Cijeli brojevi:

Cijeli oznaceni brojevi (integers) su osnova funkcionisanja digitalnih racunara.

Njihov format je odredjen tako da olaksa izvodjenje osnovnih artimetickih operacija, sabiranja i oduzimanja.

Cjelobrojne vrijednosti u racunaru su odredjene **znakom i vrijednoscu**, znak je bit najvece tezine(MSB). Nula u bitu znaka (S – sign) oznacava pozitivan broj, jedinica negativan.

Preostali biti definisu vrijednost cijelog broja, pri cemu se kod negativnih brojeva vrijednost zadaje njenim dvostrukim komplementom(oduzimanje cijelih brojeva se svodi na sabiranje).**Slika 2.6.**

Ovakav format direktno pomaze realizaciju ALJ cija je osnova puni sabirac(full adder). **Slika 2.7.**

Realni brojevi:

Format realnih brojeva ili brojeva u tekucem zarezu odredjen je standardom IEE754. Binarna predstava realnog broja obuhvata tri polja: **znak, eksponent i mantisu.**

Definisane su dvije varijante formata, brojevi **jednostruke i dvostruke preciznosti** koji se razlikuju samo po duzini polja eksponenta i mantise.

Znak je bit najvece tezine, eksponent je pomjeren za konstantnu vr. (bias).

Mantisa je normalizovana pri cemu se vodeca jedinica ne cuva. Svaka binarna cifra mantise ima tezinu 2^-i racunato sa lijeva, gdje prvi bit ima tezinu -1, sledeci -2 itd. Slika 2.8.

Ovakva predstavljena vr odg decimalnom broju izracunatoj prema formuli: **Knjiga. Redosled bajtova (endianess)** – Big Endian(podrazumijeva da se u prvi bajt memorije smjesti bajt najvece tezine, pa potom svi ostali), Little Endian(polazi od bajta najmanje tezine).

12. Organizacija registara?

Registri opste namjene – registri cija je bitska duzina jednaka procesorskoj samim tim i memorijskoj rijeci. Primarno za cuvanje podataka te se nazivaju i registri podataka.

Adresni registri – neophodni ako su adrese duze u odnosu na podatke, sto je tipicno kod starijih mikroprocesora.

Programski brojac – specijalni registar koji cuva adresu tekuce i sledece instrukcije. Prije ucitavanja tekuce instrukcije ukazuje na njenu lokaciju, nakon cega se uveca i zato u toku izvrsne faze ukazuje na sledecu instrukciju.

Instrukcioni registar(Instruction Register IR) – se u fazi pribavljanja instrukcije puni sadrzajem ucitanim iz memorije sa lokacije na koju ukazuje programski brojac, sluzi za dekodiranje ucitane instrukcije.

Ukazivac steka(Stack Pointer SP) – registar koji ukazuje na trenutnu poziciju steka, segmenta memorije kojim se upravlja u maniru LIFO(Last in First Out) liste.

Registar stanja(Status Register SR) – smesta programsku rec stanja procesora koja se sastoji od kontrolnih i indikatorskih bita, kontrolni bit se postavalja od strane programa u cilju omogucavanja izveznih rezima rada centralnih procesora(Interrupt Enable, Kernel/User, Little/Big Endian, Memory Mode). Indikatorski biti se postavljaju automatski na osnovu nekog događjaja u toku izvrsenja artimetickih i logickih operacija, zbog cega se u ALJ dodaje poseban registar. Slika 2.13?

13. Interna magistrala ? - strana 44 slika 2.14

Magistrala generalno oznacava jedinstveni prenosni put kojim se povezuje vise polaznih i odredisnih elemenata, u ovom slucaju registra i ALJ, izmedju njih medjusobno i izmedju registara i ALJ omogucen je dvosmjerni prenos.

Fizicka realizacija interne magistrale zasniva se na upotrebi <u>multipleksera a cesce na koriscenju</u> <u>registara sa tri stanja.</u>

Interna magistrala sa multiplekserima:

Vektorski mux sa n bita posreduje u prenosu sadrzaja iz jednog od polaznih registara do odredisnog registra, pod kontrolom upravljackih signala **Ki**. Ovakav mux stavlja se ispred svakog od registara u koji se vrsi zapis, pa se stoga ovo resenje naziva **magistrala sa dodeljenim multiplekserima**. Broj ulaza muxa zavisi od broja polaznih registara. Osnovna mana ovakvog resenja je veliki broj veza, koji je smanjen uvodjenjem **jednostruke magistrale** (usteda broja logickih kola, smanjuje broj potrebnih veza), realizovane takodje pomocu muxa. Ukoliko procesor ima N registara, ovo resenje koristi samo jedan mux sa N-1 ulaza a njegov izlaz formira jedinstveni put(magistralu).

Ako mozes nabubaj i sliku 2.16. (a) 6n ulaza -> 9n logickih kola, b) 3n ulaza -> 4n logickih kola)

Prenos sadrzaja polaznog registra na magistralu vrsi se postavljanjem adekvatnog signala dozvole, dok zapis u odredisni registar kontrolisu signali za punjenje registara (Load).

15. Registarska memorija ? - strana 47 slika 2.19

Ekonomicnija varijanta organizacije u odnosu na registre koji medjusobno komuniciraju preko magistrale, predstavlja organizacija procesorskih registara u obiliku registarske memorije. To je interna memorija malog kapaciteta i maksimalne brzine.

Registarska i operativna se razlikuju po obimu i brzini, razlikuju se i po nameni.

Operativna memorija sadrzi **podatke i instrukcije**, a registarska memorija samo **operande**. Razmena informacija izmedju dvije memorije vrsi se pomocu standardnih programskih instrukcija Load/Store.

Nedostatak ovakve organizacije, sa standardnom RAM memorijom, je neophodnost visestrukog pristupa memoriji radi izvrsenja standardnih instrukcija, koje se kod magistralne organizacije izvrsavaju u jednom taktu ciklusa.

Kod Magistralne org, komunikacija izmedju registara se obavlja direktno i u jedno taktu, izborom polaznog i odredisnog registra. Odje to nije moguce te se prenos odvija posredstvom prihvatnih registara A i B. Polazni registar se bira adresiranjem registarske memorije, i operacijom citanja sadrzaj se prenosi u registre A i B. Posle obrade u ALJ, rezultat se zapisuje u registarsku memoriju koriscenjem adekvatne obrade i signala W.

Slika 2.21 (dual port)->Konacna verzija registarske memorije, opremljena adresom odredista D, i nezavisnim prikljuccima A i B. ------NE MORAS OVO

17. Generički centralni procesor ? - strana 50 slika 2.23

lako virtualan, GCP koirsti sve grupe i tipove signala koji se srecu u realnim mikroprocesorima. Sustinski je vrlo blizak starijim ili skromnijim mikroprocesorima koji zbog malog broja adresnih linija podataka ne koriste tehniku mux prikljucaka.

Slika 2.23 (20, 21,22, 23, 24 sve pise posebno sta su sta ove komponente dolje)

18. Vrste magistrala i kratko objašnjenje (adresna magistrala - ABUS, magistrala podataka - DBUS, upravljačka magistrala - CBUS) ?

Vrste magistrala: adresna, magistrala podataka, upravljacka magistrala.

Adresna magistrala - skup linija koje identifikuju lokacije kojima se pristupa od centralnog procesora u toku upisa ili ocitavanja. Fizicki je jednosmjerna, adresni prikljucci su izlazne linije sa tri stanja.

Magistrala podataka - skup linija za paralelan prenos podataka izmedju procesora i lokacije identifikovane validnom adresom, u toku upisa ili citanja. U oba smjera.

Upravljacka magistrala - naziv za sve kontrolne signale koji regulisu komunikaciju izmedju procesora i njegove okoline. Paralelni prenos podataka preko magistrale podataka.

19. Kontrola nad transakcijom (biranje i rukovanje)?

Transakcija-izvrsenje neke aktivnosti na magistrali (tipicno prenos podataka). Inicijator uvijek procesor (i u slucaju gdje DMA ne ucestvuje).

Masinski ciklus-Vrijeme koje procesor potrosi za jednu transakciju.

Izvrsenje transakcije ima tri ciklusa: pokretanje, kasnjenje i realizaciju.

Zahtjev - podrazumjeva definisanje svih parametara za realizaciju prenosa, pre svega adrese uredjaja i smjera.

Strobing-biranje!!! Koristi jedan signal **Strobe**, on oznacava da su svi ostali signali na paralelnoj magistrali postavljeni, odnosno da je **Zahtev** postavljen i da je validan, i da prenos moze da se izvrsi.

Handshaking-rukovanje!!! Koristi dva kontrolna signala: Zahtjev(request) – kojim procesor zahtijeva prenos podataka i Odgovor(reply, ready) – kojim prozvani uredjaj oznacava izvrsenje transfera, Zahtjev prakticno mijenja Strobe samo sto sad njegova duzina zavisi od signala Odgovor. Zahvaljujuci ovim signalima, u toku transakcije se razlikuju cetiri stanja, sto omogucuje optimalnu kontrolu nad njenim izvrsavanjem.

21. Rukovanje prekidima (INTREQ, INTACK, NMI)?

Sistem prekida(interrupts), je uveden kao efikasna tehnika komunikacije sa perifernim uredjajima, koji omogucuje brz odziv procesora na U/I dogadjaje uz minimalno trosenje dodatnog procesorskog vremena.

Vektor prekida – U/I uredjaj preko <u>magistrale podataka</u> salje svoju identifikaciju tj.vektor prekida na osnovu koje procesor moze naci adresu odgovarajuce prekidne rutine. Zbog toga masinski ciklus prekida u punom (vektroskom) modelu ima faze **zahteva**, **prepoznavanja**, **prihvata**. Komunikacija U/I uredjaja i procesora ostvaruje se posredstvom dva upravljacka signala,signal zahtjeva i potvrde prekida.

Dva upravljacka signala: INTREQ (Interrupt Request), INTACK(Interrupt Acknowledge).U mnogim procesorima postoji mehanizam tzv. nemaskirajuceg prekida NMI(Non Maskable Interrupt) prekid koji ne moze biti programski zabranjen.

23. Upravljanje procesorom (RESET, HALT)?

Pored vec navedenih postoje i <u>druge upravljacke linije</u>, npr. **RESET** (jedna od najvaznijih), cije aktiviranje izaziva trenutni prekid svih tekucih aktivnosti i postavljanje procesora u pocetno stanje. Zadatak **reset (boot) procedure** je da u razlicite registre centralnog procesora i upravljacke jedinice postavi odgovarajuci sadrzaj, pocetno stanje iz kog je moguce zapoceti rad na siguran nacin. Pocetno stanje podrazumeva brisanje svih kontrolnih registara stanja, ali i postavljanje tzv. **boot adrese**, pocetne adrese sa koje pocinje ucitavanje i izvrsenje prve instrukcije. To je prva adresa koju generise procesor po uspesnoj inicijalizaciji i cesto se zove **reset vektor.**

Mnogi imaju i izlaznu liniju stanja.

Stanje halt/iddle/sleep (vise naziva) – procesor uspori takt procesora sve do pojave prekida.

25. Vremenska kontrola centralnog procesora?

-Ciklus takta - elementarni interval aktivnosti obrade koja se naziva mikrooperacija. Promjene stanja centralnog procesora uzrokovane su ucitavanjem nove instrukcije ili pojavom nekog spoljnog dogadjaja, ali su sinhronizovane taktom (najcesce njegovom prednjom ivicom). VREMENSKE FUNKCIJE:

-Sekvenciranje mikrooperacija zahteva razlikovanje taktova po vremenu, po redosledu pojavljivanja u odnosu na pocetak tekuce instrukcije. U toku sekvencijalnog izvrsenja instrukcije uzastopni taktni periodi medjusobno se razlikuju koriscenjem vremenski pomerenih signala koje postavlja generator vremenskih funkcije.

Mikrooperacije unutar procesa traju 1 takt ali kada izadju vrijeme se produzava. Zbog toga se ovodi termin **masinski ciklus**.

INSTRUKCIONI I MASINSKI CIKLUS:

Masinski ciklusi obuhvataju: Interne operacije, memorijske operacije citanja i upisa, citanje i pisanje U/I registara, prepoznavanje prekida, preuzimanje magistrale, reset procesora. Instrukcioni ciklus - niz vremenskih intervala u kojima se vrsi prihvatanje i izvrsavanje neke instrukcije.

<u>TREĆI DEO - Memorija</u>

26. Šta je memorija ?

Memorije su sekvencijalna kola, namjenjena cuvanju i rukovanju informacijama u okviru digitalnog sistema. U opstem slucaju organizovana je kao skup registara. Dvije operacije: citanje(read) i pisanje(write).

Klasifikacija memorije se vrsi na osnovu razlicitih kriterijuma: nacin pristupa, trajnost podatak, lokaciji memorije i namjeni, njenu fizicku izvedbu.

*Prema nacinu pristupa na:

Memorije sa slucajnim pristupom (random access, RA) – koriste samo adresu lokacije za pronalazenje zeljene infromacije.

Asocijativna memorija(content adressable memory, CAM) – prosledjuje se kljuc sa kojim se, u jednom ciklusu, uporedjuje sadrzaj svake od njenih lokacija. U slucaju poklapanja sadrzaja isporucuje se njena adresa.

Klasicna adresna memorija – RAM (Upis i pisanje). To je prva sekvencijalna memorija kojom se realizuje operativna (radna) memorija racunara. Izbrisiva memorija.

*Prema trajnosti podataka, razlikuju se memorije sa **permanentnim**(zadrzavaju sadrzaj i ako ostanu bez napajanja, ROM) i **privremenim** pristupom(RAM),kao i memorije sa **izbrisivim(RAM)** i **neizbrisivim(ROM)** pristupom.

Klasican ROM (Samo citanje). Neizbrisiva memorija. To je kombinaciono kolo.

*Prema lokaciji i namjeni: **procesorska**(interna, skrivena), **operativna**(radna, glavna) **i spoljna**(masovna).

U odnosu na brzinu registara centralnog procesora, najbliza je <u>interna memorija</u> (jer je na istom integrisanom kolu), ona je i najskuplja. U sredini je <u>glavna</u>, ili <u>operativna memorija</u>, kako po polozaju tako i po performansama. Najsporija, najjeftinija ali i najveceg kapaciteta je spoljna memorija.

Operativna memorija kljucna za rad centralnog procesora jer iz nje ucitava instrukcije i podatke, i u nju zapisuje rezultate obrade.

<u>Procesorska memorija</u> je ultra brza, skromnog kapaciteta i direktno spregnuta sa centralnim procesorom. Procesorska memorija sluzi za ubrzanje komunikacije izmedju centralnog procesora i operativne memorije (skrivene memorije).

Najdalje je spoljna memorija, najsporija ali i najveceg kapaciteta.

Spoljna se moze koristiti za prosirenje adresnog prostora centralnog procesora, odnosno za tzv virtualnu memoriju.

*Prema fizickom principu konstrukcije: **poluprovodnicke** (RAM, ROM, Flash), **magnetne** (diskovi, diskete, trake), **opticke** (CD, DVD), i sve cesce **Flash** memorije.

29. SRAM I DRAM?

SRAM (Static Random-Access Memory)-najvisa brzina, umjerena gustina pakovanja na memorijskom cipu.To je izvorna poluprovodnicka memorija, koja koristi bistabilno kolo (flipflop) kao osnovu memorijske celije. .**Slika 3.12**

Uglavnom se koristi kao realizacija internih memorija u samom procesoru, interna SRAM memorija je ultra brza sa visokom cijenom, sa vremenom pristupa jednakim taktu procesora.**Slika 3.13**

DRAM (Dynamic Random-Access Memory) – Sporija od SRAM-a, dosta veci kapacitet. Slika 3.14

Minimizuje prostor potreban za realizaciju jedne memorijske celije jer jedan bit informacije cuva u minijaturnom kondenzatoru unutar integrisanog kola. Logicka 1- napunjen, logicka 0-prazan.

Informacije zapisana u DRAM celiju nije stabilna (staticka kao kod SRAM, zbog curenja struje preko tranzistora i praznjenja kondezatora jedinica upisana u njega bi vremenom nestala). Glavno unapredjenje DRAM memorije je uvodjenje sihronog pristupa **SDRAM. Slika 3.15.** Zahavaljujuci svojoj prednosti u pogledu kapaciteta i cijene, dinamicka RAM je danas osnova memorija savremenih racunarskih sistema.

MEMORIJSKI KONTROLER:

Povezivanje procesora sa svojim memorijama najcesce zahtjeva razvoj posebne sprezne jedinice koja se naziva **memorijski kontroler.** Njen zadatak je da uskladi razlicite fizicke protokole prisutne pri povezivanju procesora i memorijskih kola. Moze biti kao posebno integrisano kolo, ili kao dio samog mikroprocesora.

30. Asocijativna memorija?

Za veoma brzu pretragu, provjera po spoljnom kljucu. U nekim primjenama neophodna je vrlo brza pretraga memorije kako bi se utvrdilo da li je sadrzaj neke o njenih lokacija istovetan spoljnom kljucu. Ako jeste, u slucaju poklapanja od interesa je adresa pronadjene lokacije. Zbog ovoga SRAM memorije se opremaju dodatnom logikom, koja moze da pretrazuje po sadrzaju (asocijativnim pristupom), u jednom taktu. Ovakva memorija se naziva adresabilnom po sadrzaju (CAM). Binarna i ternarna CAM (koriste samo gdje se ne mogu zamjeniti). Binarna- kljuc i sadrzaj predstavljeni serijom nula i jedinica (bita 1/0).

Ternarna-slozenija logika koja rukuje i trecim logickim stanjem X, tj stanje "nema veze". **Slika 3.19**

<u>31. Rukovanje memorijom ?</u>

Kako je operativna memorija jedinstvena ona se mora dijeliti postupkom dodele (alokacije) memorije.

RUKOVANJE MEMORIJOM: oznacava postupke i tehnike dodjele(alokacije) operativne memorije koje su prisutne kao i nacin na koji krajni korisnik vidi memoriju koja mu se ustupa. Na tom planu razvijen je koncept logicke adrese, koji je zbog svojih prednosti danas dominantan.

Sa stanovista procesora i racunarskog sistema rukovanje memorijom oznacava dio hardvera koji prati i omogucuje efikasnu alokaciju memorije, koji u opstem slucaju poznat kao jedinica za rukovanje memorijom (MMU). **Slika 3.23**

MMU rjesava adresne reference prevodjenjem logicke u fizicku adresu i kontrolise pristup podacima.

OSNOVNI ZAHTEVI:

Operativni sistem je program koji upravlja izvrsenjem aplikativnih programa i deluje kao sprega izmedju korisnika i fizickih elemenata racunarskog sistema. Svoju funkciju OS ostvaruje kontrolom fizickih i logickih resursa racunarskog sistema.

Pristup procesoru i memoriji korisnici ostvaruju pomocu procesa koje pokrece OS.

Proces je osnovna izvrsna aktivnost procesora i predstavlja program u izvrsenju.

Savremeni OS dele se u dvije osnovne klase: jednokorisnicki i visekorisnicki.

Efikasna dodjela radne memorije procesima je jedan od osnovnih zadataka OS.

U <u>jednoprogramskom</u> sistemu, memorija se dijeli na <u>sistemski</u> i <u>korisnicki dio</u>. Sistemski dio koristi operativni sistem, a drugi je u cjelosti raspoloziv aplikativnom. U <u>visekorisnickom</u> sistemu, ovaj drugi dio se dalje dijeli u nastojanju da se prihvati vise procesa, odnosno usluzi vise korisnika. U cilju podrske ovom zahtjevu, operativna memorija i procesor se opremaju dodatnim fizickim komponentama.

Zamena procesa (swapping) je tehnika operativnog sistema, koja eventualni nedostatak memorije rjesava tako sto na disk sklanja jedan ili vise aktivnih, ali trenutno blokiranih procesa.

33. Virtualna memorija?

Virtualna memorija - adresiranje memorijskog prostora vece od realne operativne memorije. Osnovna ideja virtuelne memorije je da procesor generise adrese u opsegu znatno sirem u odnosu na raspolozivu fizicku memoriju, ali da svi dijelovi virtuelnog adresnog prostora ne moraju biti istovremeno prisutni u operativnoj memoriji. Onaj dio koji nije trenutno potreban cuva se u sekundarno memoriji, odnosno magnetnom disku.

Stranicna dodjela uvodi dva kljucna elementa za virtualnu memoriju: <u>logicku adresu i podjelu</u> memorije na neke dijelove kojima se moze nezavisno rukovati.

Osnovna tehnika u VM - dodjela stranica na zahtjev - stranicenje.!

Segmentacija- povezivanje skupa stranica u segmente.!

DODJELA STRANICA NA ZAHTJEV (demand paging):

Virtualizacija memorije sa stranicnom dodelom podrazumeva da neka stranica moze biti u operativnoj memoriji ili na disku. Zbog toga TPS tabela je dopunjena bitom validnosti stranice: 1 - stranica u operativnoj memoriji, 0 - na disku. DSNZ - Predstavlja dinamicku dodjelu realne memorije stranicama iz virtualnog adresnog prostora procesa.

U slucaju da je stranica u operativnoj memoriji (V=1), realna adresa se racuna na isti nacin kao kod klasnicnog stranicenja. Broj bloka B ucitan iz tabele TPS, je istovremeno njegova pocetna adresa, cijim sabiranjem sa odstojanjem 0 dobija realna stranica.

Ukoliko je stranica na disku (V=0), broj stranice B ukazuje na adresu sekundarne memorije na kojoj je smjestena stranica. Ovaj dogadjaj se naziva greskom stranice (page fault) i posredstvom prekida poziva komponentu OS zaduzenu za premestanje stranica. Njen prvi zadatak je trazenje slobodnog bloka. Ako nije moguce onda se primjenjuje algoritam za oslobadjanje. Najbolji je **LRU (Last Recently Used)** koji prati vrijeme pristupa nekoj stranici i pronalazi onu kojoj se najredje pristupa.

SEGMENTNA DODJELA:

Segmentacije je tradicionalnija tehnika, kod koje su programi bazirani na segmentima, nezavisnim blokovima memorije razlicite duzine. Segmente definise korisnik ili kompajler, shodno namjeni i svaki od njih ima svoju <u>identifikaciju, duzinu i nezavisni adresni prostor</u>. Segment sadrzi instrukcije ili podatke, sa kontrolisanim pristupom. Segment moze biti privatan ili dijeljen, sa dozvolom citanja, pisanja, ili izvrsenja (RWE- Read, Write, Execute). Razlikovanje tipova korisnika vrsi se posredstvom tzv. nivoa privilegija i prstena zastite. Dva osnovna rezima rada: sistemski i aplikativni. Procesori Intelove x86 familije, koriste sledece segmente i registre:

- CS (Code Segment) sadrzi instrukcije,
- DS (Data Segment) cuva podatke,
- SS (Stack Segment) namijenjen steku,
- ES (Extra Segment) rezervisan za posebne namjene.

Virtuelna adresa se sastoji od broja segmenta i relativnog odstojanja unutar segmenta. Segmentacija, ova sto je do sad opisana, odgovara partitivnoj dodjeli.

SEGMENTNA DODJELA STRANICA:

Segmentacija se kombinuje sa stranicenjem sto zadrzava dobre strane oba pristupa. Kombinovana tehnika se zove **segmentna dodela stranica**, kod koje se segment stranici, tj. dijeli na odredjeni broj stranica. Zbog toga virtualna adresa sada ima tri polja koja odredjuju <u>segment</u>, <u>stranicu unutar segmenta</u>, <u>i odstojanje unutar stranice</u>. Segment je i dalje u kontroli korisnika, odnosno kompajlera. Sa druge strane stranicenje unosi efikasnost i punu virtualizaciju memorije, jer sve stranice jednog segmenta ne moraju biti istovremeno pristune u radnoj memoriji.

<u>ČETVRTI DEO - Ulazno-izlazni podsistem računarskog</u> sistema

35. Memorijski preslikan i izolovan ulazno-izlazni podsistem ? - strana 95 slika 4.4

Povezivanje procesora sa U/I uredjajima, odnosno specijalizovanim U/I kontrolerima, vrsi se u sustini na isti nacin kao i sa memorijskim kolima. U/I sprega se ostvaruje posredstvom adresne magistrale i magistrale podataka, kao i upravljackih signala centralnog procesora.

U pogledu instrukcija i adresnog prostora koji se koriste pri pristupu U/I uredjaja tu su 2 varijante:

Prva-upotreba standardnih <u>Load/Store instrukcija i RD/WR upravljackih signala</u>. **To je memorijski preslikan ulaz/izlaz,** jer se U/I prolazima dodjeljuje adrese iz memorijskog adresnog prostora, isto kao i proizvoljnoj memorijskoj rijeci. Ovo ima dvije negativne posledice -smanjen raspoloziv memorijski prostor, istovremeno stvara mogucnost incidentnog pristupa U/I registrima. Otezava dekodiranje.

Druga- izolovan ulaz/izlaz-koristi posebne ulazno-izlazne instrukcije (In, Out) za komunikaciju sa U/I uredjajima, odnosno za prenos podataka izmedju jednog od registara procesora i porta U/I kontrolera. Olaksava dekodiranje u odnosu na memorijsko preslikan U/I.

38. Izvršenje prekida?

Osnovna ideja, da se glavni tok programira kao da U/I uredjaji i aktivnosti ne postoje.

Prekidna rutina - prenos kontrole ne vrsi po izvrsenju neke instrukcije tipa **call** nego po prijemu signala zahtjeva koji salje periferna jedinica.

Po izvrsenju prekidna rutina se instrukcijom **reti** (return from interrupt) se vraca na glavni tok. Signali **INTREQ** (Interrupt Regueast), **INTACK** (Interrupt Acknowledge).

39. Dijeljenje sistema predika ?-----

Sistem prekida mora odrediti koja je od perifernih jedinica postavila zahtev za prekidom, kao i to koja ce od njih biti prva usluzena.

Dakle potreban je metod za odredjivanje izvora prekida i koji ce prvi biti usluzen:

Programski metod - nevektorski sistem, jedna je zajednicka prekidna rutina koja prozivkom utvrdjuje izvor prekida. Prioritet je definisan u programskoj prozivci.

Hardverski metod- koristi kontroler prekida, koji prihvata zahtjeve iz vise izvora, izvrsi odlucivanje o prioritetu, i potom preda mikroprocesoru odgovarajuci zahtjev.

40. Serijski i paralelni kontroler prekida ? - strana 101 slika 4.9 i strana

<u>102 slika 4.11</u>

SERIJSKI

Serijski podrazumijeva serijsku vezu uredjaja koji generisu prekide.

Ako jedan ili vise periferijskih uredjaja zahtevaju prekid, signal INTREQ se aktivira na ulazu procesora (stanje 0 u ovom slucaju), na sta centralni procesor, po zavrsetku tekuce instrukcije odgovara postavljanjem signala potvrde INTACK=1.

Uredjaj koji ce biti usluzen zavisi od pozicije u lancu i na osnovu signala PI (Priority in) i PO (Priority Out). **Logika odlucivanja:**

- uredjaj koji nije generisao prekid prenosi stanje PI na izlaz PO (PO=PI).
- u suprotnom uredjaj zapocinje prekidni ciklus slanjem vektora adrese (VAD) na magistralu podataka. U toku prekidnog ciklusa PO ostaje neaktivan (PO=0).

PARALELNI

Paralelni- paralalena veza prekidnih linija omogucuje dodatne funkcije poput pojedinacne dozvole prekida i izmene njihovih prioriteta.

Jedna od prednosti paralelnog kontrolera je mogucnost pojedinacne dozvole i zabrane prekida posredstvom registra maske.

<u>Koder prioriteta</u> je centralna komponenta paralelnog kontrolera prekida, koja proverava prisustvo i medjusobni prioritet aktivnih zahteva, i generise izlazni vektor adrese (biti X i Y).

IST(Interrupt Status) je bit stanja koji oznacava postojanje aktivnog zahtjeva za prekid. Dozvola prekida **IEN (Interrupt Enable)** je upravljacki signal kojim se kontrolisu svi prekidi povezani na isti prekidni kontroler.

Da bi se neki prekid realizovao neophodno je da bude dozvoljen na sva tri nivoa:

- -na nivou procesora (bitom IEN).
- -na nivou kontrolera prekida (pojedinacno i zbirnom dozvolom).
- -na nivou periferne jedinice (podesavanjem upravljackog registra U/I kontrolera).

PETI DEO - Tehnike ubrzanja računarskog sistema

42. Tehnike ubrzanja uopšteno?

Racunarski sistemi su unapredjivani:

*tehnoloski (razvojem i usavrsavanjem novih nacina izrade integrisanih kola u cilju postizanja sto vece brzine, pouzdanosti i stepena integracije).

***organizaciono** (usloznjavanjem organizacije i arhitekture racunarskog sistema radi postizanja ubrzanja i/ili paralelnosti rada pri izvrsenju procesa).

*programski (razvojem slozenijih i efikasnijih kompajlera).

UBRZANJE MEMORIJE- problem → velika razlika u brzini izmedju procesora i DRAM operativne memorije. Dva rjesenja:

*memorija sa preplitanjem (gdje se u toku svakog memorijskog ciklusa pristupa ka vise rijeci u operativnoj memoriji koje se cuvaju u razdvojenim memorijskim modulima).

*skrivena memorija (mala i brza memorija koja se ubacuje izmedju procesora i operativne memorije radi smanjena vremena pristupa. Osnovna ideja ovog pristupa je da procesor, umjesto stalnog pristupa operativnoj memoriji, sto cesce cita kopiju potrebnih podataka koja se cuva u skrivenoj memoriji.

UBRZANJE PROCESORA - tehnike:

*vektorski procesor (standardni skup instrukcija prosiren vektorskim).

*paralelna obrada (oznacava simultano izvrsenje operacija na centralnom procesoru sve u cilju ubrzanja rada). Dvije osnovne tehnike za organizaciju procesora sa paralelnim izvrsenjem:

*umozavanje izvrsnih jedinica (koja paralelizuje izvrsenje sekvencijalno ucitanih instrukcija).

*protocna obrada (sa osnovnom idejom o istovremenom izvrsenju vise instrukcija ali u razlicitim fazama izvrsenja).

UBRZANJE RACUNARA- multiprocesorski racunari koriste najmanje dva procesora, koji podjelom ukupnog opterecenja omogucuju brze izvrsenje korisnicke obrade.

43. Memorija sa preplitanjem adresa ? - strana 111 slika 5.1

Uzastopne adrese odgovaraju lokacijama u susednim memorijskim modulima, sto rezultuje memorijskom mapom prikazanom na slici (ovaj donji dio). Ovakva podela susednih adresa izmedju fizickih susednih modula naziva se **preplitanje (interleaving).** Slika 5.1

Ovakva organizacija omogucuje istovremeni pristum svim fizickim modulima odnosno paralelni pristup memoriji. To zahtijevanje opremanje svakog RAM modula prihvatnim bafer registrom MBR, kao i :

-upis u svaki registar se radi na uobicajen nacin, iako zbog brzine moze biti realizovan preko MBR registra – odlozeni zapis

-citanje ima dvije varijante, u zavisnosti da li se promijenila *osnovna adresa*, definisana najvisim bitom adrese (A2-A15)

-ukoliko je osnovna adresa nova, citaju se svi moduli <u>interleaved</u> memorije, tacnije sve njihove lokacije sa istom internom adresom. Ovakav pristup se naziva citanje u nizu, duzina niza jednaka broju fizickih modula. Ucitani sadrzaj se cuva u MBR registrima. -svi novi zahtjevi za citanjem su u istom nizu, odnosno sve dok se osnovna adresa ne promijeni, zadovoljavaju se prenosom sadrzaja iz MBR registra. Kako su ovi registri znacajno brzi u odnosu na memoriju DRAM tipa, ustede u vremenu su znacajne.

U praksi termin <u>interleaved memory</u> uvijek oznacava memorije sa paralelnim pristupom, koje se koriste kada je brzina pristupa imperativna.

Slika 5.2

45. Direktno preslikavanje (mapiranje)?

Prva tehnika rukovanja je **direktno preslikavanje**, kod koje se adresa reci u skrivenoj memoriji formira izdvajanjem potrebnog broja adresnih bita najmanje tezine direktno iz izvorne adrese reci u operativnu memoriju.

Ako skrivena memorija ima **S=2^k** rijeci, operativna memorija se moze podijeliti u blokove iste velicine ciji je broj jednak odnosu kapaciteta operativne i skrivene memorije. Pojedina rijec iz svakog od ovih blokova sa adresom **Aom** preslikava u skrivenu memoriju. **Asm = Aom modulo S**

Indeks(adresa svake od memorijske rijeci u skrivenoj memoriji) i oznaka(gdje je u operativnoj memoriji njen par).

Prednost - jednostavnost postupka a i same fizicke realizacije.

<u>Nedostatak</u> - nagli pad procenta uspjesnosti pronalazenja adrese u skrivenoj memoriji ako se desi da se dva najcesce koriscena bloka preslikavaju u istu oblast skrivene memorije.

46. Asocijativno preslikavanje?

Asocijativno dozvoljava bilo kojoj lokaciji iz operativne memorije da bude mapirana u svaku od lokacija skrivene memorije. To znaci da oznaka mora biti puna adresa (sem Byte adresnih bita). Optimalno rjesenje za pretrazivanje memorije oznaka postize se asocijativnom organizacijom skrivene memorije.

Upis i citanje oznaka u memorijski blok se vrsi na konvencionalan nacin. Dodatno je u svakom redu memorijskih celija pridruzena logika za poredjenje upisane oznake sa odgovarajucim bitima adrese koju je generisao centralni procesor.

Potrebna je dodatna logika za izbor lokacije koja ce biti obrisana nakon promasaja:

- -Na slucaj (generator slucajnih brojeva),
- -Zamjenom najstarijeg clana liste (FIFO),
- -Zamjena clana koji najduze nije bio u upotrebi (LRU)

47. Skrivena memorija sa asocijativnim skupom?

Realni procesori najcesce koriste **skrivene memorija sa asocijativnim skupom,** je kompromisna tehnika koja se najcesce koristi u realnim procesorima, **direktno preslikavanje sa asocijativnim skupom lokacija** – tacan naziv.

Kljucna razlika u odnosu na <u>direktno mapiranje</u> je raspolozivost vise parova oznaka/podataka za isti indeks, odnosno vise "SM" u koje moze biti zapisana kopija originalne lokacije iz OM. Njihov broj se naziva dimenzijom SM.

Ista ova metoda se prosiruje ucitavanjem vise reci istovremeno, odnosno ucitavanjem niza (line). Efikasnost ovakovog resenja zahtjeva prosirenje prenosnih puteva izmedju centralnog procesora, skrivene i operativne memorije.

49. Vektorski procesor?

Optimizovan za sekvencijalno(uzastopno) izvrsenje iste operacija ali nad nizom operanada(vektorom). **C[i] = A[i] x B[i]** gdje je x operacija koja se ponavlja nad svakim elementom ulaznih vektora.

Vektroske instrukcije su slozenije od standardnih. Vektorski procesori su opremljeni dodatnim komponentama koje ove instrukcije brzo i efikasno izvrsavaju.

50. Superskalarni procesor ? - strana 126 slika 5.15

Oni koriste cinjenicu da izvrsenje instrukcije vrlo cesto traje duze od njenog ucitavanja.

Umjesto jedne, **superskalarni racunari** koriste umnozene izvrsne jedinice, i paralelnu obradu ostvaruju distribucijom instrukcija i podataka ka njima. <u>Instrukcijska jedinica</u> zaduzena je za ucitavanje i pokretanje instrukcija, cije se izvrsenje, pod kontrolom upravljacke jedinice, preusmerava na jednu od tri izvrsne jedinice. Rezultati obrade zapisuju se u registre procesora (registarska jedinica) ili se posredstvom jedinice podataka prenose ka operativnoj memoriji. Ubrzanje rada koje se postize ovakvom organizacijom ograniceno je brojnim faktorima, i rijetko se u realnim uslovima moze pribliziti teorijskom limitu.U vecini prakticnih realizacija postoji neki stepen specijalizacije izvrsnih jedinica pa se te instrukcije usmjeravaju ka jednoj od njih.

Superskalarni procesori primjenju kompleksne tehnike dinamickog rasporedjivanja instrukcija uz sve prednosit i probleme.

52. Protočni procesor, protočno učitavanje instrukcija ? - strana 133 slika 5.23

Standardni za sve namjene koje zahtjevaju visoku propusnost i perfomanse obrade. Slika 5.19 Protocna obrada(pipeline processing) – svi sekvencijalni procesi koji se izvrsavaju po modulu pokretne trake gdje se dijelovi ukupnog procesa (fragmenti) realizuju na uzastopnim djelovima postrojenja (segmentima). Na nivou postrojenja, svi segmenti se izvrsavaju istovremeno. Obrada neke jedinice pocinje njenim ulaskom u prvi segment, realizuje se prolaskom kroz N susednih segmenata i zavrsava napustanjem protocne strukture. Svaki segment izvrsava dio obrade a njegov rezultat je ulaz sledecem segmentu. Izlaz svakog od segmenata je i ulaz sledeceg segmenta.

Svaka operacija koja se moze tako podjeliti na fragmente slicne slozenosti i trajanja, pogodna je za implementaciju u protocnom procesoru.

<u>Rizici</u>-najveci uzrok usporenja protocnih procesora, kriticne situacije kada razliciti segmenti istovremeno zahtjevaju pristup nekom od resurse racunarskog sistema.

PROTOCNO UCITAVANJE INSTRUKCIJA:

U protocnoj organizaciji procesora, **instrukcijski bafer** je standardna struktura za protocno ucitavanje instrukcija.

Nove instrukcije se ucitavaju dok se tekuca izvrsava, ovo se jos zove baferom unapred ucitanih instrukcija. Segment koji se bavi ucitavanjem instrukcija obicno se oznacava kao **IF** – **Instruction Fetch.**

54. Rizik podataka i rizik grananja?

<u>RIZIK PODATKA</u> nastaje kada sledeca instrukcija pokusa da koristi rezultat prethodne pre nego sto je on raspoloziv.

Ovakve situacije se mogu rjesiti na dva nacina: programski i hardverski.

Programsko rjesenje se zasniva na umetanju <u>NOP(no-operation)</u> instrukcije izmedju kriticnih instrukcija.

Hardversko - **zadrzavanje**(stall), hardversko prosirenje upravljacke jedinice logikom koja vrsi detekciju operanda koji jos nije zapisan pa se umetanje NOP-a vrsi automatski.

Ukoliko negdje u procesoru, a pre svega u izolacionim registrima protocne strukture, postoji potreban podatak, ispravan ali jos nezapisan rezultat, on se moze isporuciti direktno korisniku pre njegovog regularnog zapisa u odredisni registar. Korisnik je naravno segment koji vrsi referencu na isti rezultat. Ova tehnika se oznacava kao <u>prosledjivanje podataka (data forwarding)</u>.

RIZIK GRANANJA

(control hazard) vezan je za problem u prenosu kontrole nad izvrsenjem programa odnosno pri grananju programa (uslovnom skoku).

Odlozeno grananje - dodavanje dvije NOP instrukcije iza svakog grananja, nedostatakgubljenje vremena uvijek bez obzira da li se skok desio.

Predvidjanje grananja - je efikasniji metod koji u osnovnoj varijanti polazi od pretpostavke da se grananje nece desiti. Ovde se gubi vrijeme samo ako ima grananja.

Moguce su razlicita predvidjanja skoka: grananje nece biti nikada, grananje ce biti uvijek, ili predvidjanje na osnovu koda instrukcije (hoce/nece biti).

<u>Dinamicke metode</u> - instrukciji grananja treba dodjeliti obelezje - status, one se zasnivaju da povecaju procenat pogadjanja, pamcenjem istorijata uslovnih grananja. Osnovna ideja jeste da instrukciji grananja treba dodjeliti obelezje - status (jedan ili vise bita) koji ce odrazavati nacin njenog izvrsenja u prethodnom periodu.

Dvije osnovne tehnike:

- 1)<u>Indikator grananja</u> skup bita (najcesce 1 ili 2) koji poput brojaca pamti prethodne ishode uslovnih grananja, na nivou procesora. Naravno ako se koristi samo jedna bit, tu se pamti samo zadnje grananje na osnovu kojeg se i pravi pretpostavka za sledece grananje.
- 2)<u>Tabela istorijata grananja</u> ukoliko se pracenje grananja zeli ostvariti na nivou svake instrukcije treba se uvesti ova tabela (branch history table BHT).

<u>56. Slabo i čvrsto povezani multiprocesorski sistemi ? - strana 144 slika</u> <u>5.30</u>

Ako tehnoloska ili finansijska sredstva ne dozvoljavaju razvoj onda se koriste dva ili vise procesora.

Multiprocesorski sistemi (MPS) podrazumjevano umnozavanje i medjusobno povezivanje raspolozivih racunarskih komponenti, procesora, memorije.

Dva osnovna cilja za uvodjenje MPS: poboljsanje sistemskih perfomansi (ubrzanje rada na osnovu podjele posla na dijelove koji se paralelno izvrsavaju), podiznanje pouzdanosti i raspolozivosti (svaka od funkcionalno identicnih racunarskih stanica je u stanju da obavi posao i da bude uvedena u operativni rad kao vodeca, dok su ostale rezervne).

<u>Rekonfigurabilnost</u> – postupak prilagodjavanja racunarskog sistema dogadjajima, internim ili u okruzenju.

Dva toka informacija: tok instrukcija, tok podataka.

Osnovna funkcionalana jedinica MPS je procesni element koji se cesto naziva i cvor.

Imamo: slabo i cvrsto povezani MPS.

Slabo povezani - cvorovi unutar njega medjusobnu saradnju ostvaruju razmenom poruka preko komunikacione sprege. Svaki element ima svoju lokalnu memoriju,komunikacioni procesor i svoj operativni sistem.

Svrstavaju se u siroku klasu distriubuiranih sistema. U uzem smislu racunarska konfiguracija ovog tipa se naziva klasterom. **Klaster** je grupa racunara spregnutih lokalnom mrezom koja se spolja vidi kao jedan racunar.

Cvrsto povezani - svaki procesor ima pristup cjelokupnom memorijskom prostoru pa se nazivaju **multiprocesori sa dijeljenom memorijom**. Elementi iako mogu imati svoju lokalnu memoriju, medjusobno dijele raspolozive memorijske module pod kotrolom jednog operativnog sistema. Sprega je na nivou magistrale.

Multiprocesorksi sistemi moraju imati sledece karakteristike:

- -dva ili vise procesora,
- -svi procesori imaju pristup dijeljenoj memoriji,
- -svi procesori imaju pristup U/I resursima,
- -cijelim sistemom upravlja jedan operativni sistem,
- -postoji saradnja izmedju procesora na nivou hardvera i programske podrske.

58. Simetrični i asimetrični multiprocesorski sistemi?

Simetricni multiprocesori - simetrija se mjeri uglavnom na hardverskom nivou, ali se i svaki od procesora tretira jednako od strane OS. Ona dominira kod **multicore** procesora koji su dominantni i na PC i mobilnim telefonima.

Asimetricni multiprocesor - Uloga graficke kartice, koja samostalno ali pod kontrolom procesora odredjuje veliki dio aktivnosti potrebnih za prikaz video sadrzaja. Izvestan stepen asimetrije vezan je i za nacin pristupa deljenoj memoriji.

<u>60. Multiprocesorski sistemi sa krosbar spregom ? - strana 148 slika 5.33</u>

Ovo se moze posmatrati kao organizacija sa vise magistrala.

Krosbar matrica je potpuno odvojena od funkcionalnih jedinica i moze se projektovati modularno da bi se omogucilo prosirenje. Matrica se sastoji od horizontalnih i vertikalnih magistrala na cijem se preseku nalazi prekidacki element koji kontrolise prenos izmedju njih. Cvorni prekidac moze biti u stanju:

- -prespajanja (prenos poruke sa horizontalne na vertikalnu magistralu),
- -propustanje (prenos na magistralu istog tipa),
- -otvoreno(nema prenosa).

Prednost krosbar rjesenja je u simultanom prenosu izmedju razlicitih funkcionalnih modula, a osnovna mana kompleksnost fizickog rjesenja.

62. Koprocesori ? - strana 151 slika 5.38

Jedan od najprostijih varijanti povezivanja dva procesora se odnosi na koriscenje specijalizovanog procesora namijenjenog da rastereti osnovni procesor odredjenih specijalnih obrada. On se naziva koprocesor. Koprocesor je u cjelini pod kontrolom vodeceg procesora sa kojim je spojen i sa kojim deli magistralu radi koriscenja zajednickih resursa.

Ovakav nacin rada posebno je pogodan za realizaciju U/I, matematickih, grafickih procesora i slicno.

Koncept koprocesora je jedna od osnova savremenog racunarstva.

Dva osnovna rezima rada:

15

- -poluautonoman (kada vecinu svojih aktivnosti izvrsava koriscenjem resursa glavnog procesora. vodeci/prateci) i
- -autonoman (pristupa centralnim, ali ima i svoje resurse).

63. Koherentnost skrivene memorije ? - straa 152 slika 5.39

Uticaj skrivenih memorija na efikasnost procesora je visok. Savremeni multiprocesori obicno koriste dva nivoa skrivene memorije gdje svako jezgro ima svoju privatnu cache memoriju prvog nivoa (L1 cache).

U slucaju da dva ili vise procesora istovremeno pristupaju promenljivoj u oper mem moze doci da neuskladjenosti sadrzaja u skrivenim memorijama dva razlicita procesora-**koherencija**. Slika 5.39

Ukoliko dva jezgra pristupe istoj promenljivoj X, u obje privatne skrivene memorije bice pohranjena njena pocetna vrijednost. Kada u nastavku obrade prvi procesor izmeni vrednost promenljive X, nova vrijednost bice sacuvana u njegovoj skrivenoj, ali i u zajednickoj operativnoj memoriji. Ipak, o toj promjeni drugi procesor nista ne zna, i zato zadrzava staru vrijednost promjenljive X. U slucaju ponovnog pristupa, on ce regularno ucitati ovu vrijednost, smatrajuci je pravom. Ovo se mora sprijeciti, a za to postoje dva rjesenja:

<u>-Protokol invalidacije</u>-izaziva slanje posebne komanda ka svim ostalim jezgrima da je promjenljiva na adresi X promjenjena i da su sve kopije nevazece.

<u>-Metoda azuriranja kopije</u> - pored adrese salje i novu vrijednost pa sve skrivene memorije cuvaju tu vrijednost.

Prvo rjesenje je prisutnije zbog manjeg opterecenja.

65. Procesori sa više jezgara i grafički procesori?

Dva problema za dalje poboljsanje performansi: **potrosnja energija, duzina internih linija**. Povecanje takta podize potrosnju, procesor se zagrijeva.

Drugi razlog koji ogranicava takt je kasnjenje elektricnih signala.

Rjesenje su procesori sa vise jezgara (integracija vise procesora unutar istog kucista i primjeni od ranije poznatog koncepta simetricnog multiprocesiranja). Kod njih pristup memoriji i optimizacija skrivenih memorija su kljucne za njihovu efikasnost.

<u>Memorijski kontroler</u> pa i memorija iza njega su direktno vezani za jedno od jezgara. Pristup ostatku samo preko drugih jezgara. Neophodna je ultra brza sprega izmedju jezgara unutar integrisanog kola zbog cijene. Svako jezgro ima svoju privatnu L1 skrivenu memoriju. Pored hardvera, ovaj koncept imao je znacaj i na softversku industriju i opsti programski model krajnih aplikacija. Paralelne aplikacije mogu da koriste moc svih jezgara. Konkuretno programiranje je znatno popularnije.

Osnovna funkcija OS kojom se paralelizuju programske aktivnosti je <u>smjena konteksta</u>, neophodna da bi nova programska nit postala aktivna. Smjena konteksta vezana je za stack, znaci operativnu memoriju pa je ona relativno skupa (i spora).

U namjeri da se ovaj problem ublazi razvijena je **Hyper-Threading tehnika (HT)** koja dodatnim hardverom pomaze smjenu kontekst na nivou samog procesora (jezgra)

GRAFICKI PROCESORI: (mozda slika 5.47).

1999. pojavila se prva graficka kartica sa programskom kontrolom i sa mocnim skupom procesora posebno prilagodjenih specificnostima video obrada. Njihovim radom upravlja

aplikacija koja se razvija u C/C++, puni u lokalnoj memoriji i odatle izvrsava. Ta aplikacija ne mora biti graficka. Po prvi put graficke kartice nadmasile mogucnosti centralnog procesora. Ovakve kartice se nazivaju **grafickim procesorima**. GPU procesori brojem izvjesnih operacija nadmasuju CPU savremenike i do 20 puta.

Prva pogodnost je sama priroda grafickih operacija.

Graficke aplikacije se upisuju u kernel memoriju odakle se ucitavaju instrukcije.

Ucitavanje instrukcija i pristup memoriji organizovani su u okviru multiprocesorskog jezgra.

Dvije cinjenice koje uproscavaju realizaciju GPU procesora. **Graficke aplikacije nemaju suvise grananja**. **Sve niti u izvrsenju su nezavisne**. Ako se pojavi rizik samo se data nit zaustavi a angazuju se novi procesori i nove niti.

<u>SEDMI DEO - Arhitektura namenskih računara</u> 66. Šta su namenski računari, kako izgledaju ? - strana 207 slika 7.1

NRS i grana racunarstva koja se bavi njima su trenutno u fokusu savremenih racunarsikih tehnologija. Termin NRS oznacava racunar ugradjen unutar drugog elektricnog ili mehanickog uredjaja. Na tom racunaru se izvrsava program koji u realno vremenu kontrolise rad cijelog uredjaja, iako je nevidljiv korisniku namenskog sistema. Dakle tu su i hardver i softver ali koriste se drugacije od desktop racunara.

Prethodna slika ukazuje na razliku ove dvije kategorije NRS sistema.

RTOS – real time operativni sistem.

Zahtjevi prilikom izbora komponenti i projektovanja namenskog sistema:

- -Potrebna procesna snaga i kapacitet memorije odredjuju se tako da odgovaraju minimumu koji garantuje ispunjenje vremenskih uslova vezanih za rad u realnom vremenu.
- -Cijena proizvodnje, vrijeme i troskovi razvoju su veoma bitni kod jeftinih i masovnih proizvoda.
 - -Kvalitet softvera takodje odredjuje uspjesnost nekog proizvoda.

Ocekuje se poznavanje C jezika.

Programer NR mora poznavati hardver i principe UI sprege ka periferijama.

68. Koja tri načina postoje da prebacimo izvršni kod?

<u>Upisom izvrsnog koda u programski EPROM, serijskim prenosom preko UART, USB ili LAN</u> komunikacione linije, Programer/Debuger (zahtjeva JTAG ili BDM port).

<u>Upisom izvrsnog koda u programski EPROM</u>, koji se potom fizicki instalira na stampanu plocu odredisnog sistema, insertovanjem u postolje. Testiranje programa se radi koriscenjem lokalnih resursa (LED dioda ili displeja, ispisima preko komunikacione linije i sl.) ali svakako bez upotrebe testnog alata (debuggera). Svaka izmjena koda zahtjeva brisanje EPROM-a i upis novog programa prije ponovne instalacije. Ovo je najelementarniji, najsporiji i najmanje komforan nacin rada.

Serijskim prenosom, preko UART, USB ili LAN komunikacione linije. Ovakav nacin rada je moguc samo ako na odredisnom sistemu vec postoji komponenta za punjenje programa (punjac, loader) koja umije da prihvati novi program, upise ga na pravo mjesto u memoriji, i potom prenese izvrsenje na njega. Program se prenosi komunikacijom dva programska punjaca: jednog na host, i drugog na target strani.

<u>Programer/Debuger – Najkomforniji i najpouzdaniji nacin rada podrazumjeva upotrebu komponente koja se naziva programer/debuger cijim posredstvom se ostvaruje fizicka veza sa hardverskim komponentama odredisnog sistema, sto ukljucuje procesor, memoriju, i U/I</u>

uredjaje. Ovakav nacin rada zahtjeva JTAG ili BDM port na odredisnom sistemu, odnosno hardversku podrsku za debagovanje na nivou cipa (On-Chip Debugging).

70. Šta je potrebno pre pokretanja programa ? - strana 212 slika 7.5

Pri punjenju programa, prije pokretanja, programu se dodjeljuju jos dva memorijska segmenta neophodna za rad.

Velicina memorijskog bloka rezervisanog za <u>Stek</u> definise se u fazi pripreme programa (**STACKSIZE** direktivom).

Heap je zona memorije sa dinamickom alokacijom. Funkcije malloc i free.

program mogao biti ucitan od strane OS i izvrsen na konkretnoj platformi.

<u>Sekcije</u> se shodno tipu podataka mapiraju u neke od memorije namenskih sistema (RAM, ROM, Flash...) pomocu MEMORY i SECTIONS linkerskih direktiva.

71. Binarna kompatibilnost?

U praksi vrlo je vazna mogunost da se neka aplikacija (program) razvijen na jednom sistemu bez ponovnog kompajliranja primeni na nekom drugom racunaru sa istim <u>procesorom i OS</u>. **Binarna kompatibilnost** podrazumjeva postovanje niz konvencija neophodnih da bi neki

Skup ovih konvencija – ABI, obuhvata pravila vezana za OS i samu fizicku platformu. Pocev od kompajlera, svi alati moraju postovati isti set ABI konvencija.

<u>Prvi skup pravila</u> definise format izvrsne datoteke, podjelu memorije izmedju OS i aplikacije, interakcija pri pokretanju aplikacije itd.

Zavisnost od platforme obuhvata sve elemente arhitekture procesora (skup instrukcija, tipovi podataka, Little/Big endian, adresiranja ali i:

- -poravnanje podataka u memoriji,
- -konvencije pozivanja funkcija,
- -koriscenje registara,
- -nacin formatiranja i
- -koriscenje steka.

73. Šta je punjač (loader)?

Punjac je usluzni program koji je po pravilu smesten u ROM/Flash memoriji, kako bi bio raspoloziv i po iskljucenju napajanja. Poziva ga reset procedura ako je transfer programa neophodan. Punjenje se kontrolise sa: <u>LoadDone</u> (promenljiva u flash memoriji), <u>postavkom spoljnog prekidaca/jumper-a</u> ili <u>razmenom poruka na pocetku rada</u>.

74. Priprema programa za izvršavanje?

Dva su osnovna nacina da se obezbedi aplikativni program NRS:

- -da se unapred upise u trajnu memorjiu (ROM/Flash) ili
- -da se napuni u radnu memoriju (RAM).

U skladu sa time postoje dva osnovna nacina izvrsenja aplikacije:

- -izvrsenje iz ROM-a, ili
- -iz RAM-a nakon punjenja

Prije izvrsavanja aplikacije neophodno je u RAM memoriji formirati .data .bss i stack sekcije.

76. JTAG sprega (Hardversko testiranje)?

Sve akcije koje po zahtjevu razvojnog sistema preduzimaju **monitor ili debug-agent** zavrsavaju se pristupom registrima centralnog procesora, memorije ili U/I uredjaja. Spoljni i nezavisni pristup internim elementima integrisanih kola je kljucna funkcionalnost hardverske sprege

koja podrzava rad savremenih razvojnih okruzenja. Ovakav nacin rada se naziva <u>testiranjem na nivou cipa (OCD)</u>, i oznacava hardversku podrsku procesu kontrole programa i otklanjanju gresaka (debugging) ugradjenu u same procesore i njihove periferije.

Dva tipa **OCD**: <u>standardizovan JTAG sprega</u> i <u>mnoga druga resenja specificna za pojedine</u> proizvodjace.

JTAG (Joint Test Action Group) je resenje predlozeno 1985. Godine, a 5 godina kasnije standardizovano kao IEEE 1149.1 - <u>standard test access port</u> and <u>boundary scan architecture</u>. Ovakvo ime ukazuje namjenu:

- -<u>Standard Test Access Port</u> kaze da se radi o standardnom portu za pristup resursima nekog digitalnog kola bez poznavanja i nezavisno od njegove interne strukture.
- -Boundary Scan je arhitektura dodatne logike koja se ugradjuje u interisano kolo koja omogucuje takav pristup.

Zapravo, JTAG je Boundary-Scan prosiren OCD podrskom.

78. Veza JTAG uređaja na štampanoj ploči?

Na stampanoj ploci nekog racunara po pravila ima vise JTAG komponenti. Pristup svakoj od njih vrsi se preko istog **JTAG konektora** jedinog na ploci pri cemu se svi uredjaji povezuju serijski, direktnim povezivanjem signala TDO i TDI (testni signali).

Prvi uredjaj u lancu je obicno procesor ali to nije obavezno.

Dovodjenjem prave kontrole na JTAG konektor moze se:

- -kontrolisati procesor u smislu pokretanja, zaustavljanja i inspekcije rada programa,
- -napuniti memorija programom ili nekim drugim sadrzajem,
- -pristupiti svakom od BS (Boundary scan) modula na ploci.

80. Kako izgleda grafički prikaz mikrokontrolera ? - strana 225 slika 7.19

U cilju eliminisanja uskih grla i nedostataka MIPS protocne organizacije, ucinjene su dvije karakteristicne nadogradnje:

-Prva je obezbedjenje rezervnog seta registara opste namene, pored standardnog skupa od 32 MIPS registra. Rezervni registri (shadow set) se koriste pri opsluzivanju prekida visokog prioriteta ili postavljanjem kontrolnog registra u CPO koprocesoru.

-Druga dogradnja eliminise probleme u atomskom (neprekinutom) rukovanju sa podacima, odnosno nedostatak adekvatnih MIPS instrukcija sa atomskim izvrsenjem.

Slika pokazuje da su memorija i periferija organizovane u dva nivoa:

Na visem nivou: blize procesoru, nalaze se memorije, kontroleri prekida i DMA, kao i najbrze periferije. Povezane su sa procesorom pomocu <u>Matricne magistrale(Crossobar)</u>. Bafer instrukcija sa slike je u stvari eksterna skrivena memorija za instrukcije. Flash je trajna memorija za cuvanje programa umjesto ROM-a. Pored Ethernet i USB kontrolera, smjesten je jos GPIO modul – modul brzih digitalnih U/I.

Na nizem nivou: sporije periferije i manje zahtjevne u pogledu obima podataka u prenosu, povezuje ih <u>Klasicna magistrala(Periferijska magistrala)</u> koja je povezana na matricnu magistralu, odje se nalaze tajmerska i kola analognih ulaza/izlaza, kao i dvije specijalizovane magistrale sa serijskim prenosom (SPI I^2C).

.

82. Tajmeri i brojači ?(Nzm trebaju li slike 7.23 i 7.24, Tojzan ih je oznacio)

Programibilni tajmer - kada se treba izmjeriti neki vremenski interval i izazvati prekid. Osnova svakog tajmera je brojac koji broji interno ili eksterno generisane taktne impulse. Svojom namjenom se izdvaja <u>zaštitni tajmer</u> (WatchDog Timer, **WDT**) koji se koristi za detekciju i oporavak neispravnosti u radu racunara uzrokovanih softverskim ili hardverskim greskama. Odgovornost aplikacije je da u predvidjenom vremenu reda jedne sekunde restartuje WDT tajmer cime potvrdjuje da je ziva i funkcionalna. U slucaju da aplikacija upadne u beskonacnu petlju, restart ce izostati.

(NE TREBA OVO JA MSM)

84. PWM - širinski modulisani impulsi ? - strana 230 slika 7.26

U realnim aplikacijma kao izlazni upravljacki signal, cesto se koristi **PWM** (širinski modulisani impulsi, Pulse Width Modulation). Radi se o povorci impulsa iste amplitude i ucestanosti ali i promenljive sirine odnosno promenljivog odnosa signal/pauza. Slika 7.26

Sirirna **PWM** signala varira 0-100%.

Pored perioda, **PWM** signal se zadaje preciznošću podešavanja impulsa, minimalnim korakom za koji se moze promijeniti širina impulsa. Zbog toga je vremenska rezolucija **PWM** izlaza odredjenja kolicnikom vremena perioda i broja koraka: **Tmin=Tperiod/Nkoraka**Prakticna realizacija PWM izlaza nezamisliva je bez upotrebe tajmera i dodatne logike podešene zahtjevima primene.

86. ADC - Analogno digitalni konvertor ? - strana 233 slika 7.31 + šeme koje je profesor crtao na predavanjima

A/D konvertor (Analog to Digital Converter, ADC) prihvata kontinualni signal, odmjerava ga u opsegu 0 - Vref i proizvodi izlaznu cjelobrojnu vrednost srazmjernu ulaznom naponu. Jedan od osnovnih parametara **A/D konvertora** je brzina konverzije koja ogranicava ucestalost pristupa **A/D kolu**.

(Slika 7.30 mozda treba, cini mi se kao da je neko crtao)

(NE TREBA)

Najbrzi su tzv. <u>flash konverteri sa direktnom konverzijom</u>(istovremeno odredjuju vrijednost svake od binarnih cifara). U praksi su najcesci <u>A/D konvertori sa uzastopnom</u> <u>aproksimacijom(kompromis cijene i perfomansi)</u>. Osnovna ideja <u>SA konvertora</u> je da se u petlji odredi svaka od cifara polazeci od bita najvece tezine (MSB). Cijeli postupak se odvija u dvije faze: prihvat/memorisanje ulazne vrednosti (odmeravanje) i njeno odmeravanje (A/D konverzija).

Slika 7.31

(NE TREBA)

Prijemni stepen **A/D konvertora** cine <u>analogni multiplekseri (AMUX) i SHA (Sample and Hold Amplifier</u>).

Prvo kolo izabira jedan od analognih ulaza i prosledjuje ga SHA kolu, koje ga odmerava i pamti u kapacitivnim celijama. Zadatak SHA je da sve vrijeme A/D konverzija obezbedi stabilnu vrijednost na ulazu komparatora.

Registar SAR cuva trenutnu odmerenu vrednost i na pocetku konverzije se brise (postavlja na 0). U nastavku se odredjuje bit po bit izlazne digitalne vrijednosti, polazeci od D0 (bita najvece tezine) prateci sledecu logiku: (MISLIM DA OVO ISPOD NE TREBA)

- -Postavi bit tezine 2^(n-1-i) (cifru Di) na vrijednost 1.
- -Komparator uporedjuje dva signala, ulaz koji se odmerava i izlaz D/A konvertora.
- -Ako je generisana D/A vrijednost konvertora veca, cifra Di se vraca na nulu, u suprotnom ostaje jedinica.
 - -Postupak se ponavlja sve dok se ne odredi i zadnji bit, bit najmanje tezine.
 - -Kraj konverzije se oznacava signalom EOC (End Of Conversion).

88. Inter-Integrted Circuit magistrala? - strana 236 slika 7.36 i slika 7.37

I²C magistrala u celosti serijalizuje komunikaciju sa periferijskim kolima jer selekciju krajnjeg uredjaja radi pomocu njegove komunikacione adrese. Za realizaciju sprege su potrebna samo dva signala pa se ova magistrala cesto naziva i dvozicnom spregom (2 wire interface). Postoji 1 master cvor iako vise cvorova moze da se takmici za kontrolu nad magistralom. Slika 7.36

(NE TREBA)

 I^2 C magistrala (Slika 7.36) koristi samo dvije dvosmjerne linije, za prenos takta (SCL) i podataka (SDA). Master generise takt, dok se kontrola nad linijom podataka razmijenjuje tokom odvijanja transakcije.

Slika 7.37

(NE TREBA)

Ova slika (Slika 7.37) prikazuje opsti tok $I^2\mathbf{C}$ transakcije, koja zapocinje obaranjem SDA signala dok je tak jos neaktivan. Inverznom promjenom signala se transakcija i zavrsava te se zbog toga ove dve sekvence nazivaju start i stop bitima, koje uokviruju transakciju.

OSMI DEO - Arhitektura PC računara

89. Čipset arhitektura? - strana 238 slika 8.1

Čipset je skup komponenti maticne ploce koje upravljaju tokom podataka izmedju procesora, memorije i U/I periferija. Cipset implementira kljucne komponente U/I podsistema pocev od kontrolera prekida i DMA kao i sve memorijske U/I sprege prisutne u racunaru. Drugim rijecima cipset definise komunikacionu infrastrukturu preko koje se prenose svi podaci unutar racunara.

Uobicajena je upotreba memorijskog i U/I kontrolera koji se nazivaju sjeverni i juzni most. *Sjeverni most (Memory Controller Hub, MCH)* medjusobno povezuje najbrze komponente PC racunara: procesor, memoriju, graficku karticu i zbog toga je projektovana za postizanje max performansi. Spregu sa procesorom i generatorom takta realizuje ceona magistrala (Front-Side Bus, FSB).

Prisutan je trend da se sve veci dio MCH funkcionalnosti seli ka samom procesoru, integracijom u istom kucistu za sta ima vise razloga: zavisnost od samog procesora, postizanje max brzine i propusnosti, minimizacija broja spoljnih signala.

<u>Juzni most (IO Controller Hub, ICH)</u> posvecen je komunikaciji sa pravim U/I periferijama, sporijim u odnosu na graficku karticu ali i dalje vrlo zahtjevnim po obimu podataka i brzini prenosa.

Na najnizem nivou LPC (Low Pin Count) magistrala objedinjuje najsporije uredjaje, i zadrzava opciju ISA kompatibilnosti. SuperIO je komponenta koja integrise spregu sa tastaturom, misem i stampacem kao i podrsku za asinhronu serijsku komunikaciju.

Juzni most obuhvata DMA i kontroler prekida, sat realnog vremana, kontrolu napajanja, Flash/CMOS memoriju..

91. Podsistem prekida ? - strana 240 slika 8.3

U kaskadnoj konfiguraciji glavni kontroler prosledjuje zahteve prateceg kontrolera posredstvom jednog od svojih IRQ ulaza. U tu svrhu je iskorscen treci IRQ ulaz, te je zbog toga original signal IRQ2 preusmeren na sekundarni kontroler prekida. Slika 8.3

To znaci da je u dugom periodu PC racunar imao samo 15 U/I prekida pri cemu su mnogi od njih zauzeti standardnim periferijama(disk, tastatura, mis). U prvim implementacijama PCI magistrale uredjaji na njoj su mapirani na jedan od slobodnih prekida (IRQ10 najcesce). Ovakva ogranicenja su neprihvatljiva sa pojavom multicore procesora i simetricnog multiprocesiranja te je kao zamjena uvedena APIC (Advanced Programmable Interrupt Conttroller) arhitektura. Sustina je u distribuiranoj strukturi sa lokalnim APIC modulima integrisanim sa svakim jezgrom i U/I modulima lociranim uz svaku od magistrala ili periferija povezanih na juzni most.

93. Inicijalizacija PC računara i operativnog sistema ? - strana 242 slika 8.6

Prva faza inicijalizacije PC racunara odvija se u realnom rezimu rada, pod kontrolom BIOS-a cija je ulazna tacka mapirana na adresu reset vektora. U slucaju da procesor sadrzi vise jezgara aktivira se samo jedno (bootstrap processor) koje izvrsava reset proceduru i puni i pokrece jezgro OS (kernel).

Kljucni zadatak **reset procedure** je da provjeri da li su u racunaru prisutne i funkcionalne sve neophodne komponente poput memorije, prekida, DMA, video kartice, tastature, diska i sl. Pa se naziva **POST** .(power-on self-test) procedurom. U prvom koraku pod kontrolom BIOS-a se puni i pokrece jezgro OS(kernel). Po preuzimanju kontrole kernel prevodi procesor u zasticeni rezim rada, i nastavlja sa punjenjem ostatka OS i pokretanjem korisnickih procesa . Izbor i lociranje OS vrse se na osnovu sadrzaja prvog sektora primarnog diska PC stanice. Ovaj sektor cuva **glavni boot slog** (Master Boot Record, MBR).

U okviru MBR sloga prvih 440 bajta su rezervisani za upis **punjaca kernela**, male programske rutine koju ucitava i pokrece BIOS. <u>Boot Loader</u> pronalazi particiju koju treba napuniti. Prateci podaci definisu pocetak i kraj particije u fizickim i logickim koordinatama kao i njenu velicinu (broj sektora).

95. Standardne PC magistrale?

Po tipu i namjeni PC magistrale mozemo klasifikovati u cetiri kategorije:

<u>Procesorska magistrala</u> je na hijearhijski najvisem nivou sa namenom povezivanja procesora sa najbrzim periferijama: <u>osnovna procesorska kola (chipset)</u>, <u>skrivena (cache)</u> i <u>operativna</u> memorija.

<u>Lokalna U/I magistrala</u> sluzi za povezivanje brzih i vremenskih kriticnih U/I uredjaja poput video kartica, diska, brzih mreznih kontrolera i sl. Najpopularnije su: <u>PCI, AGP, PCI Express</u>. <u>Standardna PCI magistrala</u> (PCI jedna od ovih mag) odlikuje se prenosom podataka duzine 32 bita i radnim taktom 33 MHz. Pored unapredjenja brzine i propusnosti PCI magistrala je prva u

cjelini podrzala "prikljuci i koristi" (Plug & Play-PnP) koncept povezivanja osnovnog PC racunara sa periferijskim U/I karticama.

<u>Accelerated Graphics Port (AGP)</u> je lokalna magistrala posvecena iskljucivo sprezi sa video podsistemom.

<u>Standardna U/I magistrala</u> namenjena je povezivanju sporih U/I uredjaja poput: misa, modema, zvucnih kartica i sl. Kao i za obezbedjenje kompatibilnosti sa starijim uredjajima. U vecini danasnjih uredjaja to je ISA magistrala.

<u>Serijska UI/ magistrala</u> je u odnosu na prethodno navedene magistrale alternativan nacin povezivanja U/I uredjaja pri cemu se izbegavaju problemi uklapanja periferijskih uredjaja u memorijskom i U/I adresnom prostoru racunara.

97. ISA magistrala?

ISA(Industry Standard Architecture) je najstarija PC magistrala, pristuna od pojave prvog racunara ovog tipa. Raspoloziva je sa 8 i 16 bita podataka. U svojoj 16-bitnoj verziji koristi se u industrijskim komponentama.

Zbog skromnih performansi zamenjena je novim i brzim magistralama. Prisutna je u industriji, razlog je taj sto nije potrebno vise od njenih performansi.

Svojom izvedbom **ISA magistrala** obezbedjuje pogodan nacin povezivanja sa <u>sporim perifernim uredjajima</u>, i pri tome garantuje kompatibilnost sa velikim br. racunara i perifernih komponenti.

Svi signali na ISA su <u>TTL logickog kola</u> osim napajanja +-5V i +-12V.

Pored procesora tu su signali koji omogucuju:

- -kontrolu citanja i upisa u memorijski ili U/I prostor,
- -generisanje stanja cekanja,
- -koriscenje sistema prekida i direktnog pristupa memoriji,
- -osvezavanje memorije i detekciju greske.

98. PCI magistrala? - strana 253 slika 8.11

Peripheral Component Interconnect (PCI) specifikacija definise lokalnu magistralu visokih performansi koja podrzava prenos podataka dugih 32 ili 64 bita preko multipleksiranih linija adresa i podataka. Osnovna namjena **PCI** je sprega procesorskog jezgra sa brzim periferijama, bilo da su integrisane na osnovnoj ploci ili povezane ugradnjom U/I kartica. Slika 8.11

PCI magistrala je primenjena na razlicitim hardverskim platformama, cime je obezbijedjena kompatibilnost i laka prenosivost periferijskih kartica. Takodje koncept "Plug & PLay" je osnova prednost.

Slika 8.11 pokazuje prvu izvornu arhitekturu racunarskog sistema sa **PCI magistralom**. Kljucna komponenta je PCI most koji obezbedjuje spregu procesora, skrivene memorije i operativne memorije sa periferijama koje se prikljucuju preko konektora na magistrali. To znaci da periferijski uredjaj komunicira sa **PCI magistralom** a ne procesorom direktno sto dozvoljava laku zamenu procesora i kompatibilnosti PCI uredjaja na racunarima sa razlicitim CPU platformama. Izbegavaju se kasnjenja i uska grla.

PCI uredjaji/kartice oznacene kao agent mogu biti vodeci ili prateci u zavisnosti ko pokrece razmenu podataka.

OSNOVNI SIGNALI NA PCI MAGISTRALI:

PCI magistrala koristi sopstveni interni sistem prekida.

Sustina rukovanja **PCI magistralom** podrazumeva fazu adresiranja, gdje se pored adrese postavlja i rezim rada izdvajanjem komande nad magistralom. Prenos podataka vrsi se u okviru jedne ili vise faza prenosa podataka. Problem: prisustvo velikog broja signala.

PCI PODRSKA KONCEPTU "PRIKLJUCI I KORISTI":

Svaki PCI uredjaj u svom adresnom segmentu cuva posebnu tabelu koja sadrzi sve podatke potrebne za dodjelu sistemskih resursa i njegovo kasnije rukovanje od strane operativnog sistema.

PCI konfiguracioni prostor se sastoji od 256 bajta i podijeljen je na dva dijela. Dijelom od adrese 00h zakljucno sa adresom 0Ch koji predstavlja **PCI zaglavlje**, a ostatak predstavlja **Prostor PCI uredjaja.** Sva polja koja se sastoje od vise bajtova su u "little endian" obliku to jest nize adrese sadrze bajte manje tezine.

100. USB?

USB:

(USB – Universal Serial Bus), osnovna ideja Univerzalne serijske magistrale je resavanje iznijetih problema izmestanjem sporih uredjaja iz racunara, tacnije izvan njegovog memorijskog i U/I prostora. Komunikacija sa njim se ostvaruje serijski, posredstvom specijalizovanog kontrolera povezanog na PCI magistralu, koji koristi samo jedan vektor prekida i jedan skup memorijskih i U/I adresa. USB magistrala je fleksibilna. Cijena koja se placa je njena unutrasnja slozenost. USB je dijeljena serijska magistrala kod koje se vecina inteligentnih spreznih funkcija izvrsava na samom racunaru.

Osnovne karakteristike USB magistrale su:

- -povezivanje do 127 periferijskih uredjaja u viseutičnoj konfiguraciji,
- -sinhrona komunikacija preko dijeljene dvozicne linije,
- -brzina prenosa 1.5 Mbit/s (spori), 12Mbit/s (uredjaji pune brzine), 480 Mbit/s (uredjaji visoke brzine),
 - -automatsko prepoznavanje prilkljucenja nove periferne jedinice i njen nesmetan rad,
 - -četiri rezima komunikacije,
 - -jedan tip konektora i kablova za povezivanje.

USB ARHITEKTURA:

SLIKA

Moze i slike 8.19, 8.20, 8.21 i 8.28 ako hoces

Na vrhu USB stabla direktno povezanog sa PCI magistralom nalazi se glavni kontroler kao osnovna upravljacka jedinica USB magistrale.

Komunikacija sa USB uredjajima odvija se na osnovu podataka koji definisu adresu USB uredjaja, tip i smjer prenosa podataka, i adresu memorijskog bafera rukovaoca uredjaja. Fizicka sprega ka USB uredjajima odvija se posredstvom hijerarhijske strukture tzv. čvornih (hub) uredjaja, cija je primarna funkcija umnozavanje pristupa USB magistrali. Korenski cvor je osnovni spojni element koji obezbedjuje komunikaciono povezivanje glavnog kontrolera sa uredjajima.

Osnovna funkcija cvora je realizacija fizickog prenosa podataka.

Dodatne funkcije:

- -Konverzija brzine prenosa izmedju sporih uredjaja i magistrale.
- -Dozvolu i zabranu komunikacije preko prikljucaka.
- -Prepoznavanje prikljucenja uredjaja i detekciju njegove brzine prenosa.
- -Kontrolu napajanja na svojim priključcima, sto podrazumijeva ukljucivanje/iskljucivanje napajanja.

- -Smanjivanje struje napajanja pojedinacnog uredjaja.
- -Odredjivanje i postavljanje statusa (stanja) prikljucka.

Četiri tipa USB prenosa:

- -prekidni prenos, na osnovu prozivke uredjaja na USB magistrali, imitira se prekid.
- -masovni prenos, prenos velikog obima podataka, ali bez vremenskih uslova.
- -izohroni prenos, za najzahtjevnije periferije koji zahtjevaju prenos podataka velikog obima uz vremenske uslove.
- -prenos kontrolnih poruka, obuhvata komunikaciju u cilju koordinacije rada, prepoznavanja i inicijalizacije USB uredjaja.

Vod - logicka konekcija, prenos podataka se desava izmedju neke odredisne tacke na uredjaju, i memorijskog bafera programskog rukovaoca.

Transakcija se dalje realizuje razmenom niza paketa, predznak oznacava pocetak transakcije, a preostali paketi nose podatke ili kontrolne informacije.

FIZICKO OKRUZENJE USB MAGISTRALE:

USB specifikacija propisuje minimum mehanickih i elektricnih zahtjeva koje svako kompatibilno rjesenje mora zadovoljiti.

<u>Mehanicki</u> dio specifikacije definise karakteristike konektora tipa A i tipa B, lociranih na cvoru i USB uredjaju.

USB kabel ima cetiri zile, dvije za napajanje, i dvije signalne (za komunikaciju). Standardna USB kabal je oklopljen, dug do 5m i moze se koristiti za sve brzine prenosa. NRZI je poznata metoda za utiskivanje takta u signal koji se prenosi, pa prenos nije potreban preko posebnih zila.

102. Video memorije (VRAM, WRAM, SGRAM, MDRAM) ? - može da pita tabelu sa brzinama strana 277 tabela 8-6

Video memorija, u kojoj se cuva svaki piksel prikaza slike, kod savremenih resenja implementirana je na samoj grafickoj kartici. Osnovni zadatak video memorije je postizanje sto veceg kapaciteta i sto brzeg pristupa.

VRAM (Video RAM) – varijanta standardne DRAM memorije, opremljene sa dva pristupna porta, tako da se na njoj istovremeno moze izvrsiti i citanje i pisanje podatka. Izbjegava usko grlo uslovljeno istovremenom potrebom video procesora da upise nove video podatke, i RAMDAC kola koje upisani sadrzaj prenosi do monitora, zahtijeva mnogo rjedje osvjezavanje od DRAM – pa je zato i brza.

WRAM (Windows RAM) - unaprijedjena verzija VRAM memorije, takodje dvoportna i 25% brza. Obezbijedjena je niza cijena realizacije. Koristi se u mocnim grafickim karticama visoke rezolucije do 1600x1200. Samo ime nema nikakve veze sa Windows operativnim sistemom. SGRAM (Synchronous Graphics RAM) – zasnovana je na SDRAM tehnologiji, ali dodatno prilagodjena izvrsenju grafickih operacija pomocu blokovskog i bitskog zapisa. Blokovski upis realizuje punjenje bloka memorije istim sadrzajem, a bitski zapis primjenom odg. maske omogucuje postavljanje jednog razreda bita, bez uticaja na ostale. Memorija je jednopristupna.

MDRAM (Multibank DRAM) – je nova vrsta Video memorije, koja se od prehodnih sustinski razlikuje po tome sto se dijeli u blokove, kojima se moze nezavisno pristupati. Blokovi su velicine 32 KB, i povezani su internom magistralom. Zato je omogucen istovremeni pristup, fleksibilnost u upotrebi raspolozive memorije pri razlicitim rezolucijama dubini boje, ista brzina pristupa nezavisno od velicine memorije. Sve to rezultuje ekonomicnoscu primjene.

DEVETI DEO - Spoljne memorije

104. Prognoza otkaza?

Industrijski standard koji se koristi za prognozu otkazivanja diskova je **S.M.A.R.T.** (Self-Monitoring Analysis and Reporting Technology). Kada se omoguci S.M.A.R.T. nadzor, na disku se stalno prate odredjena svojstva, na osnovu kojih se mogu predvidjeti poremecaji ili otkazivanja diska. U slucaju kriticnih problema, S.M.A.R.T. ce alarmirati sistemski BIOS ili OS. Oni ce potom upozoriti korisnika, koji ce moci na vrijeme da napravi rezervnu kopiju podatak. Svojstva koja prati:

- -broj radnih sati i broj radnih ciklusa.
- -vrijeme potrebno za postizanje radne brzine okretanja.
- -visina lebdenja glava
- -temperatura diska i razlika u odnosu na ambijentalnu temperaturu.
- -perfomanse pristupa i protoka podataka
- -ucestalnost gresaka razlicite vrste itd..

Ima i nepredvidivih kvarova a to su npr: kvarovi izazvani statickim elektricitetom, nepravilnim rukovanjem, iznenadnim potresom, otkazom neke komponente.

<u>106. Raid 0</u>

Njena priroda podrazumijeva zapis isjecaka podatka(striping), na razlicite fizicke diskove. Pri tome nema cuvanje redundantnih podataka, pa samim tim i mogucnost oporavka podatka u slucaju greske. **Prednosti:** jednostavan i pogodan za prakticnu realizaciju, znacajno se unapredjuje kapacitet, ali i ukupne U/I perfomanse RAID 0 skupa diskova, pogotovo ako svaki od diskova posjeduje svoj kontroler. Centralni procesor ne trpi dodatno opterecenje usljed racunanja i smjestanja podataka o paritetu. **Nedostatak:** zbog nedostatka redundantnih zapisa i neotpornosti na otkaz, nivo 0 i nije pravo RAID rjesenje. Otkaz jednog od diskova izaziva gubljenje svih podatka, zato ne smije biti korisceno u kriticnim aplikacijama. **Slika 9.6.**

107. Raid 1

Sustina RAID 1 postupka je paralelan zapis podatka na dva identicna, medjusobno nezavisna diska. U okviru RAID podistema, moze biti vise ovakvih udvojenih diskova. Postizanje najvisih perfomansi zahtijeva sposobnost **disk konektora** da konkretno vrsi citanje i zapis na dva diska u paru. **Prednosti**: moguce je istovremeno citanje sa dva diska, cime se dvostruko ubrzava pristup zapisanim podacima. Zapis ide na oba diska, sto rezultira istom brzinom kao na pojedinacnom disku. Potpuno dupliranje podatka, omogucuje jednostavan oporavak podatka u slucaju otkaza, tj. prosto kopiranje na novi disk. Ovo je najjednostavnija "prava" RAID tehnika. **Nedostatak** je neefikasno rukovanje kapacitetom diskova, da bi se izbjeglo opterecenje centralnog procesora, zahtijeva se posebna hardverska logika. Ona istovremeno omogucuje "vrucu" zamjenu pokvarenog diska. **Slika 9.7**

109. Raid 3

U svemu je slican prehodnom rjesenju, ali se umjesto Hemingovog koda racuna samo jednostavan kod parnosti, on se zapisuje na samo jedan dodatni disk, nezavisno od broja diskova podatka. U slucaju otkaza jednog od diskova, ovakav nacin zapisa omogucuje oporavak izgubljenih podataka. Postupak rekonsturkcije podatka je vrlo jednostavan. Ponavljanje ex-ILI operacije nad sadrzajem preostalih diskova moze se nadoknaditi vrijednost isjecka kojeg nema. **Prednosti** ove tehnike je visoka brzina prenosa podatka i efikasno koriscenje diskova.

Nedostatak je relativne slozenosti kontrolera, ukupan broj transakcija koji je zbog sihronizacije diskova isti kao i kod pojedinacnih diskova. **Slika 9.9.**

110. Raid 4

Za svaki od blokova u vrsti, bit po bit, racuna kod parnosti i zapisuje ga na poseban disk. Procedura provjere i oporavak greske je istovjetna, kao kod RAID 3. **Nedostatak** RAID 4 tehnike je vezan za zapisa podataka malog obima, koji mogu da stanu na samo jedan od diskova. Tada je, zbog azuriranja koda parnosti, neophodno izvrsiti citanje starog bloka (koji se zamjenjuje) I bloka na disku pariteta. Tek po ucitavanju starog bita podatka i bita parnosti, kontroler moze izracunati i zapisati novu vrijednost bita parnosti. Sve to zahtijeva dva citanja i jedan zapis. Kod parnosti se zapisuje paralelno sa podacima I tako se izbjegava dodatno citanje / zapis nad diskovima u RAID 4 sistemu. **Prednosti** su sposobnost izvrsenja zahtjeva visoke ucestanosti, brzo ucitavanje podataka, I efikasno koriscenje diskova. **Nedostaci** su uglavnom vezani za relativnu sporost u zapisu podatka, sto postaje jos slozenije u slucaju otkaza jednog od diskova, jer se tada usporava ukupna brzina prenosa podatka. **Slika 9.10**

112. Raid 6

Ova varijanta RAID rjesenja je u sustini RAID nivoa 5 prosiren dodatnim, nezavisno izracunatim kodom parnosti koji se zapisuje na drugi disk. Tako na RAID 6 jedinici imamo **osnovne** podatke parnosti obracunate postupkom XOR (P-parnost), ali i **dodatne** izracunate nekim drugim postupkom (Q-parnost). Zato ovo rjesenje, poznato i kao RAID sa P+Q redundacijom, omogucuje regeneraciju podataka i u slucaju dvostrukog otkaza osnovnih diskova. Implementacija RAID 6 tehnike zahtijeva N+2 diskova. Jedna od varijanti implementacije podrazumijeva racunanje parnosti po redovima (P-parnost) i po kolonama (Q-parnost). Ovakvo rjesenje, najbolje za kriticne aplikacije, istovremeno je i najslozenije. Javlja se niza brzina zapisa, uslovljena racunanjem i zapisom dvostruke parnosti. **Slika 9.12**