## PRVI DEO - Osnovne funkcionalnosti

## 1.Šta je arhitektura, šta je organizacije, koje su razlike?

. . .

## 2. Odakle se kreće projektovanje računara (ISA)?

Projektovanje krece od definisanja instrukcija koje procesor podrzava, sto je ugovor izmedju softvera i hardvera, nakon definisanja ISA (Instruction Set Architecture) krece se na projektovanje arhitekture i organizacije.

U opstem slucaju racunarski sistem predstavlja skup funkcionalnih jedinica(hardware) i programskih komponenti(software) kojima se obezbedjuje konacan broj usluga grupama njegovih korisnika.

Arhitektura (architecture) - osobine vidljive programeru – osobi koja razvija program za njega.
Organizacija - parametri vidljivi projektantu racunarskog sistema.

Arhitekturu stoga cini skup instrukcija procesora, skup njegovih registara(cesto se naziva registarska arhitektura), nacin predstavljanja podataka, adresne tehnike, ulazno-izlazni mehanizmi... Organizaciju cine funkcionalne jedinice, nacin njihove medjusobne sprege, kontrolni signali kojima se definise izvrsavanje instrukcija procesora.


U sustini, arhitektura i organizacija racunarskog sistema su nezavisne u tom smislu sto na jednoj istoj arhitekturi moze da postoji vise razlicitih organizacija. Pri tome svaki racunar je jedna implementacija neke arhitekture.

**Programska kompatibilnost**, odnosno mogucnost izvrsavanja istih programa na razlicitim generacijama nekog procesora, je posljedica dijeljenja iste arhitekture.

## 3. Organizacija računara , 4. Osnovna Von Neumann arhitektura?

Sto se tice organizacije racunara, tacnije skupa osnovnih komponenti i nacina njihovog sprezanja, Fon Nojman je 1946 godine iznio prijedlog.

Pored <u>centralnog procesora</u> (kljucna kompnenta), tu su <u>memorija</u>(smjestanje i cuvanje podataka u toku obrade) i <u>U/I podsistem</u> (razmjena informacija sa okolinom, ukljucujuci i komunikaciju sa korisnicima racunarskog sistem).



Centralni procesor ima dvije funkcionalne cjeline – **PCU(Program Control Unit)** - jedinica za kontrolu programskog toka(obuhvata upravljacku jedinicu ali i registre posebne namjene) i **DPU(Data Processing Unit)** – jedinica za obradu podatka(ukljucuje ALJ i skup registara podatka). Spoljni podaci, oni koji se

razmjenjuju sa U/I uredjajima, prolaze istu putanju kao i oni iz memorije. To znaci da i oni prolaze kroz jedinicu za obradu podataka, sto ogranicava efikasnost samog prenosa. Da bi se ovo uklonilo, dodao se direktan pristup memoriji (Direct Memory Access, DMA). Pod kontrolom CP ali bez njegovog direktnog ucesca, periferni uredjaj i memorija autonomno obavljaju prenos podataka. Znaci uveden je specijalni upravljacki automat DMA kontroler, koji upravlja prenosom izmedju U/I jedinice i memorije a CP procesor se angazuje samo na pocetku i na kraju U/I aktivnosti.
+Slika 1.3

## 5. Šta je kod instrukcije i kakva adresiranja postoje?


To je grupa bita koja opisuje datu instrukciju i njene operande. Binarna i masinska intrukcija su sinonimi sa kodom instrukcije jer svi definisu zahtev ispostavljen procesoru. Djeli se na: kod operacije i adresni dio.

Slika: KOP | Adresni Dio

Implicitno adresiranje (lokacija operanda je zadata kodom operacije), neposredno adresiranje operanda (definise njegovu vrednost koja se cita iz memorije neposredno iza koda operacije), neposredno adresiranje memorije (definise adresu memorijske lokacije na kojoj se podatak nalazi).

# 6. Struktura centralnog procesora, navesti komponente i čemu one služe? - strana 1 slika 1.1

(Na visem nivou, osnovne kompnenete svakog racunara su centralni procesor, memorija, U/I podsistem i sistemska magistrala koja ih spreze. Sam centralni procesor kao kljucna komponenta racunara, sastoji se od registara, A/L i upravljacke jedinice i interne magistrale koja ih povezuje).



**Centralni procesor** je kljucni dio racunara koji ucitava i izvrsava instrukcije, dakle realizuje obradu informacija. Sastoji se iz nekoliko osnovnih funkcionalnih cjelina.

Osnovne funkcionalne cjeline: skup registara, aritmeticko-logicka jedinica, upravljacka jedinica, interna magistrala.


**Registri:** sluze kao brze memorijske lokacije za smestanje vazne informacije u toku rada centralnog procesora. Registri mogu biti: registri podataka, adresni registri, registri posebne namjene (programski brojac-cuva adresu sledece instrukcije i instrukcuoni registar-cuva kod instrukcije u izvrsenju) **Aritmeticko-logicka jedinica (ALJ):** je funkcionalna jedinica namenjena za realizaciju osnovnih mikrooperacija nad sadrzajem registara.

**Upravljacka jedinica:** usmjerava informacije iz registara na ulaze ALJ, koja ih potom obradjuje. Centralni procesor sa memorijom i U/I uredjajima komunicira preko <u>spoljne magistrale</u> a radi realizacije prenosa informacija unutra centralnog procesora se organizuje vec pomenuta <u>interna magistrala.</u> Upravljacka jedinica kontrolise funkcionalnost procesora postavljanjem upravljackih signala. Oni odredjuju koji registar ce se citati a koji puniti, koju ce mikrooperaciju ALJ izvrsiti. Skup upravljackih signala naziva se **kontrolna rec** procesora

(IAS MASINA, ARHITEKTURA I ORGANIZACIJA - DOPISATI)
NE TREBA.

## 7. Kako izgleda proces izvršenja instrukcija (fetch , execution)?

Pribavljanja (fetch) i izvrsavanje (execution)



## DRUGI DEO - Centralni procesor


## 8. Struktura mikroprocesora ? - strana 31 slika 2.2

Centralni procesor (CPU) je kljucni de o racunarskog sistema koji izvrsava artimeticke i logicke operacije, upravlja memorijom i ulazno-izlaznim podsistemom.

Kod starijih racunarskih sistema procesor je bio realizovan na jednoj ili vise stampanih ploca.

U eri mikroprocesora centralni procesor se realizuje kao jedno integrisano kolo.

Na jednoj silikonskoj plocici zasticenoj plasticniom ili keramickim kucistem, smestene su sve potrebne komponente. Spoljni prikljuci se preko izvoda (pinova i terminalih tacaka) i podnozja integrisanog kola povezuju sa ostatkom racunarskog sistema na stampanoj ploci. Ovako integrisano kolo se naziva **mikroprocesor**, a ceo racunarski sistem izgradjen oko njega **mikroracunar**.



## 9. Mašinski jezik ?, odje se moze izvuc nesto i za 2 pitanje.(gore)

ISA – Instruction set Architecture - skup instrukcija i nacini adresiranja potrebnih podataka-definisani.

(CPU) - Centralni procesor analizira binarni kod instrukcije, i izvrsava niz mikrooperacija potrebnih za njenu realizaciju. Format binarnog koda je najuze vezan za sam procesor (masinu) te se stoga instrukcije nazivaju masinske instrukcije. Binarni program smjesten u memoriji se konsekvetno naziva masinski program.

Masinski jezik je metod binarnog programiranja-zadavanje liste instrukcija i njima potrebnih podataka. Masinske instrukcije, masinski progam, masinski jezik (sta je sta, opisati) -> PITANJE NA ISPITU.

#### 9.1 Format instrukcije?

Format instrukcije definise sintaksu masinskog jezika, odredjuje sledece elemente: tip operacije, broj i lokaciju operanda.

Operandi mogu biti: **polazni ili odredisni** u zavisnosti od toga da li sadrze ulazne ili izlazne argumente date instrukcijom.

**Kod operacije** definise operaciju koja ce se izvrsiti nad polaznim operandima radi generisanja rezultata koji ce se upisati u odredisni registar.

**Adresni slog** jednoznacno oznacava lokaciju operanda u memoriji ili u nekom od registara. **Slika 2.3. Broj operanada -** varira uglavnom od nula do tri (nulta, unarna, binarna, ternarna instrukcija).

**Adresnost** je atribut instrukcije koji odgovara broju pristupa memoriji koji su potrebni radi njenog izvrsavanja. Ukoliko su svi operandi implicitni ili u registrima adresnost instrukcije je nula.

Masinska instrukcija je odredjena <u>kodom operacije i adresnim slogom</u> koji odredjuje lokaciju operanda u registrima ili u memoriji. Tri osnovna tipa adresiranja: **registarsko, neposredno i memorijsko.** Minimalna duzina instrukcije jednaka je jednoj procesorskoj kao i memorijskoj rijeci a moze biti i duza.

## 10. Klasifikacija računara prema skupu instrukcija (RISC I CISC)?

**CISC** (Complex Instruction Set Computers), **RISC** (Reduced Instruction Set Computers) **Tabela 2.1?** 

**CISC**- su procesori sa kompleksnim kodom operacije, brojnim instrukcijama optomizovanim za programske jezike viseg nivoa i kompaktne programe.

**RISC** – su procesori sa jednostavnim kodom operacije, skromnog skupa instrukcija , posveceni postizanju visoke propusnosti i brzom izvrsavanju instrukcija (brzoj obradi).

RISC – Jednostavnija upravljacka jedinica i pogodnija za primjenu tehnika za ubrzanje, pogotovo za protocnu (pipeline) organizaciju centralnog procesora sto rezultira vecom brzinom rada.

Sa druge strane CISC procesori, brzinu kompenzuju manjim brojem fetch ciklusa. Broj registara je manji u odnosu na RISC

## 11. Tipovi instrukcija i format podataka ? TIPOVI INSTRUKCIJA:

Klasifikacija se vrsi po dva kriterijuma: 1. vezan za lokaciju, 2. za funkciju instrukcije

Pod 1: **registarske instrukcije** (svi operandi su u registrima), **memorijske** (ako se bar jedan operand nalazi u memoriji, to zahtijeva pristup memoriji)

Pod 2: **Aritmeticke** (+,-,\*,/ binarno kodiranih brojeva, cjelobrojnih ili decimalnih), **logicke** (NE, I, ILI, NILI, EX-ILI, takodje i pomjeranje sadrzaja registara-shiftovi), **instrukcije grananja** (realizuje bezuslovne i uslovne skokove,uslovno vrsi provjeru nekog uslova), **instrukcije kontrole procesora i periferija. FORMAT PODATKA:** 

**Format** - interna predstava u racunaru, tj. nacin binarnog kodiranja podataka, takav da omoguci i olaksa njihovo cuvanje i obradu u digitalnom racunaru. Sve je u binarnoj formi. Prvo su numericke vrijednosti: cjelobrojne, realne. Tekstualni podaci. Savremeni racunari imaju i audio i video signale. **Cijeli brojevi:** 

- Cijeli oznaceni brojevi (integers) su osnova funkcionisanja digitalnih racunara.
   Njihov format je odredjen tako da olaksa izvodjenje osnovnih artimetickih operacija, sabiranja i oduzimanja.
- Cjelobrojne vrijednosti u racunaru su odredjene **znakom i vrijednoscu**, znak je bit najvece tezine(MSB). Nula u bitu znaka (S sign) oznacava pozitivan broj, jedinica negativan.
- Preostali biti definisu vrijednost cijelog broja, pri cemu se kod negativnih brojeva vrijednost zadaje njenim dvostrukim komplementom(oduzimanje cijelih brojeva se svodi na sabiranje).Slika 2.6.


Ovakav format direktno pomaze realizaciju ALJ cija je osnova puni sabirac(full adder). Slika 2.7.

#### Realni brojevi:

- Format realnih brojeva ili brojeva u tekucem zarezu odredjen je standardom IEE754.
   Binarna predstava realnog broja obuhvata tri polja: znak, eksponent i mantisu.
   Definisane su dvije varijante formata, brojevi jednostruke i dvostruke preciznosti koji se razlikuju samo po duzini polja eksponenta i mantise.
- Znak je bit najvece tezine, eksponent je pomjeren za konstantnu vr. (bias).
   Mantisa je normalizovana pri cemu se vodeca jedinica ne cuva. Svaka binarna cifra ima tezinu 2^-i racunato sa lijeva, gdje prvi bit ima tezinu -1, sledeci -2 itd. Slika 2.8.
- Ovakva predstavljena vr odg decimalnom broju izracunatoj prema formuli: Knjiga.
   Redosled bajtova (endianess) Big Endian(podrazumijeva da se u prvi bajt memorije smjesti bajt najvece tezine, pa potom svi ostali), Little Endian(polazi od bajta najmanje tezine). Slika 2.9.

## 12. Organizacija registara?

Slika 2.2 (samo dio sa registrima)



**Registri opste namjene** – registri cija je bitska duzina jednaka procesorskoj samim tim i memorijskoj rijeci. Primarno za cuvanje podataka te se nazivaju i registri podataka.

**Adresni registri** – neophodni ako su adrese duze u odnosu na podatke, sto je tipicno kod starijih mikroprocesora.

**Programski brojac** – specijalni registar koji cuva adresu tekuce i sledece instrukcije. Prije ucitavanja tekuce instrukcije ukazuje na njenu lokaciju, nakon cega se uveca i zato u toku izvrsne faze ukazuje na sledecu instrukciju.

**Instrukcioni registar(Instruction Register IR)** – se u fazi pribavljanja instrukcije puni sadrzajem ucitanim iz memorije sa lokacije na koju ukazuje programski brojac, sluzi za dekodiranje ucitane instrukcije. **Ukazivac steka(Stack Pointer SP)** – registar koji ukazuje na trenutnu poziciju steka, segmenta memorije kojim se upravlja u maniru LIFO(Last in First Out) liste.


Registar stanja (Status Register SR) – smesta programsku rec stanja procesora koja se sastoji od kontrolnih i indikatorskih bita, kontrolni bit se postavalja od strane programa u cilju omogucavanja izveznih rezima rada centralnih procesora (Interrupt Enable, Kernel/User, Little/Big Endian, Memory Mode). Indikatorski biti se postavljaju automatski na osnovu nekog događaja u toku izvrsenja artimetickih i logickih operacija, zbog cega se u ALJ dodaje poseban registar. Slika 2.13?

## 13. Interna magistrala ? - strana 44 slika 2.14

Magistrala generalno oznacava jedinstveni prenosni put kojim se povezuje vise polaznih i odredisnih elemenata, u ovom slucaju registra i ALJ, izmedju njih medjusobno i izmedju registara i ALJ omogucen je dvosmjerni prenos.

Fizicka realizacija interne magistrale zasniva se na upotrebi <u>multipleksera a cesce na koriscenju registara</u> sa tri stanja.

Slika 2.14.



#### Interna magistrala sa multiplekserima:


**Vektorski mux** sa n bita posreduje u prenosu sadrzaja iz jednog od polaznih registara do odredisnog registra, pod kontrolom upravljackih signala **Ki**. Ovakav mux stavlja se ispred svakog od registara u koji se vrsi zapis, pa se stoga ovo resenje naziva **magistrala sa dodeljenim multiplekserima**. Broj ulaza muxa zavisi od broja polaznih registara.


Osnovna mana ovakvog resenja je veliki broj veza, koji je smanjen uvodjenjem **jednostruke magistrale** (usteda broja logickih kola, smanjuje broj potrebnih veza), realizovane takodje pomocu muxa. Ukoliko procesor ima N registara, ovo resenje koristi samo jedan mux sa N-1 ulaza a njegov izlaz formira jedinstveni put(magistralu).

Ako mozes nabubaj i sliku 2.16. (a) 6n ulaza -> 9n logickih kola, b) 3n ulaza -> 4n logickih kola)

## 14. Interna magistrala sa tri stanja ? - strana 46 slika 2.18

Uvodjenjem ove magistrale dovodi se do **smanjenja broja linija za povezivanje** (to joj je osnovni cilj). Osnova ove magistrale je kao sto joj i samo ime kaze, registar sa tri stanja.






<u>Trece stanje registra</u> je postavljanje svih njegovih izlaza u stanje **visoke impedanse**, cime se prakticno izoluje u odnosu na ostatak sistema. Izlazne linije *tri-state* registra kontrolise signal **DOZVOLA(Enable)**. Prenos sadrzaja polaznog registra na magistralu vrsi se postavljanjem adekvatnog signala dozvole, dok zapis u odredisni registar kontrolisu signali za punjenje registara **(Load)**.

## 15. Registarska memorija ? - strana 47 slika 2.19

Ekonomicnija varijanta organizacije u odnosu na registre koji medjusobno komuniciraju preko magistrale, predstavlja organizacija procesorskih registara u obiliku registarske memorije. To je interna memorija malog kapaciteta i maksimalne brzine.

Registarska i operativna se razlikuju po obimu i brzini, razlikuju se i po nameni.

Operativna memorija sadrzi **podatke i instrukcije**, a registarska memorija samo **operande**. Razmena informacija izmedju dvije memorije vrsi se pomocu standardnih programskih instrukcija Load/Store. Nedostatak ovakve organizacije, sa standardnom RAM memorijom, je neophodnost visestrukog pristupa memoriji radi izvrsenja standardnih instrukcija, koje se kod magistralne organizacije izvrsavaju u jednom taktu ciklusa.



Kod Magistralne org, komunikacija izmedju registara se obavlja direktno i u jedno taktu, izborom polaznog i odredisnog registra. Ovde to nije moguce te se prenos odvija posredstvom prihvatnih registara A i B. Polazni registar se bira adresiranjem registarske memorije, i operacijom citanja sadrzaj se prenosi u registre A i B. Posle obrade u ALJ, rezultat se zapisuje u registarsku memoriju koriscenjem adekvatne obrade i signala W.

**Slika 2.21** (dual port)->Konacna verzija registarske memorije, opremljena adresom odredista D, i nezavisnim prikljuccima A i B. -----NE MORAS OVO

#### 16. Spoljnja magistrala ? - strana 49 slika 2.22

To je prenosni put koji spaja procesor, memoriju i periferije u jedinstveni racunarski sistem. Spoljni sprezni signali procesora mogu se podijeliti u tri osnovne grupe: magistrale podataka, adresa, kontrolnih signala.

Adresna magistrala (ABUS) je jednosmjerna (od procesora) i sluzi za adresiranje memorije i U/I uredjaja. Broj adresnih linija odredjuje kapacitet memorije (2^n) koja se moze povezati na procesor.


Magistrala podataka (DBUS) namenjena je za prenos podataka izmedju procesora i memorije ili U/I uredjaja. Dvosmjeran prenos.

**Upravljacka magistrala (CBUS)** je u sustini <mark>skup svih kontrolnih signala neophodnih za komunikaciju preko prethodne dvije magistrale</mark>, i uopste za uspesno funkcionisanje centralnog procesora i cijelog racunarskog sistema, dva osnovna signala: Citaj (Read), Pisi (Write).

Prethodne tri grupe signala zajedno cine **jedinstvenu spoljnu magistralu** posvecenu paralelnoj sprezi sa operativnom memorijom i U/I uredjajima.

**U/I magistrala (IOBUS)** posvecena serijskoj komunikaciji sa sporijim i po obimu podataka skromnijim integrisanim kolima, prije svega u cilju ustede spreznih linija na stampanoj ploci.

Dva standarda su odje dominantna: SPI(Serial-Peripheral-Protocol), I^2C(Inter-Integrated-Circuit)



## 17. Generički centralni procesor ? - strana 50 slika 2.23

lako virtualan, GCP koirsti sve grupe i tipove signala koji se srecu u realnim mikroprocesorima. Sustinski je vrlo blizak starijim ili skromnijim mikroprocesorima koji zbog malog broja adresnih i linija podataka ne koriste tehniku mux prikljucaka.

Slika 2.23 (20, 21,22, 23, 24 sve pise posebno sta su sta ove komponente dolje)



# 18. Vrste magistrala i kratko objašnjenje (adresna magistrala - ABUS, magistrala podataka - DBUS, upravljačka magistrala - CBUS) ?

Vrste magistrala: adresna, magistrala podataka, upravljacka magistrala.

**Adresna magistrala** - skup linija koje identifikuju lokacije kojima se pristupa od centralnog procesora u toku upisa ili ocitavanja. Fizicki je jednosmjerna, adresni prikljucci su izlazne linije sa tri stanja.

**Magistrala podataka** - skup linija za paralelan prenos podataka izmedju procesora i lokacije identifikovane validnom adresom, u toku upisa ili citanja. U oba smjera.

**Upravljacka magistrala** - naziv za sve kontrolne signale koji regulisu komunikaciju izmedju procesora i njegove okoline. Paralelni prenos podataka preko magistrale podataka.


## 19. Kontrola nad transakcijom (biranje i rukovanje)?

Transakcija-izvrsenje neke aktivnosti na magistrali (tipicno prenos podataka).

Inicijator uvijek procesor (i u slucaju gdje DMA ne ucestvuje).

Masinski ciklus-Vrijeme koje procesor potrosi za jednu transakciju.

Izvrsenje transakcije ima tri ciklusa: pokretanje, kasnjenje i realizaciju.



**Zahtjev** - podrazumjeva definisanje svih parametara za realizaciju prenosa, pre svega adrese uredjaja i smjera.

Strobing(biranje)!! Koristi jedan signal Strobe, on oznacava da su svi ostali signali na paralelnoj magistrali postavljeni, odnosno da je Zahtev postavljen i da je validan, i da prenos moze da se izvrsi.

Handshaking (rukovanje)!! Koristi dva kontrolna signala: Zahtjev(request) – kojim procesor zahtijeva prenos podataka i Odgovor(reply, ready) – kojim prozvani uredjaj oznacava izvrsenje transfera, Zahtjev prakticno mijenja Strobe samo sto sad njegova duzina zavisi od signala Odgovor. Zahvaljujuci ovim signalima, u toku transakcije se razlikuju cetiri stanja, sto omogucuje optimalnu kontrolu nad njenim izvrsavanjem.

## 20. Deljenje transakcija i paralelni prenos podataka(M/IO, RD, WR, RDY)?

Kod magistrala sa vise potencijalnih vodecih modula.

Osnovna ideja je u tome da se vrijeme izmedju zahtjeva i realizacije jedne transakcije iskorist za pokretanje neke nove transakcije.

#### **Slika 2.31**

#### PARALELNI PRENOS PODATAKA:

Dvije osnovne operacije paralelnog prenosa preko magistrale: **citanje i pisanje**.

Skup upravljackih signala:

- -Linija M/IO (Memory/IO) razlikuje pristup memorijskim ili U/I lokacijama.
- -Linija RD (citanje, Read) procesor zeli da cita memorijski ili U/I registar i da je na adresnoj magistrali vec prisutna validna adresa.
- -Linija WR(upis, Write) ukazuje na obrnuti smjer prenosa podataka pri cemu su na adresnoj magistrali i magistrali podatka vec prisutni validna adresa i podaci koje treba upisati u odredisni registar.
- -Signal pripravnosti RDY(Ready) uvodi procesor u stanje ceka (WAIT) na zavrsetak prenosa podataka.

## 21. Rukovanje prekidima (INTREQ, INTACK, NMI)?

**Sistem prekida(interrupts),** je uveden kao efikasna tehnika komunikacije sa perifernim uredjajima, koji omogucuje brz odziv procesora na U/I dogadjaje uz minimalno trosenje dodatnog procesorskog vremena.

Vektor prekida – U/I uredjaj preko <u>magistrale podataka</u> salje svoju identifikaciju tj. <u>vektor</u> prekida na osnovu koje procesor moze naci adresu odgovarajuce prekidne rutine. Zbog toga masinski ciklus prekida u punom (vektroskom) modelu ima faze **zahteva**, **prepoznavanja**, **prihvata**. Komunikacija U/I uredjaja i procesora ostvaruje se posredstvom dva upravljacka signala, signal zahtjeva i potvrde prekida. Dva upravljacka signala: INTREQ (Interrupt Request), INTACK(Interrupt Acknowledge). U mnogim procesorima postoji mehanizam tzv. nemaskirajuceg prekida NMI(Non Maskable Interrupt) prekid koji ne moze biti programski zabranjen.

## 22. Preuzimanje magistrale (BUSREQ, BUSACK)?

Direktan pristup memoriji (DMA) je tehnika koja podrazumjeva da procesor kontrolu nad magistralom prepusti i perifernim uredjajima. To je moguce tek kada procesor zavrsi tekucu transakciju (masinski ciklus) na magistrali, na primjer ucitavanje koda instrukcije. U koliko postoji DMA zahtjev tj BUSREQ je aktivan, procesor ce osloboditi magistralu i dozvoliti DMA transfer aktiviranjem signala BUSACK. Procesor oslobadja magistralu postavljanjem svih svojih upravljackih izlaza u trece stanje, stanje visoke impedanse, cime omogucuje preuzimanje istih linija od strane spoljnih komponenti (DMA kontroler, memorija, i periferni uredjaji)

## 23. Upravljanje procesorom (RESET, HALT)?

Pored vec navedenih postoje i <u>druge upravljacke linije</u>, npr. **RESET** (jedna od najvaznijih), cije aktiviranje izaziva trenutni prekid svih tekucih aktivnosti i <u>postavljanje procesora u pocetno stanje</u>. Zadatak **reset** (**boot**) **procedure** je da u razlicite registre centralnog procesora i upravljacke jedinice postavi odgovarajuci sadrzaj, pocetno stanje iz kog je moguce zapoceti rad na siguran nacin. Pocetno stanje podrazumeva brisanje svih kontrolnih registara stanja, ali i postavljanje tzv. **boot adrese**, pocetne adrese sa koje pocinje ucitavanje i izvrsenje prve instrukcije. To je prva adresa koju generise procesor po uspesnoj inicijalizaciji i cesto se zove **reset vektor.** 

Mnogi imaju i izlaznu liniju stanja.

Stanje halt/iddle/sleep (vise naziva) – procesor uspori takt procesora sve do pojave prekida.

## 24. Stanje magistrale(BSTS)?

Savremeni mikroprocesori po pravilu spoljnim uredjajima dostavljaju informaciju o tome sta trenutno rade, tacnije koju transakciju trenutno izvode. To su signali stanja magistrale – **BSTS.** 

koji omogucuju jednostavniju i pouzdaniju spregu sa spoljnim uredjajima.

0 0 0 Prihvat prekida (Interrupt Acknowledge)  0 1 Čitanje U/I (Read I/O)  0 1 0 Upis U/I (Write I/O)  1 1 Halt  1 0 0 Učitavanje instrukcije (Instruction Fetch)  1 0 1 Čitanje memorije (Read Data from Memory)  1 1 0 Upis u memoriju (Write Data to Memory)  1 1 1 Pasivna (nerna aktivne transakcije)	I	52	-	SO	magistrale (transakaila
0 1 0 Upis U/I (Write I/O)  0 1 1 Halt  1 0 0 Učitavanje instrukcije (Instruction Fetch)  1 0 1 Čitanje memorije (Read Data from Memory)  1 1 0 Upis u memoriju (Write Data to Memory)		0	0	0	Prihvat prekida (International)
0 1 1 Halt 1 0 0 Učitavanje instrukcije (Instruction Fetch) 1 0 1 Čitanje memorije (Read Data from Memory) 1 1 0 Upis u memoriju (Write Data to Memory)	10000	0	0	1	Čitanje U/I (Read I/O)
1 0 0 Učitavanje instrukcije (Instruction Fetch) 1 0 1 Čitanje memorije (Read Data from Memory) 1 1 0 Upis u memoriju (Write Data to Memory)	1	0	1	0	Upis U/I (Write I/O)
1 0 1 Čitanje memorije (Read Data from Memory) 1 1 0 Upis u memoriju (Write Data to Memory)	(	)	1	1	Halt (Mile 170)
1 1 0 Upis u memoriju (Write Data to Memory)	1		0	0	Učitavanje instrukcija (
Write Data to Memory	1		0	1	Čitanje memorije (Parada)
1 1 Pasivna (nerna aktivne transakcije)	1		1	0	Upis u memoriju (Write Data from Memor)
		T	1	1	Pasivna (nerna aktivne transakcije)

## 25. Vremenska kontrola centralnog procesora?

-Ciklus takta - elementarni interval aktivnosti obrade koja se naziva mikrooperacija. Promjene stanja centralnog procesora uzrokovane su ucitavanjem nove instrukcije ili pojavom nekog spoljnog dogadjaja, ali su sinhronizovane taktom (najcesce njegovom prednjom ivicom).

#### **VREMENSKE FUNKCIJE:**

-Sekvenciranje mikrooperacija zahteva razlikovanje taktova po vremenu, po redosledu pojavljivanja u odnosu na pocetak tekuce instrukcije. U toku sekvencijalnog izvrsenja instrukcije uzastopni taktni periodi medjusobno se razlikuju koriscenjem vremenski pomerenih signala koje postavlja generator vremenskih funkcije.

Mikrooperacije unutar procesa traju 1 takt ali kada izadju vrijeme se produzava. Zbog toga se ovodi termin **masinski ciklus**.

#### **INSTRUKCIONI I MASINSKI CIKLUS:**

Masinski ciklusi obuhvataju: Interne operacije, memorijske operacije citanja i upisa, citanje i pisanje U/I registara, prepoznavanje prekida, preuzimanje magistrale, reset procesora.

Instrukcioni ciklus - niz vremenskih intervala u kojima se vrsi prihvatanje i izvrsavanje neke instrukcije.

\_\_\_\_\_

-----

## TREĆI DEO - Memorija

## 26. Šta je memorija?

Memorije su sekvencijalna kola, namjenjena cuvanju i rukovanju informacijama u okviru digitalnog sistema. U opstem slucaju organizovana je kao skup registara. Dvije operacije: citanje(read) i pisanje(write).

Klasifikacija memorije se vrsi na osnovu razlicitih kriterijuma: nacin pristupa, trajnost podatak, lokaciji memorije i namjeni, njenu fizicku izvedbu.

\*Prema nacinu pristupa na:

Memorije sa slucajnim pristupom (random access, RA) – koriste samo adresu lokacije za pronalazenje zeljene infromacije.

**Asocijativna memorija(content adressable memory, CAM)** – prosledjuje se kljuc sa kojim se, u jednom ciklusu, uporedjuje sadrzaj svake od njenih lokacija. U slucaju poklapanja sadrzaja isporucuje se njena adresa.

**Klasicna adresna memorija – RAM (Upis i pisanje).** To je prva sekvencijalna memorija kojom se realizuje operativna (radna) memorija racunara. Izbrisiva memorija.

\*Prema trajnosti podataka, razlikuju se memorije sa **permanentnim**(zadrzavaju sadrzaj i ako ostanu bez napajanja, ROM) i **privremenim** pristupom(RAM),kao i memorije sa **izbrisivim(RAM)** i **neizbrisivim(ROM)** pristupom.

Klasican ROM (Samo citanje). Neizbrisiva memorija. To je kombinaciono kolo.

\*Prema lokaciji i namjeni: procesorska(interna, skrivena), operativna(radna, glavna) i spoljna(masovna). U odnosu na brzinu registara centralnog procesora, najbliza je interna memorija (jer je na istom integrisanom kolu), ona je i najskuplja. U sredini je glavna, ili operativna memorija, kako po polozaju tako i po performansama. Najsporija, najjeftinija ali i najveceg kapaciteta je spoljna memorija. Operativna memorija kljucna za rad centralnog procesora jer iz nje ucitava instrukcije i podatke, i u nju zapisuje rezultate obrade.

<u>Procesorska memorija</u> je ultra brza, skromnog kapaciteta i direktno spregnuta sa centralnim procesorom. Procesorska memorija sluzi za ubrzanje komunikacije izmedju centralnog procesora i operativne memorije (skrivene memorije).

Najdalje je spoljna memorija, najsporija ali i najveceg kapaciteta.

Spoljna se moze koristiti za prosirenje adresnog prostora centralnog procesora, odnosno za tzv <u>virtualnu</u> memoriju.


\*Prema fizickom principu konstrukcije: **poluprovodnicke** (RAM, ROM, Flash), **magnetne** (diskovi, diskete, trake), **opticke** (CD, DVD), i sve cesce **Flash** memorije.

## 27. Linearna podela adresnog prostora računara? VEZA PROCESORA I MEMORIJE

Memorijski podsistem cine skup memorijskih modula.

Memorijska mapa-podjela ukupnog adresnog prostora izmedju memorijskih modula po regionima.

Jedan modul mora biti ROM mapiran nad boot vektorom, preostali najcesce RAM. Povezivanje centralnog procesora i memorijskih kola vrsi se posredstvom <u>spoljne magistrale</u>, direktnim spajanjem linija podataka, upravljackih i vecine adresnih signala.




Adresni prostor GCP procesora podijeljen u cetiri segmenta. Prvi segment je rezervisan za ROM, ostali za RAM. Razlikovanje memorijskih modula zahtijeva dvije adresne linije najvise tezine, ostale adresne linije su direktno vezane sa memorijskim kolima.

## 28. Puno i parcijalno dekodiranja adrese?

**Puno dekodiranje** – apsolutne adrese. Koriste se sve adresne linije, i realnim modulima prekrilo ukupan adresni prostor procesora.

**Nepotpuno** (parcijalno) – koristi neke ali ne sve adresne linije.

U slucaju da je kapacitet **instalirane memorije** relativno mali, za njeno adresiranje nisu neophodni svi adresni biti. Zbog toga se neke adresne linije najvise tezine mogu ostaviti nepovezane, sto rezultuje ustedama u broju spoljnih veza i pojednostavljenjem stampane ploce. Ipak ovo izostavljanje ima i negativne posledice – preklapanje adresa i adresnih opsega. Pri <u>nepotpunom dekodiranju</u> svaka lokacija ima vise od jedne adrese, sto zavisi od broja nekoriscenih adresnih linija.
Slika 3.8(**ne treba**)



Ne koriste se dvije najvise adresne linije. Zbog toga se isti RAM modul cetiri puta pojavljuje u memorijskoj mapi: prvi put kao realna memorija, i jos tri puta kao kopija.

#### **MEMORIJSKA MAPA PROGRAMA: 27**

Kako procesor ima vise memorija,razlicitih ne samo po adresi nego i mogucnosti pristupa (RAM ili ROM), izvrsni program mora biti prilagodjen memorijskoj mapi. To se sve radi u zavrsnoj fazi povezivanja (linking) programskog koda, pomocu posebne direktive **MEMORY**. Njen sadrzaj definise ime, pocetnu adresu i duzinu programskih segmenata.

#### ORGANIZACIJA MEMORIJE SA SLUCAJNIM PRISTUPOM

Osnovna gradivna jedinica memorije je **memorijska celija**, memorijski element koji cuva jedan bit informacije. Kada je selektovan memorijski element ce izvrsiti operaciju citanja ili upisa, zavisi sta je trazeno.

Zbog velikog kapaciteta memorije, interne veze unutar memorijskog cipa moraju biti maksimalno optimizovane sto vodi ka matricnoj organizaciji. Skracivanje internih veza doprinosi ustedom prostora i ubrzanje pristupa. U slucaju vrlo velikog kapaciteta gdje bi jedna matrica takodje bila prevelika, uvodi se 3D organizacija sa vise fizickih stranica.

Slika 3.10.

### 29. SRAM I DRAM ?

**SRAM** (Static Random-Access Memory)-najvisa brzina, umjerena gustina pakovanja na memorijskom cipu. To je izvorna poluprovodnicka memorija, koja koristi bistabilno kolo (flip-flop) kao osnovu memorijske celije. .**Slika 3.12** 

Uglavnom se koristi kao realizacija internih memorija u samom procesoru, interna SRAM memorija je ultra brza sa visokom cijenom, sa vremenom pristupa jednakim taktu procesora. Slika 3.13 DRAM (Dynamic Random-Access Memory) — Sporija od SRAM-a, dosta veci kapacitet. Slika 3.14 Minimizuje prostor potreban za realizaciju jedne memorijske celije jer jedan bit informacije cuva u minijaturnom kondenzatoru unutar integrisanog kola. Logicka 1- napunjen, logicka 0-prazan. Informacije zapisana u DRAM celiju nije stabilna (staticka kao kod SRAM, zbog curenja struje preko tranzistora i praznjenja kondezatora jedinica upisana u njega bi vremenom nestala). Glavno unapredjenje DRAM memorije je uvodjenje sihronog pristupa SDRAM. Slika 3.15. Zahavaljujuci svojoj prednosti u pogledu kapaciteta i cijene, dinamicka RAM je danas osnova memorija savremenih racunarskih sistema.

#### **MEMORIJSKI KONTROLER:**

Povezivanje procesora sa svojim memorijama najcesce zahtjeva razvoj posebne sprezne jedinice koja se naziva memorijski kontroler. Njen zadatak je da uskladi razlicite fizicke protokole prisutne pri povezivanju procesora i memorijskih kola. Moze biti kao posebno integrisano kolo, ili kao dio samog mikroprocesora.

## 30. Asocijativna memorija?

Za veoma brzu pretragu, provjera po spoljnom kljucu. U nekim primjenama neophodna je vrlo brza pretraga memorije kako bi se utvrdilo da li je sadrzaj neke o njenih lokacija istovetan spoljnom kljucu. Ako jeste, u slucaju poklapanja od interesa je adresa pronadjene lokacije.

Zbog ovoga SRAM memorije se opremaju dodatnom logikom, koja moze da pretrazuje po <u>sadrzaju</u> (<u>asocijativnim pristupom),</u> u jednom taktu. Ovakva memorija se naziva adresabilnom po sadrzaju (**CAM**). <u>Binarna i ternarna CAM</u> (koriste samo gdje se ne mogu zamjeniti).

Binarna- kljuc i sadrzaj predstavljeni serijom nula i jedinica (bita 1/0).

Ternarna-slozenija logika koja rukuje i trecim logickim stanjem X, tj stanje "nema veze". Slika 3.19

## 31. Rukovanje memorijom?

Kako je operativna memorija jedinstvena ona se mora dijeliti postupkom dodele (alokacije) memorije.

RUKOVANJE MEMORIJOM: oznacava postupke i tehnike dodjele(alokacije) operativne memorije koje su prisutne kao i nacin na koji krajni korisnik vidi memoriju koja mu se ustupa.

Na tom planu razvijen je koncept logicke adrese, koji je zbog svojih prednosti danas dominantan. Sa stanovista procesora i racunarskog sistema rukovanje memorijom oznacava dio hardvera koji prati i omogucuje efikasnu alokaciju memorije, koji u opstem slucaju poznat kao jedinica za rukovanje memorijom (MMU). Slika 3.23

MMU rjesava adresne reference prevodjenjem logicke u fizicku adresu i kontrolise pristup podacima. OSNOVNI ZAHTEVI:

**Operativni sistem** je program koji upravlja izvrsenjem aplikativnih programa i deluje kao sprega izmedju korisnika i fizickih elemenata racunarskog sistema. Svoju funkciju OS ostvaruje kontrolom fizickih i logickih resursa racunarskog sistema.

Pristup procesoru i memoriji korisnici ostvaruju pomocu procesa koje pokrece OS.

**Proces** je osnovna izvrsna aktivnost procesora i predstavlja program u izvrsenju.

Savremeni OS dele se u dvije osnovne klase: jednokorisnicki i visekorisnicki.

Efikasna dodjela radne memorije procesima je jedan od osnovnih zadataka OS.

U <u>jednoprogramskom</u> sistemu, memorija se dijeli na <u>sistemski</u> <u>i korisnicki dio</u>. Sistemski dio koristi operativni sistem, a drugi je u cjelosti raspoloziv aplikativnom. U <u>visekorisnickom</u> sistemu, ovaj drugi dio se dalje dijeli u nastojanju da se prihvati vise procesa, odnosno usluzi vise korisnika. U cilju podrske ovom zahtjevu, operativna memorija i procesor se opremaju dodatnim fizickim komponentama. <u>Zamena procesa</u> (swapping) je tehnika operativnog sistema, koja eventualni nedostatak memorije rjesava tako sto na disk sklanja jedan ili vise aktivnih, ali trenutno blokiranih procesa.

## 32. Klasifikacija tehnika rukovanja memorijom - vrste i kratko objašnjenje ?

Najjednostavnija je pojedinacna dodjela.

Prema mehanizmu dodjele memorije, multiprogramske sisteme mozemo klasifikovati u dvije kategorije:

- Multiprogramske sisteme kod kojih je uvijek cijeli adresni prostor programskog procesa prisutan u radnoj ili spoljnoj memoriji. Memorija se djeli na particije ili stranice <u>partitivnom i</u> stranicnom dodjelom.
- I na multiprogramske sisteme kod kojih je jedan dio adresnog prostora smjesten u radnu memoriju dok je ostatak na disku. Ovo je virtualna memorija.

**POJEDINACNA DODJELA MEMORIJE**: korisnickoj aplikaciji se dodjeljuje jedna kontinualna zona memorije koju moze koristiti. **Slika 3.25** 

PARTITIVNA DODJELA MEMORIJE: djeli memoriju u particije, kontinualne zone memorije koje se dodeljuju svakom od procesa. Unutar particije nalazi se sve sto je vezano za proces: programski kod, podaci i druge kontrolne informacije. Velicina particije zavisi od potrebe datog procesa, i moze se dinamicki mijenjati. Particija se alocira na pocetku, realocira u toku izvrsenja i oslobadja na kraju zivota procesa.

**Fragmentacija** - negativna posledica. Kao posledica vremenskog redosleda punjenja, zamjene i zavrsetka procesa, u memoriji se javljaju brojne neiskoriscene zone (fragmenti), premale da se u njih napuni novi proces. Zato OS mora povremeno pokrenuti korektivnu proceduru koja vrsi sazimanje slobodnih dijelova, defragmentaciju memorije.

Dva rjesenja, **prvo** – azuriranje i ponovno podesavanje svih adresnih osjetljivih elemenata. **drugo**-dinamicka relokacija.

#### **STRANICNA DODJELA MEMORIJE:**

Memorija u logickom adresnom prostoru je kontinualna, al u fizickom rasuta – stranicarenje. U osnovi ove tehnike je podjela logickog adresnog prostora procesa, kao i realne memorije na dijelove iste velicine – stranice i blokove. Dodjela stranice podrazumjeva pronalazenje slobodnog bloka u realno memoriji, na bilo kojoj lokaciji, i njeno pridruzavanje datom procesu. To zahtjeva dvije tabele koje odrzava OS. Prva je globalna **Lista Slobodnih Blokova (LSB)** koja na nivou sistema prati alokaciju blokova procesima. **Tabela Preslikavanja Stranica (TPS)** je vezana za sam proces, i u njoj se za svaku stranicu cuva realna adresa njoj dodjeljenog bloka.

## 33. Virtualna memorija?

Virtualna memorija - adresiranje memorijskog prostora vece od realne operativne memorije. Osnovna ideja virtuelne memorije je da procesor generise adrese u opsegu znatno sirem u odnosu na raspolozivu fizicku memoriju, ali da svi dijelovi virtuelnog adresnog prostora ne moraju biti istovremeno prisutni u operativnoj memoriji. Onaj dio koji nije trenutno potreban cuva se u sekundarno memoriji, odnosno magnetnom disku.

Stranicna dodjela uvodi dva kljucna elementa za virtualnu memoriju: <u>logicku adresu i podjelu memorije</u> na neke dijelove kojima se moze nezavisno rukovati.

Osnovna tehnika u VM - dodjela stranica na zahtjev - stranicenje.!

Segmentacija- povezivanje skupa stranica u segmente.!

#### **DODJELA STRANICA NA ZAHTJEV (demand paging):**

Virtualizacija memorije sa stranicnom dodelom podrazumeva da neka stranica moze biti u operativnoj memoriji ili na disku. Zbog toga TPS tabela je dopunjena bitom validnosti stranice: 1 - stranica u operativnoj memoriji, 0 - na disku. DSNZ - Predstavlja dinamicku dodjelu realne memorije stranicama iz virtualnog adresnog prostora procesa.

U slucaju da je stranica u operativnoj memoriji (V=1), realna adresa se racuna na isti nacin kao kod klasnicnog stranicenja. Broj bloka B ucitan iz tabele TPS, je istovremeno njegova pocetna adresa, cijim sabiranjem sa odstojanjem 0 dobija realna stranica.

Ukoliko je stranica na disku (V=0), broj stranice B ukazuje na adresu sekundarne memorije na kojoj je smjestena stranica. Ovaj dogadjaj se naziva greskom stranice (page fault) i posredstvom prekida poziva komponentu OS zaduzenu za premestanje stranica. Njen prvi zadatak je trazenje slobodnog bloka. Ako nije moguce onda se primjenjuje algoritam za oslobadjanje. Najbolji je **LRU (Last Recently Used)** koji prati vrijeme pristupa nekoj stranici i pronalazi onu kojoj se najredje pristupa.

#### **SEGMENTNA DODJELA:**

**Segmentacije** je tradicionalnija tehnika, kod koje su programi bazirani na segmentima, nezavisnim blokovima memorije razlicite duzine. Segmente definise korisnik ili kompajler, shodno namjeni i svaki od njih ima svoju <u>identifikaciju, duzinu i nezavisni adresni prostor</u>.

Segment sadrzi instrukcije ili podatke, sa kontrolisanim pristupom. Segment moze biti privatan ili dijeljen, sa dozvolom citanja, pisanja, ili izvrsenja (RWE- Read, Write, Execute).

Razlikovanje tipova korisnika vrsi se posredstvom tzv. nivoa privilegija i prstena zastite. Dva osnovna rezima rada: sistemski i aplikativni. Procesori Intelove x86 familije, koriste sledece segmente i registre:

- CS (Code Segment) sadrzi instrukcije,
- DS (Data Segment) cuva podatke,
- SS (Stack Segment) namijenjen steku,
- ES (Extra Segment) rezervisan za posebne namjene.

Virtuelna adresa se sastoji od broja segmenta i relativnog odstojanja unutar segmenta. Segmentacija, ova sto je do sad opisana, odgovara partitivnoj dodjeli.

#### **SEGMENTNA DODJELA STRANICA:**

Segmentacija se kombinuje sa stranicenjem sto zadrzava dobre strane oba pristupa. Kombinovana tehnika se zove **segmentna dodela stranica**, kod koje se segment stranici, tj. dijeli na odredjeni broj stranica. Zbog toga virtualna adresa sada ima tri polja koja odredjuju <u>segment</u>, <u>stranicu unutar segmenta</u>, <u>i odstojanje unutar stranice</u>. Segment je i dalje u kontroli korisnika, odnosno kompajlera. Sa druge strane stranicenje unosi efikasnost i punu virtualizaciju memorije, jer sve stranice jednog segmenta ne moraju biti istovremeno pristune u radnoj memoriji.

## <u>ČETVRTI DEO - Ulazno-izlazni podsistem računarskog sistema</u>

## 34. Indirektni i direktni prenos ulazno-izlaznog podsistema?

Indirektni prenos izmedju U/I podsistema i memorije – procesor je posrednik. Dva slucaja: Prenos podataka pocinje na zahtjev procesora-ova tehnika poznata kao programirani U/I ispituje stanje svake periferne jedinice i pokrece izvrsenje adekvatnih operacija. Ispitivanje stanja podrazumijeva periodicnost obracanja perifernim jedinicama zbog cega se naziva i tehnikom prozivanja. Prenos podataka pocinje na zahtjev U/I jedinice – Radi se o prenosu po prekidu (interrupt) rada centralnog procesora, sto rezultuje znatno boljim iskoriscenjem procesorskog vremena.

Direktan prenos- bez procesora osim na pocetku i kraju procesa, to je direktan pristup memoriji (DMA).

#### **SPREZNI SISTEM:**

**U/I kontroler** upravlja tokom podatka i kontrolnim informacijama, opremljen skupom registara vidljivih procesoru i dodatnom logikom koja je orjentisana ka U/I uredjaju. **Slika 4.1.**Komunikacija sa U/I kontrolerom se odvija pomocu registara koji moze biti postavljen u 3 kategorije:

prva kategorija – **registri podatka**(komunikacija sa perifernom jedinicom) mogu biti **ulazni** ili **izlazni**.

druga kategorija – **registar stanja**(na upit procesora dostavlja stanje periferne jedinice i eventualnu potrebu za obradom)

treca kategorija – **upravljacki registar**(realizuju se komande centralnog procesora)

#### Slika 4.2.

Centralni proc kontrolu nad perifernim jedinicama ostvaruje posredstvom komandi koju salje U/I a to su: **upravljacke**(komanduju radom periferne jedinice), **upitne(test)**(utvrdjuje se u kom je stanju periferna jedinica), **slanje podataka**(pracenje da li je prenos zavrsen), **prijem podataka**(ako je utvrdjeno postojanje podataka u U/I uredjaju).

## <u>35. Memorijski preslikan i izolovan ulazno-izlazni podsistem ? - strana 95 slika 4.4</u>

Povezivanje procesora sa U/I uredjajima, odnosno specijalizovanim U/I kontrolerima, vrsi se u sustini na isti nacin kao i sa memorijskim kolima. U/I sprega se ostvaruje posredstvom adresne magistrale i magistrale podataka, kao i upravljackih signala centralnog procesora.

U pogledu instrukcija i adresnog prostora koji se koriste pri pristupu U/I uredjaja tu su 2 varijante: **Prva**-upotreba standardnih <u>Load/Store instrukcija i RD/WR upravljackih signala</u>. **To je memorijski preslikan ulaz/izlaz,** jer se U/I prolazima dodjeljuje adrese iz memorijskog adresnog prostora, isto kao i proizvoljnoj memorijskoj rijeci. Ovo ima dvije negativne posledice -smanjen raspoloziv memorijski prostor, istovremeno stvara mogucnost incidentnog pristupa U/I registrima. Otezava dekodiranje.

**Druga**- izolovan ulaz/izlaz-koristi posebne ulazno-izlazne instrukcije (In, Out) za komunikaciju sa U/I uredjajima, odnosno za prenos podataka izmedju jednog od registara procesora i porta U/I kontrolera. Olaksava dekodiranje u odnosu na memorijsko preslikan U/I.

## 36. Programiran ulaz-izlaz?

Kod programiranih U/I aktivnosti, program koji se zove **U/I rukovaoc (IO driver)** periodicno ispituje stanje svake U/I jedinice, ucitavanjem i analizom sadrzaja registara stanja. **(Slika 4.5) ne treba** Ukoliko je periferna jedinica spremna za prenos, procesor ce je opsluziti izvrsavanjem adekvatne programske procedure. U suprotnom, procesor izvrsava druge programske aktivnosti. U oba slucaja, sve aktivnosti inicira centralni procesor.

Ovakav nacin rada sa U/I uredjajima se naziva **prozivanjem (polling)** zbog upornog periodicnog pristupa registru stanja.

### 37. Ulaz-izlaz na bazi prekida i klasifikacija prekida ?

**Prekidi(interrupts)** - pojavili se za povecanje efikasnosti rada racunarskog sistema.

Popravljaju (poboljsavaju) problem provjere stanja perifernih jedinica.

**Osnovna ideja** uvodjenja ovog mehanizma je iniciranje prenosa podataka od strane periferne jedinice. **Prekidna rutina** koja se poziva poput potprograma, izvrsava samo kod nephodan za realizaciju prenosa.

## KLASIFIKACIJA PREKIDA - prema dva kriterijuma: ko ih generise, kako se odredjuje adresa prekidne rutine.

Po prvoj: fizicke i programske.

Po drugoj: vektorske, nevektorske.

Fizicki mogu biti:

<u>Spoljni</u> - izazvani od strane eksternih U/I uredjaja, to su "pravi" prekidi. Mogu biti *maskirajuci ili nemaskirajuci*.

<u>Unutrasnji (interni)</u> – su produkt internih komponenti centralnog procesora, najcesce kao posledica nepravilnog izvrsenja instrukcija. Oni se oznacavaju kao *zamke ili izuzeci (trap, exception),* Uzroci internih: overflow, deljenje sa nulom, nepravilna adresa, prekoracenje steka, narusavanje prava pistupa.

Programski (softverski) prekidi se izazivaju izvrsenjem posebne instrukcije (int).

Prekid se izvrsava slicno potprogramu, pri cemu fizicke komponente (hardver) obezbedjuje adresu grananja. Dva nacina izbora ove adrese:

**Nevektorski metod** podrazumeva da je adresa grananja fiksna memorijska lokacija, nakon cega je neophodna programska potraga za uredjajem koji je prekid izazvao.

**Vektorski metod** je resenje kod koga izvor prekida, posredstvom magistrale podataka, procesoru salje vektor prekida kao svoju identifikaciju. Na osnovu te informacije, procesor moze da odredi ili pronadje adresu prekidne rutine.

## 38. Izvršenje prekida?

Osnovna ideja, da se glavni tok programira kao da U/I uredjaji i aktivnosti ne postoje.

**Prekidna rutina** - prenos kontrole ne vrsi po izvrsenju neke instrukcije tipa **call** nego po prijemu signala zahtjeva koji salje periferna jedinica.

Po izvrsenju prekidna rutina se instrukcijom **reti** (return from interrupt) se vraca na glavni tok. Signali **INTREQ** (Interrupt Regueast), **INTACK** (Interrupt Acknowledge).

## 39. Dijeljenje sistema predika ?-----

Sistem prekida mora odrediti koja je od perifernih jedinica postavila zahtev za prekidom, kao i to koja ce od njih biti prva usluzena.


Dakle potreban je metod za odredjivanje izvora prekida i koji ce prvi biti usluzen:

**Programski metod** - nevektorski sistem, jedna je zajednicka prekidna rutina koja prozivkom utvrdjuje izvor prekida. Prioritet je definisan u programskoj prozivci.

**Hardverski metod**- koristi kontroler prekida, koji prihvata zahtjeve iz vise izvora, izvrsi odlucivanje o prioritetu, i potom preda mikroprocesoru odgovarajuci zahtjev.

40. Serijski i paralelni kontroler prekida ? - strana 101 slika 4.9 i strana 102 slika 4.11 serijski

Serijski podrazumijeva serijsku vezu uredjaja koji generisu prekide.




Ako jedan ili vise periferijskih uredjaja zahtevaju prekid, signal INTREQ se aktivira na ulazu procesora (stanje 0 u ovom slucaju), na sta centralni procesor, po zavrsetku tekuce instrukcije odgovara postavljanjem signala potvrde INTACK=1.

Uredjaj koji ce biti usluzen zavisi od pozicije u lancu i na osnovu signala PI (Priority in) i PO (Priority Out). **Logika odlucivanja:** 

- uredjaj koji nije generisao prekid prenosi stanje PI na izlaz PO (PO=PI).
- u suprotnom uredjaj zapocinje prekidni ciklus slanjem vektora adrese (VAD) na magistralu podataka. U toku prekidnog ciklusa PO ostaje neaktivan (PO=0).

#### **PARALELNI**

Paralelni- paralalena veza prekidnih linija omogucuje dodatne funkcije poput pojedinacne dozvole prekida i izmene njihovih prioriteta.



Jedna od prednosti paralelnog kontrolera je mogucnost pojedinacne dozvole i zabrane prekida posredstvom registra maske.

<u>Koder prioriteta</u> je centralna komponenta paralelnog kontrolera prekida, koja proverava prisustvo i medjusobni prioritet aktivnih zahteva, i generise izlazni vektor adrese (biti X i Y).


**IST(Interrupt Status)** je bit stanja koji oznacava postojanje aktivnog zahtjeva za prekid. Dozvola prekida **IEN (Interrupt Enable)** je upravljacki signal kojim se kontrolisu svi prekidi povezani na isti prekidni kontroler.

Da bi se neki prekid realizovao neophodno je da bude dozvoljen na sva tri nivoa:

- -na nivou procesora (bitom IEN).
- -na nivou kontrolera prekida (pojedinacno i zbirnom dozvolom).
- -na nivou periferne jedinice (podesavanjem upravljackog registra U/I kontrolera).


## 41. Direktan pristum memoriji (DMA) ? - strana 103 slika 4.12 + strana 104 slika 4.13

DMA prenos karakterise blokovski prenos i mnogo manje kasnjenje pri izvrsavanju U/I zahtjeva. Zbog toga procesor do podataka dolazi brze i uz minimalne dodatne aktivnosti. DMA eliminise ucesce procesora u prenosu svakog bajta ili reci podataka u bloku. Podaci ne prolaze kroz registre centralnog procesora na putu ka/od memorije. Umjesto toga, U/I uredjaj podatke cita ili pise direktnim pristupom operativnoj memoriji.



## **DMA KONTROLER I KRADJA CIKLUSA:**

**DMA kontroler** - njen zadatak je posredovanje izmedju perifernog uredjaja i centralnog procesora, radi zahtevanja pristupa i kontrole nad spoljnom magistralom u toku razmjene U/I podataka sa operativnom memorijom.



Kradja ciklusa - sustina DMA tehnike je upravo preuzimanje memorijskih ciklusa procesora.

#### **IZVRSENJE DMA CIKLUSA:**

Sustina DMA ciklusa je preuzimanje spoljne magistrale, gdje **DMA** kontroler postavlja <u>adresne i</u> <u>upravljacke signale</u>, a U/I uredjaj ili memorija <u>linije podatka</u>.Procesor se ipak angazuje prije pocetka i po zavrsetku **DMA** ciklusa.U prvom koraku, procesor omogucuje **DMA** prenos zadavanjem parametara neophodnih **DMA** kontroleru a to su:

- -pocetna adresa zone podatka u memoriji(start address).
- -broj znakova, tj. duzina bloka koji se prenosi(byte count).
- -smjer prenosa u odnosu na memoriju, citanje ili upis (transfer mode).
- -komanda za pocetak (start **DMA**)

Veza **DMA** kontrolera sa svakom od perifernih jedinica koristi par linija: **zahtev**(DMA Request, DREQ) i **potvrdu**(DMA Acknowledge, DACK). Prvu liniju aktivira periferni uredjaj, a drugu kontrolise **DMA** kontroler.

Koordinacija sa procesorom koristi dva sprezna signala: **zahtev za magistralu**(Bus request, BUSREQ) i **prihvat magistrale**(Bus ancknowledge, BUSACK).

## PETI DEO - Tehnike ubrzanja računarskog sistema

## 42. Tehnike ubrzanja uopšteno?

Racunarski sistemi su unapredjivani:

- \*tehnoloski (razvojem i usavrsavanjem novih nacina izrade integrisanih kola u cilju postizanja sto vece brzine, pouzdanosti i stepena integracije).
- \***organizaciono** (usloznjavanjem organizacije i arhitekture racunarskog sistema radi postizanja ubrzanja i/ili paralelnosti rada pri izvrsenju procesa).
  - \*programski (razvojem slozenijih i efikasnijih kompajlera).

**UBRZANJE MEMORIJE**- problem velika razlika u brzini izmedju procesora i DRAM operativne memorije. Dva rjesenja:

- \*memorija sa preplitanjem (gdje se u toku svakog memorijskog ciklusa pristupa ka vise rijeci u operativnoj memoriji koje se cuvaju u razdvojenim memorijskim modulima).
  - \*skrivena memorija (mala i brza memorija koja se ubacuje izmedju procesora i operativne memorije radi smanjena vremena pristupa. Osnovna ideja ovog pristupa je da procesor, umjesto

stalnog pristupa operativnoj memoriji, sto cesce cita kopiju potrebnih podataka koja se cuva u skrivenoj memoriji.


#### **UBRZANJE PROCESORA** - tehnike:

- \*vektorski procesor (standardni skup instrukcija prosiren vektorskim).
- \*paralelna obrada (oznacava simultano izvrsenje operacija na centralnom procesoru sve u cilju ubrzanja rada). Dvije osnovne tehnike za organizaciju procesora sa paralelnim izvrsenjem:
  - \*umozavanje izvrsnih jedinica (koja paralelizuje izvrsenje sekvencijalno ucitanih instrukcija).
  - \*protocna obrada (sa osnovnom idejom o istovremenom izvrsenju vise instrukcija ali u razlicitim fazama izvrsenja).

**UBRZANJE RACUNARA**- multiprocesorski racunari koriste najmanje dva procesora, koji podjelom ukupnog opterecenja omogucuju brze izvrsenje korisnicke obrade.

## 43. Memorija sa preplitanjem adresa? - strana 111 slika 5.1

Uzastopne adrese odgovaraju lokacijama u susednim memorijskim modulima, sto rezultuje memorijskom mapom prikazanom na slici (ovaj donji dio). Ovakva podela susednih adresa izmedju fizickih susednih modula naziva se **preplitanje (interleaving).** Slika 5.1




Ovakva organizacija omogucuje istovremeni pristum svim fizickim modulima odnosno paralelni pristup memoriji. To zahtijevanje opremanje svakog RAM modula prihvatnim bafer registrom MBR, kao i :

- -upis u svaki registar se radi na uobicajen nacin, iako zbog brzine moze biti realizovan preko MBR registra odlozeni zapis
- -citanje ima dvije varijante, u zavisnosti da li se promijenila *osnovna adresa*, definisana najvisim bitom adrese ( A2-A15)
  - -ukoliko je osnovna adresa nova, citaju se svi moduli <u>interleaved</u> memorije, tacnije sve njihove lokacije sa istom internom adresom. Ovakav pristup se naziva citanje u nizu, duzina niza jednaka broju fizickih modula. Ucitani sadrzaj se cuva u MBR registrima.
  - -svi novi zahtjevi za citanjem su u istom nizu, odnosno sve dok se osnovna adresa ne promijeni, zadovoljavaju se prenosom sadrzaja iz MBR registra. Kako su ovi registri znacajno brzi u odnosu na memoriju DRAM tipa, ustede u vremenu su znacajne.

U praksi termin <u>interleaved memory</u> uvijek oznacava memorije sa paralelnim pristupom, koje se koriste kada je brzina pristupa imperativna.

Slika 5.2

# 44. Skrivena memorija, skrivena memorija sa više nivoa ? - strana 113 slika 5.3 i strana 114 slika 5.4



**SKRIVENA MEMORIJA** (cache memory) je mala i brza memorija, smjestena izmedju procesora i operativne memorije. Po pravilu je u SRAM tehnologiji, jer je brza od DRAM memorije.

Skrivena memorija je na pocetku rada prazna i mora se napuniti. Cilj skrivene memorije je da srednje vrijeme pristupa memoriji vidjeno sa strane procesora priblizi vremenu pristupa skrivenoj memoriji, osnovna ideja ovog pristupa je da procesor, umjesto stalnog pristupa operativnoj memoriji, sto cesce cita kopiju potrebnih podataka koja se cuva u skrivenoj memoriji)

#### **SKRIVENA MEMORIJA SA VISE NIVOA:**

Efikasnost skrivene memorije je uslovljena njenom brzinom. Zato je najefikasnija ako je smjestena sa procesorom u istom integrisanom kolu(ista tehnologija izrade i brzine rada). To je interna ili skrivena memorija **prvog nivoa** (Level 1, L1) ciji je kapacitet ogranicen prostorom na cipu. Spoljna skrivena memorija **nivoa dva** (Level 2, L2), smjestene na maticnoj ploci. Neki procesori koriste i **tri** ili vise nivoa(savremeni procesori – multi-core), od kojih je svaki sledeci nivo veci ali i sporiji, povecava kapacitet i sluzi primarno kao prihvatni bafer internoj memoriji.

Slika 5.4.

(skrivene memorije za rukovanje instrukcijama i podacima, nisam to ucio/pisao/podvlacio) NE TREBA.

## 45. Direktno preslikavanje (mapiranje)?

Prva tehnika rukovanja je **direktno preslikavanje**, kod koje se adresa reci u skrivenoj memoriji formira izdvajanjem potrebnog broja adresnih bita najmanje tezine direktno iz izvorne adrese reci u operativnu memoriju.

Ako skrivena memorija ima **S=2^k** rijeci, operativna memorija se moze podijeliti u blokove iste velicine ciji je broj jednak odnosu kapaciteta operativne i skrivene memorije. Pojedina rijec iz svakog od ovih blokova sa adresom **Aom** preslikava u skrivenu memoriju. **Asm = Aom modulo S.** 

Indeks(adresa svake od memorijske rijeci u skrivenoj memoriji) i oznaka(gdje je u operativnoj memoriji njen par).

<u>Prednost</u> - jednostavnost postupka a i same fizicke realizacije.

<u>Nedostatak</u> - nagli pad procenta uspjesnosti pronalazenja adrese u skrivenoj memoriji ako se desi da se dva najcesce koriscena bloka preslikavaju u istu oblast skrivene memorije.

### 46. Asocijativno preslikavanje?

**Asocijativno** dozvoljava bilo kojoj lokaciji iz operativne memorije da bude mapirana u svaku od lokacija skrivene memorije. To znaci da oznaka mora biti puna adresa (sem Byte adresnih bita).

Optimalno rjesenje za pretrazivanje memorije oznaka postize se asocijativnom organizacijom skrivene memorije.

Upis i citanje oznaka u memorijski blok se vrsi na konvencionalan nacin. Dodatno je u svakom redu memorijskih celija pridruzena logika za poredjenje upisane oznake sa odgovarajucim bitima adrese koju je generisao centralni procesor.

Potrebna je dodatna logika za izbor lokacije koja ce biti obrisana nakon promasaja:

- -Na slucaj (generator slucajnih brojeva),
- -Zamjenom najstarijeg clana liste (FIFO),
- -Zamjena clana koji najduze nije bio u upotrebi (LRU)

## 47. Skrivena memorija sa asocijativnim skupom?

Realni procesori najcesce koriste **skrivene memorija sa asocijativnim skupom,** je kompromisna tehnika koja se najcesce koristi u realnim procesorima, **direktno preslikavanje sa asocijativnim skupom lokacija** – tacan naziv.

Kljucna razlika u odnosu na <u>direktno mapiranje</u> je raspolozivost vise parova oznaka/podataka za isti indeks, odnosno vise "SM" u koje moze biti zapisana kopija originalne lokacije iz OM. Njihov broj se naziva dimenzijom SM.

Ista ova metoda se prosiruje ucitavanjem vise reci istovremeno, odnosno ucitavanjem niza (line). Efikasnost ovakovog resenja zahtjeva prosirenje prenosnih puteva izmedju centralnog procesora, skrivene i operativne memorije.

## 48. Metodi zapisa u sistem sa skrivenom memorijom?

Tri moguce metode:

- -upis rezultata u glavnu memoriju,
- -upis rezultata u skrivenu,
- -upis rezultata u obje.

UPIS ZA PROLAZOM (write – trough): je metoda koja podatak uvijek upisuje u operativnu memoriju, a u skrivenu samo ako je data lokacija vec tamo. Vrijeme pristupa OM se moze nadoknaditi tehnikom baferovanja ulaza (write buffering) cime se procesoru omogucuje nesmetan nastavak rada, koji azurnu kopiju koristi iz skrivene memorije paralelno sa zapisom podataka koji izvrsava navedena komponenta. UPIS SA ZADRSKOM (write – back, copy – back): u slucaju pogotka zapisuje podatak samo u skrivenu memoriju. U suprotnom ako je zapisu prethodio promasaj podatak se upisuje u operativnu memoriju. Da se ne bi gubilo vrijeme za citanje i uporedjivanje sa podacima iz OM uz svaku oznaku u SM se cuva dodatni kontrolni bit (dirty bit). Ovaj bit oznacava promenu (zaprljanost) podataka uz oznaku.

## 49. Vektorski procesor?

Optimizovan za sekvencijalno(uzastopno) izvrsenje iste operacija ali nad nizom operanada(vektorom). **C[i] = A[i] x B[i]** gdje je x operacija koja se ponavlja nad svakim elementom ulaznih vektora. Vektroske instrukcije su slozenije od standardnih. Vektorski procesori su opremljeni dodatnim komponentama koje ove instrukcije brzo i efikasno izvrsavaju.

## 50. Superskalarni procesor ? - strana 126 slika 5.15

Oni koriste cinjenicu da izvrsenje instrukcije vrlo cesto traje duze od njenog ucitavanja.



Umjesto jedne, **superskalarni racunari** koriste umnozene izvrsne jedinice, i paralelnu obradu ostvaruju distribucijom instrukcija i podataka ka njima. <u>Instrukcijska jedinica</u> zaduzena je za ucitavanje i pokretanje instrukcija, cije se izvrsenje, pod kontrolom upravljacke jedinice, preusmerava na jednu od tri izvrsne jedinice. Rezultati obrade zapisuju se u registre procesora (registarska jedinica) ili se posredstvom jedinice podataka prenose ka operativnoj memoriji. Ubrzanje rada koje se postize ovakvom organizacijom ograniceno je brojnim faktorima, i rijetko se u realnim uslovima moze pribliziti teorijskom limitu.U vecini prakticnih realizacija postoji neki stepen specijalizacije izvrsnih jedinica pa se te instrukcije usmjeravaju ka jednoj od njih.

Superskalarni procesori primjenju kompleksne tehnike dinamickog rasporedjivanja instrukcija uz sve prednosit i probleme.

## 51. Procesor sa vrlo dugom instrukcijskom rečju?

Procesor sa vrlo dugom instrukcijskom recju (VLIW – Very Long Instruction Word) u proces rasporedjivanja ukljucuje i programsku podrsku, kroz namjenski kompajler koji vrsi pripremu koda radi tzv. statickog rasporedjivanja instrukcija. Prilikom prevodjenja programa, dakle izvan ogranicenja realnog vremena, kompajler ispituje paralelizam izmedju instrukcija i njihovim kobinovanjem formira jednu dugu instrukciju, koja se pokrece u istom trenutku i paralelno izvrsava. Duga instrukcija ukljucuje onoliko instrukcija, koliko VLIW procesor ima izvrsnih jedinica. Zato je potreban format duge instrukcije koji obuhvata veci broj polja, od kojih svako definise po jednu primarnu instrukciju. Ukoliko neko od polja iz bilo kog razloga ne moze biti popunjeno korisnom instrukcijom, u njega se upisuje NOP funkcija. Dakle duge instrukcije, kao skup paralelno izvrsivih osnovnih instrukcija zahtevaju veliku duzinu instrukcione rijeci, od cega i naziv ove klase procesora.

Koncept **VLIW** procesora predstavlja svojevrsnu generalizaciju postupka horizontalnog mikroprogramiranja nad arhitekturom/organizacijom superskalarnih procesora.

## 52. Protočni procesor, protočno učitavanje instrukcija ? - strana 133 slika 5.23


Standardni za sve namjene koje zahtjevaju visoku propusnost i perfomanse obrade. Slika 5.19 Protocna obrada(pipeline processing) – svi sekvencijalni procesi koji se izvrsavaju po modulu pokretne trake gdje se dijelovi ukupnog procesa (fragmenti) realizuju na uzastopnim djelovima postrojenja (segmentima). Na nivou postrojenja, svi segmenti se izvrsavaju istovremeno. Obrada neke jedinice pocinje njenim ulaskom u prvi segment, realizuje se prolaskom kroz N susednih segmenata i zavrsava napustanjem protocne strukture. Svaki segment izvrsava dio obrade a njegov rezultat je ulaz sledecem segmentu. Izlaz svakog od segmenata je i ulaz sledeceg segmenta.

Svaka operacija koja se moze tako podjeliti na fragmente slicne slozenosti i trajanja, pogodna je za implementaciju u protocnom procesoru.

<u>Rizici</u>-najveci uzrok usporenja protocnih procesora, kriticne situacije kada razliciti segmenti istovremeno zahtjevaju pristup nekom od resurse racunarskog sistema.

#### PROTOCNO UCITAVANJE INSTRUKCIJA:

U protocnoj organizaciji procesora, **instrukcijski bafer** je standardna struktura za protocno ucitavanje instrukcija.




Nove instrukcije se ucitavaju dok se tekuca izvrsava, ovo se jos zove baferom unapred ucitanih instrukcija. Segment koji se bavi ucitavanjem instrukcija obicno se oznacava kao **IF – Instruction Fetch.** 

## <u>53. Segmentacija internih prenosnih puteva ? - strana 134 slika 5.24</u>

Radi protocnog izvrsenja instrukcija neophodno je izvrsiti **segmentaciju procesora**, tacnije njegovih prenosnih puteva izmedju registara i funkcionalnih jedinica.

Slika 5.24 – dat je uporedni prikaz konvencionalnog i protocnog procesora



Segmentacija procesora u ovom slucaju je uradjena dodavanjem izolacionih registara ispred i iza aritmeticko - logicke jedinice. Tako je omoguceno izvrsenje instrukcije u tri segmenta koji se konkuretno obavljaju: **pribavljanje operanda** (data operand fetch DOF), **izvrsenje instrukcije** (execution, EX), **i zapis rezultata u registarsku memoriju** (write back WB). Treba primjetiti da segmentacija, sem ustede vremena zbog konkuretnog izvrsenja instrukcije, omogucuje i povecanje radnog takta procesora.

## 54. Rizik podataka i rizik grananja ?

<u>RIZIK PODATKA</u> nastaje kada sledeca instrukcija pokusa da koristi rezultat prethodne pre nego sto je on raspoloziv.

Ovakve situacije se mogu rjesiti na dva nacina: programski i hardverski.

**Programsko** rjesenje se zasniva na umetanju <u>NOP(no-operation)</u> instrukcije izmedju kriticnih instrukcija. **Hardversko** - **zadrzavanje**(stall), hardversko prosirenje upravljacke jedinice logikom koja vrsi detekciju operanda koji jos nije zapisan pa se umetanje NOP-a vrsi automatski.

Ukoliko negdje u procesoru, a pre svega u izolacionim registrima protocne strukture, postoji potreban podatak, ispravan ali jos nezapisan rezultat, on se moze isporuciti direktno korisniku pre njegovog regularnog zapisa u odredisni registar. Korisnik je naravno segment koji vrsi referencu na isti rezultat. Ova tehnika se oznacava kao prosledjivanje podataka (data forwarding).

#### **RIZIK GRANANJA**

(control hazard) vezan je za problem u prenosu kontrole nad izvrsenjem programa odnosno pri grananju programa (uslovnom skoku).

**Odlozeno grananje** - dodavanje dvije NOP instrukcije iza svakog grananja, nedostatak- gubljenje vremena uvijek bez obzira da li se skok desio.

**Predvidjanje grananja** - je efikasniji metod koji u osnovnoj varijanti polazi od pretpostavke da se grananje nece desiti. Ovde se gubi vrijeme samo ako ima grananja.

Moguce su razlicita predvidjanja skoka: grananje nece biti nikada, grananje ce biti uvijek, ili predvidjanje na osnovu koda instrukcije (hoce/nece biti).

<u>Dinamicke metode</u> - instrukciji grananja treba dodjeliti obelezje - status, one se zasnivaju da povecaju procenat pogadjanja, pamcenjem istorijata uslovnih grananja. Osnovna ideja jeste da instrukciji grananja

treba dodjeliti obelezje - status (jedan ili vise bita) koji ce odrazavati nacin njenog izvrsenja u prethodnom periodu.

Dvije osnovne tehnike:

1)<u>Indikator grananja</u> - skup bita (najcesce 1 ili 2) koji poput brojaca pamti prethodne ishode uslovnih grananja, na nivou procesora. Naravno ako se koristi samo jedna bit, tu se pamti samo zadnje grananje na osnovu kojeg se i pravi pretpostavka za sledece grananje.

2)<u>Tabela istorijata grananja</u> - ukoliko se pracenje grananja zeli ostvariti na nivou svake instrukcije treba se uvesti ova tabela (branch history table – BHT).

### 55. Računari sa kombinovanom arhitekturom?

Koriste prednosti CISC i RISC, nivo arhitekture-CISC, a interno organizovani kao RISC racunari. Pojavile se nove tehnike koje omogucavaju izbegavanja cekanja na izvrsenje grananja:

- 1) **Uslovno izvrsenje (predication)** prilikom grananja, procesor izvrsi obje grane, instrukcije se povezuju sa predikatom cija vrijednost se cuva u specijalnom registru. Vrednost predikata je suprotna za ove grane. Tek kada uslov grananja postane poznat i predikat dobije svoju vrijednost bira se odgovarajuci rezultat.
- 2)**Sumnjivo-spekulativno ucitavanje podataka (speculative loading)** unapred ucitava operand iz memorije iako nije sigurno da ce on biti potreban.
- 3)**Nagadjanje podataka (data speculation)-**pokusavaju da predvide vrijednosti potrebnih podataka i nastave racunanje koristeci ih.

## 56. Slabo i čvrsto povezani multiprocesorski sistemi? - strana 144 slika 5.30

Ako tehnoloska ili finansijska sredstva ne dozvoljavaju razvoj onda se koriste dva ili vise procesora. **Multiprocesorski sistemi (MPS)** podrazumjevano umnozavanje i medjusobno povezivanje raspolozivih racunarskih komponenti, procesora, memorije.

Dva osnovna cilja za uvodjenje MPS: poboljsanje sistemskih perfomansi (ubrzanje rada na osnovu podjele posla na dijelove koji se paralelno izvrsavaju), podiznanje pouzdanosti i raspolozivosti (svaka od funkcionalno identicnih racunarskih stanica je u stanju da obavi posao i da bude uvedena u operativni rad kao vodeca, dok su ostale rezervne).

<u>Rekonfigurabilnost</u> – postupak prilagodjavanja racunarskog sistema dogadjajima, internim ili u okruzenju.

Dva toka informacija: tok instrukcija, tok podataka.

Osnovna funkcionalana jedinica MPS je procesni element koji se cesto naziva i cvor.

Imamo: slabo i cvrsto povezani MPS.



**Slabo povezani** - cvorovi unutar njega medjusobnu saradnju ostvaruju razmenom poruka preko komunikacione sprege. Svaki element ima svoju lokalnu memoriju,komunikacioni procesor i svoj operativni sistem.

Svrstavaju se u siroku klasu distriubuiranih sistema. U uzem smislu racunarska konfiguracija ovog tipa se naziva klasterom. **Klaster** je grupa racunara spregnutih lokalnom mrezom koja se spolja vidi kao jedan racunar.


**Cvrsto povezani** - svaki procesor ima pristup cjelokupnom memorijskom prostoru pa se nazivaju **multiprocesori sa dijeljenom memorijom**. Elementi iako mogu imati svoju lokalnu memoriju, medjusobno dijele raspolozive memorijske module pod kotrolom jednog operativnog sistema. Sprega je na nivou magistrale.

Multiprocesorksi sistemi moraju imati sledece karakteristike:

- -dva ili vise procesora,
- -svi procesori imaju pristup dijeljenoj memoriji,
- -svi procesori imaju pristup U/I resursima,
- -cijelim sistemom upravlja jedan operativni sistem,
- -postoji saradnja izmedju procesora na nivou hardvera i programske podrske.

## 57. Propusna moć ? - strana 146 slika 5.31

**Propusna moc** multiprocesorskog sistema se definise kao reciprocna vrednost vremena potrebnog za izvrsenje skupa programa, ili kao broj rezultata dobijenih u jedinici vremena.



Kao sto je na dijagramu prikazano u pocetku se povecanjem broja procesora linearno povecava i propusnost ali dalje povecanje dovodi do usporenja i odstupanja od krive.

<u>Pouzdanost MPS</u> se definise kao vjerovatnoca da ce se trazeni program izvrsiti u predvidjenom vremenskom intervalu.

Postoje dvije metode rjesavanja problema otkaza nekog od modula (vecina multiprocesorskih sistema moze da nastavi rad u slucaju otkaza procesora ili nekog drugog modula).

Metode: hladne i vruce rezerve:

<u>Kod metode hladne rezerve</u>, modul u otkazu se zamenjuje sa postojecim, dotle neangazovanim modulom. Moguce je ponavljanje dijela obrade u kom se javila greska.

<u>Metoda vruce rezerve</u> podrazumijeva da se dio ili kompletna obrada istovremeno izvrsavaju na dva ili vise cvorova unutar klastera, sto je toku obrade moguce zamijeniti rezultatom sa ispravnog cvora.

**Raspolozivost** se definise kao vrijeme u kojem MPS raspoloziv korisniku, odnosno spreman za upotrebu. **Promena konfiguracije** je neophodan zahtjev da bi se MPS mogao koristiti za rjesavanje razlicitih problema i na taj nacin prilagoditi novim zahtevima programa za resavanje tih problema. **Povecana ekonomicnost** se moze postici na vise nacina jer se dijeljenjem memorijskih i U/I modula povecava njihov stepen iskoriscenja.

## 58. Simetrični i asimetrični multiprocesorski sistemi ?

**Simetricni multiprocesori** - simetrija se mjeri uglavnom na hardverskom nivou, ali se i svaki od procesora tretira jednako od strane OS. Ona dominira kod **multicore** procesora koji su dominantni i na PC i mobilnim telefonima.

**Asimetricni multiprocesor** - Uloga graficke kartice, koja samostalno ali pod kontrolom procesora odredjuje veliki dio aktivnosti potrebnih za prikaz video sadrzaja.

Izvestan stepen asimetrije vezan je i za nacin pristupa deljenoj memoriji.

## 59. Multiprocesorski sistemi sa zajednočkom magistralom ? - strana 148 slika 5.34


Povezivanje preko zajednicke magistrale je prvo i najjednostavnije resenja za organizaciju MPS. Osim sprege preko magistrale ne postoji direktna fizicka veza izmedju funkcionalnih jedinica a upravljanje prenosom se vrsi vremenskim multipleksiranjem.



Arhitekturu sa zajednickom magistralom karakterise <u>fleksibilnost u dodavanju ili premestanju modula</u>, kao i <u>niska cijena realizacije</u>. Ipak resenje ima znacajnih nedostataka sa <u>kasnjenjem</u> i <u>ukupnom</u> <u>efikasnoscu</u>.

## 60. Multiprocesorski sistemi sa krosbar spregom ? - strana 148 slika 5.33

Ovo se moze posmatrati kao organizacija sa vise magistrala.



**Krosbar matrica** je potpuno odvojena od funkcionalnih jedinica i moze se projektovati modularno da bi se omogucilo prosirenje. Matrica se sastoji od horizontalnih i vertikalnih magistrala na cijem se preseku nalazi prekidacki element koji kontrolise prenos izmedju njih.


Cvorni prekidac moze biti u stanju:

- -prespajanja (prenos poruke sa horizontalne na vertikalnu magistralu),
- -propustanje (prenos na magistralu istog tipa),
- -otvoreno(nema prenosa).

Prednost krosbar rjesenja je u simultanom prenosu izmedju razlicitih funkcionalnih modula, a osnovna mana kompleksnost fizickog rjesenja.

## 61. Multiprocesorski sistemi sa višepristupnom memorijom? - strana 149 slika 5.35

Veze sa vise simultanih prenosnivih puteva moze se ostvariti i pomocu vise pristupnih memorija. Moduli imaju vise od jednog pristupnog prolaza (port-a) zahvaljujuci dodatku posebne logike koja se zove **umnozac pristupa**.




**Umnozac pristupa** sadrzi kontrolna kola radi resavanja konflikta u uslovima kad vise procesora ili U/I jedinica trazi pristup tokom istog memorijskog ciklusa. Redosled prolaza (portova) oznacava i prioritet po kome se rjesavaju konflikti. Ovakva topologija je jeftinija od <u>krosbar sprege</u>, jer je manje tački gdje se rjesava konflikt. Za razliku od krosbara, kompleksnost rjesenja se sada seli na stranu memorije, ali je sustina manje vise ista.

<u>Dvopristupne memorije ovakvog tipa</u> (dual port memory, **DPM**) su vrlo popularne kao sredstvo za sprezanje dva procesora preko brzog kanala za prenos podataka. I u grafickim karticama se koristi verzija DRAM memorije sa dvostrukim pristupom tzv. Video RAM (VRAM) koji suprotnim stranama obezbjeđuje istovremen upis i citanje. Dvopristupna memorija ima ulogu postanskog sanducica, u koji se ostavljaju ili uzimaju poruke.

## 62. Koprocesori ? - strana 151 slika 5.38

Jedan od najprostijih varijanti povezivanja dva procesora se odnosi na koriscenje specijalizovanog procesora namijenjenog da rastereti osnovni procesor odredjenih specijalnih obrada. On se naziva koprocesor. Koprocesor je u cjelini pod kontrolom vodeceg procesora sa kojim je spojen i sa kojim deli magistralu radi koriscenja zajednickih resursa.




Ovakav nacin rada posebno je pogodan za realizaciju U/I, matematickih, grafickih procesora i slicno. Koncept koprocesora je jedna od osnova savremenog racunarstva.

Dva osnovna rezima rada:

- -poluautonoman (kada vecinu svojih aktivnosti izvrsava koriscenjem resursa glavnog procesora. vodeci/prateci) i
- -autonoman (pristupa centralnim, ali ima i svoje resurse).

## 63. Koherentnost skrivene memorije ? - straa 152 slika 5.39

Uticaj skrivenih memorija na efikasnost procesora je visok. Savremeni multiprocesori obicno koriste dva nivoa skrivene memorije gdje svako jezgro ima svoju privatnu cache memoriju prvog nivoa (L1 cache). U slucaju da dva ili vise procesora istovremeno pristupaju promenljivoj u oper mem moze doci da neuskladjenosti sadrzaja u skrivenim memorijama dva razlicita procesora-**koherencija**. Slika 5.39



Ukoliko dva jezgra pristupe istoj promenljivoj X, u obje privatne skrivene memorije bice pohranjena njena pocetna vrijednost. Kada u nastavku obrade prvi procesor izmeni vrednost promenljive X, nova vrijednost bice sacuvana u njegovoj skrivenoj, ali i u zajednickoj operativnoj memoriji. Ipak, o toj promjeni drugi procesor nista ne zna, i zato zadrzava staru vrijednost promjenljive X. U slucaju ponovnog pristupa, on ce regularno ucitati ovu vrijednost, smatrajuci je pravom. Ovo se mora sprijeciti, a za to postoje dva rjesenja:

<u>-Protokol invalidacije</u>-izaziva slanje posebne komanda ka svim ostalim jezgrima da je promjenljiva na adresi X promjenjena i da su sve kopije nevazece.


<u>-Metoda azuriranja kopije</u> - pored adrese salje i novu vrijednost pa sve skrivene memorije cuvaju tu vrijednost.

Prvo rjesenje je prisutnije zbog manjeg opterecenja.

## 64. Transpjuteri ? - strana 154 slika 5.41

**Transpjuteri** su razvijeni kao specijalizovane komponente posebno prilagodjene primjeni u multiprocesorskim sistemima. Struktura transpjutera je optimizovana sa ciljem postizanja visokog stepena konkurencije procesa i maksimalne funkcionalnosti.

U sustini transpjuter je mikrokontroler specijalizovane strukture, opremljen spreznim elementima namenjenim sto laksem povezivanju transpjutera unutar multiprocesorskog sistema.



Ono sto je specificno za transpjuter jesu 4 specijalizovana U/I prolaza (link 1-4) brzine do 100 Mbit/s, namjenjena za medjusobno spajanje vise komponenti na rastojanjima do 30cm (primarno jednoj stampanoj ploci). Svaki prolaz ima dvije jednosmjerne linije, sa dva signala (Data + Strobe). Komunikacija izmedju transpjutera koristi internu memoriju sto je mnogo brze nego prenos preko spoljne memorije.

Prihvaceni su ali brzo izgubili trku sa novim i jeftinim protocnim procesorima RISC arhitekture.

## 65. Procesori sa više jezgara i grafički procesori?

Dva problema za dalje poboljsanje performansi: potrosnja energija, duzina internih linija.

Povecanje takta podize potrosnju, procesor se zagrijeva.

Drugi razlog koji ogranicava takt je kasnjenje elektricnih signala.

Rjesenje su procesori sa vise jezgara (integracija vise procesora unutar istog kucista i primjeni od ranije poznatog koncepta simetricnog multiprocesiranja). Kod njih pristup memoriji i optimizacija skrivenih memorija su kljucne za njihovu efikasnost.

<u>Memorijski kontroler</u> pa i memorija iza njega su direktno vezani za jedno od jezgara. Pristup ostatku samo preko drugih jezgara. Neophodna je ultra brza sprega izmedju jezgara unutar integrisanog kola zbog cijene. Svako jezgro ima svoju privatnu L1 skrivenu memoriju.

Pored hardvera, ovaj koncept imao je znacaj i na softversku industriju i opsti programski model krajnih aplikacija. Paralelne aplikacije mogu da koriste moc svih jezgara. Konkuretno programiranje je znatno popularnije.

Osnovna funkcija OS kojom se paralelizuju programske aktivnosti je **smjena konteksta**, neophodna da bi nova programska nit postala aktivna. Smjena konteksta vezana je za stack, znaci operativnu memoriju pa je ona relativno skupa (i spora).

U namjeri da se ovaj problem ublazi razvijena je **Hyper-Threading tehnika (HT)** koja dodatnim hardverom pomaze smjenu kontekst na nivou samog procesora (jezgra)

#### **GRAFICKI PROCESORI:** (mozda slika 5.47).

1999. pojavila se prva graficka kartica sa programskom kontrolom i sa mocnim skupom procesora posebno prilagodjenih specificnostima video obrada. Njihovim radom upravlja aplikacija koja se razvija u C/C++, puni u lokalnoj memoriji i odatle izvrsava. Ta aplikacija ne mora biti graficka. Po prvi put graficke kartice nadmasile mogucnosti centralnog procesora. Ovakve kartice se nazivaju **grafickim procesorima**. GPU procesori brojem izvjesnih operacija nadmasuju CPU savremenike i do 20 puta.

Prva pogodnost je sama priroda grafickih operacija.

Graficke aplikacije se upisuju u kernel memoriju odakle se ucitavaju instrukcije.

Ucitavanje instrukcija i pristup memoriji organizovani su u okviru multiprocesorskog jezgra.


Dvije cinjenice koje uproscavaju realizaciju GPU procesora. Graficke aplikacije nemaju suvise grananja.

**Sve niti u izvrsenju su nezavisne**. Ako se pojavi rizik samo se data nit zaustavi a angazuju se novi procesori i nove niti.

## SEDMI DEO - Arhitektura namenskih računara

## 66. Šta su namenski računari, kako izgledaju ? - strana 207 slika 7.1

**NRS** i grana racunarstva koja se bavi njima su trenutno u fokusu savremenih racunarsikih tehnologija. Termin NRS oznacava racunar ugradjen unutar drugog elektricnog ili mehanickog uredjaja. Na tom racunaru se izvrsava program koji u realno vremenu kontrolise rad cijelog uredjaja, iako je nevidljiv korisniku namenskog sistema. Dakle tu su i hardver i softver ali koriste se drugacije od desktop racunara.



Prethodna slika ukazuje na razliku ove dvije kategorije NRS sistema.

### RTOS – real time operativni sistem.

Zahtjevi prilikom izbora komponenti i projektovanja namenskog sistema:

- -Potrebna procesna snaga i kapacitet memorije odredjuju se tako da odgovaraju minimumu koji garantuje ispunjenje vremenskih uslova vezanih za rad u realnom vremenu.
  - -Cijena proizvodnje, vrijeme i troskovi razvoju su veoma bitni kod jeftinih i masovnih proizvoda.
  - -Kvalitet softvera takodje odredjuje uspjesnost nekog proizvoda.

Ocekuje se poznavanje C jezika.

Programer NR mora poznavati hardver i principe UI sprege ka periferijama.

# 67. Koji problemi se javljaju kod namenskih računara ? (67/68 izmedju)(7.1 RAZVOJNO OKRUZENJE NAMENSKIH SISTEMA)

Kako pristupiti racunarskom sistemu koji nema tastaturu i monitor, a vrlo cesto ni LED diodu ili neki tester.


Ovde se primenjuje **cross-platform** metodologija razvoja, koja se tako zove jer se na jednom racunaru **(izvorni, host)** priprema program koji ce se izvrsavati na drugom racunaru **(odredisni, target).** Razvojni racunar je danas po pravilu standardna PC radna stanica, koja se po svemu razlikuje od odredisnog racunara. Na njoj se izvrsavaju kompajler, linker, debugger i drugi razvojni alati, znaci na platformi razlicitoj od odredisne. **Slika 7.2.** 

## 68. Koja tri načina postoje da prebacimo izvršni kod?

<u>Upisom izvrsnog koda u programski EPROM, serijskim prenosom preko UART, USB ili LAN komunikacione linije, Programer/Debuger (zahtjeva JTAG ili BDM port).</u>

<u>Upisom izvrsnog koda u programski EPROM</u>, koji se potom fizicki instalira na stampanu plocu odredisnog sistema, insertovanjem u postolje. Testiranje programa se radi koriscenjem lokalnih resursa (LED dioda ili displeja, ispisima preko komunikacione linije i sl.) ali svakako bez upotrebe testnog alata (debuggera). Svaka izmjena koda zahtjeva brisanje EPROM-a i upis novog programa prije ponovne instalacije. Ovo je najelementarniji, najsporiji i najmanje komforan nacin rada.


Serijskim prenosom, preko UART, USB ili LAN komunikacione linije. Ovakav nacin rada je moguc samo ako na odredisnom sistemu vec postoji komponenta za punjenje programa (punjac, loader) koja umije da prihvati novi program, upise ga na pravo mjesto u memoriji, i potom prenese izvrsenje na njega. Program se prenosi komunikacijom dva programska punjaca: jednog na host, i drugog na target strani. Programer/Debuger – Najkomforniji i najpouzdaniji nacin rada podrazumjeva upotrebu komponente koja se naziva programer/debuger cijim posredstvom se ostvaruje fizicka veza sa hardverskim komponentama odredisnog sistema, sto ukljucuje procesor, memoriju, i U/I uredjaje. Ovakav nacin rada zahtjeva JTAG ili BDM port na odredisnom sistemu, odnosno hardversku podrsku za debagovanje na nivou cipa (On-Chip Debugging).



## 69. Format binarnog koda? - strana 211 slika 7.4

Datoteke sa objektnim i izvrsnim kodom sadrze slicne informacije:

- -binarne instrukcije i podatke zavisne od odredisne platforme,
- -tabele simbola i relokacije,
- -debug infromacije koje koristi debuger,
- -zaglavlje datoteke sa opstim informacijama poput velicine fajla binarnog koda i podataka.



Program je organizovan kao skup sekcija, grupa, sadrzaja jednog tipa, koji se definisu sistemski ili po zahtjevu korisnika. Kao posebne sekcije organizovane su <u>instrukcije</u>, <u>programske promenljive (podaci)</u>, <u>tabele simbola i relokacije, debug informacije</u> itd.


Svaka sekcija pored tipa, ima informacije o adresi punjenja i adresi izvrsenja.

Programer moze definisiat korisnicke sekcije po zelji ali tri su podrazumjevane: .text .data .bss

- .text sadrzi instrukcije, odnosno binarni kod koji razvije kompajler.
- .data sadrzi inicijalizovane globalne promenljive za koje pre izvrsenja treba alocirati memoriju.
- .bss (Block Started by Symbol) cuva neinicijalizovane podatke odnosno promenljive koje pre pokretanja ne moraju biti eksplicitno inicijalizovane. (u praksi obicno neinicijalizovani se postavljaju na 0).

## 70. Šta je potrebno pre pokretanja programa ? - strana 212 slika 7.5

Pri punjenju programa, prije pokretanja, programu se dodjeljuju jos dva memorijska segmenta neophodna za rad.



Velicina memorijskog bloka rezervisanog za <u>Stek</u> definise se u fazi pripreme programa (**STACKSIZE** direktivom).

**Heap** je zona memorije sa dinamickom alokacijom. Funkcije <u>malloc i free</u>.

<u>Sekcije</u> se shodno tipu podataka mapiraju u neke od memorije namenskih sistema (RAM, ROM, Flash...) pomocu <u>MEMORY i SECTIONS</u> linkerskih direktiva.

## 71. Binarna kompatibilnost?

U praksi vrlo je vazna mogunost da se neka aplikacija (program) razvijen na jednom sistemu bez ponovnog kompajliranja primeni na nekom drugom racunaru sa istim <u>procesorom i OS</u>. **Binarna kompatibilnost** podrazumjeva postovanje niz konvencija neophodnih da bi neki program mogao biti ucitan od strane OS i izvrsen na konkretnoj platformi.

**Skup ovih konvencija – ABI**, obuhvata pravila vezana za OS i samu fizicku platformu. Pocev od kompajlera, svi alati moraju postovati isti set ABI konvencija.

<u>Prvi skup pravila</u> definise format izvrsne datoteke, podjelu memorije izmedju OS i aplikacije, interakcija pri pokretanju aplikacije itd.

Zavisnost od platforme obuhvata sve elemente arhitekture procesora (skup instrukcija, tipovi podataka, Little/Big endian, adresiranja ali i:

- -poravnanje podataka u memoriji,
- -konvencije pozivanja funkcija,
- -koriscenje registara,
- -nacin formatiranja i
- -koriscenje steka.

## 72. Inicijalizacija i pokretanje odredišnog sistema?

Podizanje sistema (boot-up procedura) obuhvata tri kljucne faze:

- 1. Inicijalizacija hardvera u okviru reset procedure, podrazumijeva postavljanje ispravnog rezima rada procesora i memorija (ukljucuji MMU ako ga ima) i U/I uredjaje.
- 2. Inicijalizacija softvera ima dvije grane. Ukoliko namjenski racunar (ili desktop) koristi RTOS, neophodno je njegovo ucitavanje, inicijalizacija i pokretanje. U suprotnom neophodno je punjenje programa na odredisnom sistemu.
- 3. **Pokretanje same aplikacije**, pod kontrolom OS ili punjaca. U oba slucaja to zahtjeva alokaciju prostora u RAM memoriji, i fromiranje izvrsne slike programa.

## 73. Šta je punjač (loader)?

**Punjac** je usluzni program koji je po pravilu smesten u ROM/Flash memoriji, kako bi bio raspoloziv i po iskljucenju napajanja. Poziva ga reset procedura ako je transfer programa neophodan. Punjenje se kontrolise sa: <u>LoadDone</u> (promenljiva u flash memoriji), <u>postavkom spoljnog prekidaca/jumper-a</u> ili razmenom poruka na pocetku rada.

## 74. Priprema programa za izvršavanje?

Dva su osnovna nacina da se obezbedi aplikativni program NRS:

- -da se unapred upise u trajnu memorjiu (ROM/Flash) ili
- -da se napuni u radnu memoriju (RAM).

U skladu sa time postoje dva osnovna nacina izvrsenja aplikacije:

- -izvrsenje iz ROM-a, ili
- -iz RAM-a nakon punjenja

Prije izvrsavanja aplikacije neophodno je u RAM memoriji formirati .data .bss i stack sekcije.

## 75. Alati za testiranje i otklanjanje grešaka?

NR nemaju monitor i tastaturu, te se njihovo testiranje mora izvesti na host strani, u okviru razvojnog okruzenja. Dva rjesenja: **programsko i hardversko**. Prvo - iskjucivo specijalizovane programske komponente. Drugo - poseban hardver, dodatno ugradjen u integrisana kola.

#### PROGRAMSKO TESTIRANJE: MONITOR I DEBBUG AGENT:

Razvojnim alatima koji se izvrsavaju na host strani neophodna je saradnja dodatnog sistemskog softvera koji se izvrsava na odredisnoj strani: monitor i debug-agent.

<u>Monitor</u> je prvo prosirenje klasicnog punjaca koji je obogacen ugradnjom sistemske podrske za inicijalizaciju namjenskog sistema i kasnije pracenje u toku rada. Monitor ima specijalizovanu korisnicku

spregu za razliku od punjaca, realizovanu u formi <u>serijskog emulatora</u> koja prihvata i izvrsava komande host alata. Monitor omogucuje:

- -citanje i pisanje memorijskih lokacija i registara odredisnog sistema,
- -postavljanje i brisanje tacaka prekida,
- -koracno izvrsenje instrukcija,
- -reset sistema i sl.

<u>Debug-agent</u> je u sustini isti kao monitor ali omogucuje debug funkcionalnost na nivou izvornog koda i njegove vizuelne konzole. Veci dio se obavlja na host strani gdje se posredstvom korisnicke sprege pokrecu testne (debug) akcije i prikazuju rezultati. Kljucna komponenta debugera je njegov **automat**. U odnosu na aplikaciju, debug-agent se izvrsava kao nezavisan program ali mora imati pristup njenom adresnom prostoru i u toku izvrsavanja.

## 76. JTAG sprega (Hardversko testiranje)?

Sve akcije koje po zahtjevu razvojnog sistema preduzimaju **monitor ili debug-agent** zavrsavaju se pristupom registrima centralnog procesora, memorije ili U/I uredjaja. Spoljni i nezavisni pristup internim elementima integrisanih kola je kljucna funkcionalnost hardverske sprege koja podrzava rad savremenih razvojnih okruzenja. Ovakav nacin rada se naziva <u>testiranjem na nivou cipa (**OCD**),</u> i oznacava hardversku podrsku procesu kontrole programa i otklanjanju gresaka (debugging) ugradjenu u same procesore i njihove periferije.

Dva tipa **OCD**: <u>standardizovan JTAG sprega i mnoga druga resenja specificna za pojedine proizvodjace</u>. JTAG (Joint Test Action Group) je resenje predlozeno 1985. Godine, a 5 godina kasnije standardizovano kao IEEE 1149.1 - <u>standard test access port</u> and <u>boundary scan architecture</u>. Ovakvo ime ukazuje namjenu:

- -<u>Standard Test Access Port</u> kaze da se radi o standardnom portu za pristup resursima nekog digitalnog kola bez poznavanja i nezavisno od njegove interne strukture.
- -Boundary Scan je arhitektura dodatne logike koja se ugradjuje u interisano kolo koja omogucuje takav pristup.

Zapravo, JTAG je Boundary-Scan prosiren OCD podrskom.

# 77. BOUNDARY-SCAN arhitektura ? (ne znam da li trebaju slike 7.14 i 7.15, ko ce ove jade ucit)

Nova tehnika koja u osnovi ima jednostavnu ideju - na granici integrisanog kola na njegovim spoljnim priključicma treba ugraditi malu dodatnu logiku koja ce omoguciti ucitavanje i postavljanje trenutne vrednosti na pinu. Logika koja se dodaje ispred svakog pina naziva se *graničnom ćelijom (Boundary cell)* pri cemu susjedne celije serijski povezuju u lanac.

Svaka celija ima dva para ulaza i izlaza:

- -Signali PI i PO (Data In, Data Out)- posreduju u prenosu podataka izmedju pina i interne logike ali i testnog okruzenja.
- -<u>Signali SI i SO</u> (Scan In, Scan Out) se angazuju za serijski prenos podataka izmedju neke od celija i spoljnih prikljucaka test sistema(TDI i TDO).


Svaka celija podrzava cetiri elementarne operacije:

- -Transparent, radni rezim kada BC celija signal sa PI prenosi na PO,
- -Capture, ucitavanje i pamcenje vrijednosti sa PI ulaza,
- -Update, postavljanje vrijednosti na Po, samim tim na izlaz integrisanog kola,
- -Shift. Serijski prenos preko SI-SO.

JTAG ARHITEKTURA (NE TREBA)

## 78. Veza JTAG uređaja na štampanoj ploči?

Na stampanoj ploci nekog racunara po pravila ima vise JTAG komponenti. Pristup svakoj od njih vrsi se preko istog **JTAG konektora** jedinog na ploci pri cemu se svi uredjaji povezuju serijski, direktnim povezivanjem signala TDO i TDI (testni signali).



Prvi uredjaj u lancu je obicno procesor ali to nije obavezno.


Dovodjenjem prave kontrole na JTAG konektor moze se:

- -kontrolisati procesor u smislu pokretanja, zaustavljanja i inspekcije rada programa,
- -napuniti memorija programom ili nekim drugim sadrzajem,
- -pristupiti svakom od BS (Boundary scan) modula na ploci.

## 79. Namenski mikrokontroleri?

Mikrokontoler je integrisano kolo koje objedinjuje procesor, memorije i periferije, odnosno sve komponente koje su potrebne za realizaciju i rad nekog racunara relativno skromnije strukture. U slucaju namjenskog racunara veza sa uredjajem u koji je ugradjen primarno koristi U/I signale razlicitog tipa. Neki signali: kontinualni (analogni), diskretni (digitalni), impulsni. Rukovanje njima zahtjeva specijalizovane U/I kontolere tzv. programibilne periferije pomocu kojih se ostvaruje programska interakcija procesora sa okolinom, uredjajem u koji je ugradjen. Komunikacione opcije: UART - asinhroni prenos podataka, Ethernet-komunikacija preko lokalne mreze.

## 80. Kako izgleda grafički prikaz mikrokontrolera ? - strana 225 slika 7.19



U cilju eliminisanja uskih grla i nedostataka MIPS protocne organizacije, ucinjene su dvije karakteristicne nadogradnje:

- -Prva je obezbedjenje rezervnog seta registara opste namene, pored standardnog skupa od 32 MIPS registra. Rezervni registri (shadow set) se koriste pri opsluzivanju prekida visokog prioriteta ili postavljanjem kontrolnog registra u CPO koprocesoru.
- -Druga dogradnja eliminise probleme u atomskom (neprekinutom) rukovanju sa podacima, odnosno nedostatak adekvatnih MIPS instrukcija sa atomskim izvrsenjem. Slika pokazuje da su memorija i periferija organizovane u dva nivoa:

**Na visem nivou**: blize procesoru, nalaze se memorije, kontroleri prekida i DMA, kao i najbrze periferije. Povezane su sa procesorom pomocu <u>Matricne magistrale(Crossobar)</u>. Bafer instrukcija sa slike je u stvari eksterna skrivena memorija za instrukcije. Flash je trajna memorija za cuvanje programa umjesto ROM-a. Pored Ethernet i USB kontrolera, smjesten je jos GPIO modul – modul brzih digitalnih U/I.

**Na nizem nivou**: sporije periferije i manje zahtjevne u pogledu obima podataka u prenosu, povezuje ih <u>Klasicna magistrala(Periferijska magistrala)</u> koja je povezana na matricnu magistralu, odje se nalaze tajmerska i kola analognih ulaza/izlaza, kao i dvije specijalizovane magistrale sa serijskim prenosom (SPI I^2C).

## 81. GPIO - ulazni/izlazni opšte namene?

#### **GPIO – General Purpose Input/Output**

Osnovni nacin povezivanja racunara sa okruzenjem podrazumeva koriscenje skupa ulaznih i izlaznih linija kojima se ocitava stanje i prenose komande. Ovaj nacin rada i cjeli podsistem naziva se <u>paralelnim U/I</u>. Umjesto tradicionalnih PIO (parallel IO) kola gdje se podesavanje rezima ulaz/izlaz radilo na nivou 8 bita, savremeni mikrokontroleri koriste GPIO (General Purpose IO) organizaciju gdje se svaka linija podesava individualno. Svaka GPIO ćelija sadrzi tri registra tacnije po jedan bit iz tri registra pomocu kojih se ostvaruje programski pristup <u>U/I pinu</u> na obodu integrisanog kola. Savremeni mikrokontroleri mogu imati i vise desetina GPIO linija sto zavisi od namene i vrste kucista integrisanog kola.

## 82. Tajmeri i brojači ?(Nzm trebaju li slike 7.23 i 7.24, Tojzan ih je oznacio)


**Programibilni tajmer** - kada se treba izmjeriti neki vremenski interval i izazvati prekid. Osnova svakog tajmera je brojac koji broji interno ili eksterno generisane taktne impulse. Svojom namjenom se izdvaja <u>zaštitni tajmer</u> (WatchDog Timer, **WDT**) koji se koristi za detekciju i oporavak neispravnosti u radu racunara uzrokovanih softverskim ili hardverskim greskama. Odgovornost aplikacije je da u predvidjenom vremenu reda jedne sekunde restartuje WDT tajmer cime potvrdjuje da je ziva i funkcionalna. U slucaju da aplikacija upadne u beskonacnu petlju, restart ce izostati.

## 83. RTC - Časovnik realnog vremena?

**Časovnik realnog vremena** (RTC-real time clock) je komponenta namenjena za pracenje trenutnog vremena i datuma. Osnovna funkcionalnost je ponovo brojanje impulsa cija ucestanost ovaj put mora biti tako izabrana da omoguci precizno mjerenje sekundi (bez gubitaka). Sekundarna ali uvijek prisutna funkcija RTC je generisanje periodicnih prekida, vremenskih prekida. Dva parametra svakog RTC:

- -Mikrotik,
- -Tik

Kontrola RTC podrazumeva pristup internim vremenskim registrima koji cuvaju tekuce vreme(hh:mm:ss) i datum (dd:mm:yy). Da bi radio kako treba RTC mora imati permanentno napajanje iz baterije ili superkondenzatora.




(NE TREBA OVO JA MSM)

## 84. PWM - širinski modulisani impulsi ? - strana 230 slika 7.26

U realnim aplikacijma kao izlazni upravljacki signal, cesto se koristi **PWM** (širinski modulisani impulsi, Pulse Width Modulation). Radi se o povorci impulsa iste amplitude i ucestanosti ali i promenljive sirine odnosno promenljivog odnosa signal/pauza.






Sirirna PWM signala varira 0-100%.

Pored perioda, **PWM** signal se zadaje preciznošću podešavanja impulsa, minimalnim korakom za koji se moze promijeniti širina impulsa. Zbog toga je vremenska rezolucija **PWM** izlaza odredjenja kolicnikom vremena perioda i broja koraka: **Tmin=Tperiod/Nkoraka** 

Prakticna realizacija PWM izlaza nezamisliva je bez upotrebe tajmera i dodatne logike podešene zahtjevima primene.

# 85. DAC - Digitalno analogni konvertor ? - strana 231 slika 7.28 i strana 232 slika 7.29 + šeme koje je profesor crtao na predavanjima


U slucaju da je potreban pravi analogni signal mora se koristiti **D/A konvertor** (Digital to Analog Converter DAC).




(NE TREBA)

Na osnovu ulazne n-bitne vrednosti **D/A konvertor** generise izlazni signal u opsegu 0-Vref. Preciznost generisanog analognog signala je **Vref/2^n**. Uobicajen broj **D/A** bita u realnim aplikacijama krece se u opsegu 8 do 12.

Osnovna realizacija **D/A konvertora** koristi otpornike cija je otpornost odredjena binarnom cifrom koja kontorlise protok struje kroz svaki od njih.



Vout=Rf/R \* (D0/1+D1/2+D2/4+D3/8+D4/16+D5/32+D6/64+D7/128) \* Vref, (Rf, R – otpornost, Vref – ulazna ref vrijednost




(NE TREBA)

Nedostatak prehodne konfiguracije, pogotovo u slucaju veceg broja bita, je precizna realizacija otpornika velikog opsega otpornosti. Zbog toga se najcesce koristi modifikovana varijanta sa tzv. R-2R lestvicastom mrezom otpornika (R-2R ladder DAC).


Vout=Rf/R \* (D0/2+D1/4+D2/8+D3/16+D4/32+D5/64+D6/128+D7/256) \* Vref

# 86. ADC - Analogno digitalni konvertor ? - strana 233 slika 7.31 + šeme koje je profesor crtao na predavanjima

**A/D konvertor** (Analog to Digital Converter, ADC) prihvata kontinualni signal, odmjerava ga u opsegu 0 - Vref i proizvodi izlaznu cjelobrojnu vrednost srazmjernu ulaznom naponu. Jedan od osnovnih parametara **A/D konvertora** je brzina konverzije koja ogranicava ucestalost pristupa **A/D kolu**. (Slika 7.30 mozda treba, cini mi se kao da je neko crtao)



Najbrzi su tzv. flash konverteri sa direktnom konverzijom (istovremeno odredjuju vrijednost svake od binarnih cifara). U praksi su najcesci A/D konvertori sa uzastopnom aproksimacijom (kompromis cijene i perfomansi). Osnovna ideja SA konvertora je da se u petlji odredi svaka od cifara polazeci od bita najvece tezine (MSB). Cijeli postupak se odvija u dvije faze: prihvat/memorisanje ulazne vrednosti (odmeravanje) i njeno odmeravanje (A/D konverzija). Slika 7.31



Prijemni stepen **A/D** konvertora cine <u>analogni multiplekseri (AMUX) i SHA (Sample and Hold Amplifier</u>). Prvo kolo izabira jedan od analognih ulaza i prosledjuje ga SHA kolu, koje ga odmerava i pamti u kapacitivnim celijama. Zadatak SHA je da sve vrijeme A/D konverzija obezbedi stabilnu vrijednost na ulazu komparatora.

<u>Registar SAR</u> cuva trenutnu odmerenu vrednost i na pocetku konverzije se brise (postavlja na 0). U nastavku se odredjuje bit po bit izlazne digitalne vrijednosti, polazeci od D0 (bita najvece tezine) prateci sledecu logiku: (**MISLIM DA OVO ISPOD NE TREBA**)


- -Postavi bit tezine 2^(n-1-i) (cifru Di) na vrijednost 1.
- -Komparator uporedjuje dva signala, ulaz koji se odmerava i izlaz D/A konvertora.
- -Ako je generisana D/A vrijednost konvertora veca, cifra Di se vraca na nulu, u suprotnom ostaje jedinica.
  - -Postupak se ponavlja sve dok se ne odredi i zadnji bit, bit najmanje tezine.
  - -Kraj konverzije se oznacava signalom EOC (End Of Conversion).


## 87. SPI magistrala ? - strana 234 slika 7.32 ili 7.33

Ukoliko je mikrokontoler neophodno povezati sa spoljnim komponentom, nekom pomocnom memorijom, periferijom ili bilo kojim integrisanim kolom, klasican nacin podrazumijeva povezivanje preko paralelne spoljne magistrale - **SPI**. Razvijaju se serijske U/I magistrale.

**SPI (Serial Peripheral Interface**) je full-duplex magistrala sa sinhronom serijskom komunikacijom. **Na SPI** magistrali samo jedan uredjaj moze imati status vodeceg (mastera) i to je onaj koji generise takt. **SPI** se nekad oznacava kao 4 - zicna (4-wire).


Slika 7.32






## 88. Inter-Integrted Circuit magistrala? - strana 236 slika 7.36 i slika 7.37

I<sup>2</sup>C magistrala u celosti serijalizuje komunikaciju sa periferijskim kolima jer selekciju krajnjeg uredjaja radi pomocu njegove komunikacione adrese. Za realizaciju sprege su potrebna samo dva signala pa se ova magistrala cesto naziva i **dvozicnom spregom** (2 wire interface). Postoji 1 master cvor iako vise cvorova moze da se takmici za kontrolu nad magistralom. Slika 7.36



**C magistrala** (Slika 7.36) koristi samo dvije dvosmjerne linije, za prenos takta (SCL) i podataka (SDA). Master generise takt, dok se kontrola nad linijom podataka razmijenjuje tokom odvijanja transakcije. Slika 7.37




Ova slika (Slika 7.37) prikazuje opsti tok **C** transakcije, koja zapocinje obaranjem SDA signala dok je tak jos neaktivan. Inverznom promjenom signala se transakcija i zavrsava te se zbog toga ove dve sekvence nazivaju start i stop bitima, koje uokviruju transakciju.

## OSMI DEO - Arhitektura PC računara

## 89. Čipset arhitektura ? - strana 238 slika 8.1

Čipset je skup komponenti maticne ploce koje upravljaju tokom podataka izmedju procesora, memorije i U/I periferija. Cipset implementira kljucne komponente U/I podsistema pocev od kontrolera prekida i DMA kao i sve memorijske U/I sprege prisutne u racunaru. Drugim rijecima cipset definise komunikacionu infrastrukturu preko koje se prenose svi podaci unutar racunara.



Uobicajena je upotreba memorijskog i U/I kontrolera koji se nazivaju sjeverni i juzni most.

<u>Sjeverni most (Memory Controller Hub, MCH)</u> medjusobno povezuje najbrze komponente PC racunara: procesor, memoriju, graficku karticu i zbog toga je projektovana za postizanje max performansi. Spregu sa procesorom i generatorom takta realizuje ceona magistrala (Front-Side Bus, FSB).

Prisutan je trend da se sve veci dio MCH funkcionalnosti seli ka samom procesoru, integracijom u istom kucistu za sta ima vise razloga: zavisnost od samog procesora, postizanje max brzine i propusnosti, minimizacija broja spoljnih signala.

<u>Juzni most (IO Controller Hub, ICH)</u> posvecen je komunikaciji sa pravim U/I periferijama, sporijim u odnosu na graficku karticu ali i dalje vrlo zahtjevnim po obimu podataka i brzini prenosa.

Na najnizem nivou LPC (Low Pin Count) magistrala objedinjuje najsporije uredjaje, i zadrzava opciju ISA kompatibilnosti. SuperIO je komponenta koja integrise spregu sa tastaturom, misem i stampacem kao i podrsku za asinhronu serijsku komunikaciju.

Juzni most obuhvata DMA i kontroler prekida, sat realnog vremana, kontrolu napajanja, Flash/CMOS memoriju..


## 90. Memorijska mapa?

**Slika 8.2** prikazuje kako mapa izgleda kod 32 – bitnih PC stanica, koje korisnicima rezervisu RAM zonu od priblizno 3GB. Ostatak adresnog prostora sadrzi sistemske informacije, pre svega Flash Bios, PCI strukture podataka, APIC postavku, itd...

Memorijska mapa PC racunara uvijek zapocinje segmentom duzine 1MB, cija je organizacija ista kao i kod najstarijih DOS racunara. Na pocetku se nalazi 640KB korisnicke memorije, u kojoj se izvrsavao operativni sistem i aplikacije. Iznad je sistemska zona, u koju je mapirana video memorija graficke kartice, kao i sva memorija na U/I karticama. Konacno na kraju ovog segmenta se nalazi BIOS memorija, u kojoj se cuva boot procedura i podrska za inicijalizaciju radne stanice i ucitavanje operativnog sistema.

## 91. Podsistem prekida ? - strana 240 slika 8.3

U kaskadnoj konfiguraciji glavni kontroler prosledjuje zahteve prateceg kontrolera posredstvom jednog od svojih IRQ ulaza. U tu svrhu je iskorscen treci IRQ ulaz, te je zbog toga original signal IRQ2 preusmeren na sekundarni kontroler prekida. Slika 8.3




To znaci da je u dugom periodu PC racunar imao samo 15 U/I prekida pri cemu su mnogi od njih zauzeti standardnim periferijama(disk, tastatura, mis). U prvim implementacijama PCI magistrale uredjaji na njoj su mapirani na jedan od slobodnih prekida (IRQ10 najcesce).

Ovakva ogranicenja su neprihvatljiva sa pojavom multicore procesora i simetricnog multiprocesiranja te je kao zamjena **uvedena APIC (Advanced Programmable Interrupt Conttroller) arhitektura**. Sustina je u distribuiranoj strukturi sa lokalnim APIC modulima integrisanim sa svakim jezgrom i U/I modulima lociranim uz svaku od magistrala ili periferija povezanih na juzni most.

### 92. Podsistem DMA? - strana 241 slika 8.5


Tradicionalni korisnici DMA prenosa su diskovi i druge masovne memorije, mrezne i vrlo brze komunikacione kartice, dakle uredaji koji rukuju velikim obimom podataka i ne trpe znacajnija kasnjenja u obradi. DMA podsistem obuhvata samo 7 kanala koji si izlozeni samo ISA magistrali. Slika 8.5



Slika prikazuje izvornu DMA strukturu koju cine dva kaskadno vezana DMA kontrolera 8237. HOLD i HLDA su signali za zahtjev i potvrdu dodele magistrale, pomocu kojih se sinhronizuje rad sa procesorom. Skup DMA kanala je znacajno skromniji u odnosu na prekid.

## 93. Inicijalizacija PC računara i operativnog sistema? - strana 242 slika 8.6

**Prva faza inicijalizacije** PC racunara odvija se u realnom rezimu rada, pod kontrolom BIOS-a cija je ulazna tacka mapirana na adresu reset vektora. U slucaju da procesor sadrzi vise jezgara aktivira se samo jedno (bootstrap processor) koje izvrsava reset proceduru i puni i pokrece jezgro OS (kernel).



Kljucni zadatak **reset procedure** je da provjeri da li su u racunaru prisutne i funkcionalne sve neophodne komponente poput memorije, prekida, DMA, video kartice, tastature, diska i sl. Pa se naziva **POST** .(power-on self-test) procedurom. U prvom koraku pod kontrolom BIOS-a se puni i pokrece jezgro OS(kernel). Po preuzimanju kontrole kernel prevodi procesor u zasticeni rezim rada, i nastavlja sa punjenjem ostatka OS i pokretanjem korisnickih procesa .

Izbor i lociranje OS vrse se na osnovu sadrzaja prvog sektora primarnog diska PC stanice. Ovaj sektor cuva **glavni boot slog** (Master Boot Record, MBR).

U okviru MBR sloga prvih 440 bajta su rezervisani za upis **punjaca kernela**, male programske rutine koju ucitava i pokrece BIOS. <u>Boot Loader</u> pronalazi particiju koju treba napuniti. Prateci podaci definisu pocetak i kraj particije u fizickim i logickim koordinatama kao i njenu velicinu (broj sektora).

## 94. Osobine i klasifikacija PC magistrala ? - strana 243 slika 8.8

Propusni opseg magistrale limitira maksimalnu brzinu komunikacije sa U/I jedinicima. Uredjaji koji se povezuju preko magistrale razlikuju se u pogledu kasnjenja i brzine prenosa. Uvode se specijalizovane magistrale.



#### Postoje:

- -procesorske,
- -sistemske i
- -UI magistrale.

Redosljedom, opada brzina prenosa i propusnost a raste znacaj, fleksibilnosti i prosirivosti magistrale. **Procesorka** mora biti najbrza jer je posvecena komunikaciji procesora sa memorijom i grafickim video kontrolerom.

<u>Sistemska</u> povezuje procesor sa brzim periferijama, vitalnim za rad i perfomanske ukupnog racunarskog sistema, najcesce spoljinim memorijama i brzim mreznim kontrolerima.

Najsporija je <u>UI magistrala</u> namjenjena sprezanju sa sporijim perifernim jedinicama, raznovrsnim po tipu i funkciji.

Postoji veliki broj standarda za racunarske magistrale, ciji se izvori mogu svrstati u tri grupe:

-prva-spadaju tehnicka rjesenja odredjenog proizvodjaca,

-druga - tehnicka resenja pojedinih proizvodjaca koja su prilagodjena i od strane nacionalnih i medjunarodnih organizacija za standarde predlozene kao zvanican standard.

-Treca - kod nezavisnih proizvodjaca opreme, motivisane posebnim interesima i nezavisno od organizacija razvijaju i definisu standarde za svoje potrebe i stavljaju ih na raspolaganje sirem krugu korisnika.

Osnovna obiljezja magistrala:

- -sirina broj linija preko kojih se informacije istovremeno prenose na magistrali,
- -brzina -odredjena ucestanoscu radnog takta,
- -propusnost obim podataka koji se moze prenijeti preko magistrale u nekom vremenu.

## 95. Standardne PC magistrale?

Po tipu i namjeni PC magistrale mozemo klasifikovati u cetiri kategorije:

<u>Procesorska magistrala</u> je na hijearhijski najvisem nivou sa namenom povezivanja procesora sa najbrzim periferijama: <u>osnovna procesorska kola (chipset)</u>, <u>skrivena (cache)</u> i <u>operativna memorija</u>.

<u>Lokalna U/I magistrala</u> sluzi za povezivanje brzih i vremenskih kriticnih U/I uredjaja poput video kartica, diska, brzih mreznih kontrolera i sl. Najpopularnije su: <u>PCI</u>, <u>AGP</u>, <u>PCI Express</u>.

<u>Standardna PCI magistrala</u> (PCI jedna od ovih mag) odlikuje se prenosom podataka duzine 32 bita i radnim taktom 33 MHz. Pored unapredjenja brzine i propusnosti PCI magistrala je prva u cjelini podrzala "prikljuci i koristi" (Plug & Play-PnP) koncept povezivanja osnovnog PC racunara sa periferijskim U/I karticama.

<u>Accelerated Graphics Port (AGP)</u> je lokalna magistrala posvecena iskljucivo sprezi sa video podsistemom. <u>Standardna U/I magistrala</u> namenjena je povezivanju sporih U/I uredjaja poput: misa, modema, zvucnih kartica i sl. Kao i za obezbedjenje kompatibilnosti sa starijim uredjajima. U vecini danasnjih uredjaja to je ISA magistrala.

<u>Serijska UI/ magistrala</u> je u odnosu na prethodno navedene magistrale alternativan nacin povezivanja U/I uredjaja pri cemu se izbegavaju problemi uklapanja periferijskih uredjaja u memorijskom i U/I adresnom prostoru racunara.

## 96. Automatska konfiguracija PC periferija?

Koncept automatske konfiguracije PC periferija poznat je pod nazivom "prikljuci i koristi" (Plug & Play-PnP). Osnovni cilj PnP specifikacije je razvoj racunara cija fizicka i programska podrska zajednicki vrse dodelu resursa i konfiguraciju periferijskih uredjaja.

PnP podrazumeva automatsku detekciju i konfiguraciju hardvera i softvera sto generalno nije jednostavan zadatak.

Njegovo izvrsenje zahteva medjusobnu uskladjenost i kooperaciju svih kljucnih ucesnika:

- -Sistemski hardver (mora biti sposoban da rukuje sa PnP),
- -Periferijski hardver (svaka U/I kartica mora biti sposobna da na zahtev izvrsi svoju identifikaciju),
- -Sistemski BIOS (igra kljucnu ulogu u izvrsenju PnP funkcija),
- -OS (mora biti projektovan za rad sa BIOSO-om a preko njega i sa krajnjim PnP periferijama).

Vecina PnP funkcija izvrsava se u fazi inicijalizacije sistema po ukljucenju, pod kontrolom BIOS-a. Procedura detekcije i konfiguracije PnP uredjaja odvija se u vise koraka:

- -Formira se tabela raspolozivih resursa tj. prekida,DMA kanala i U/I adresa koje nisu rezervisane za sistemske uredjaje.
- -Pretragom se identifikuju svi uredjaji na PCI i ISA magistrali ukljucujuci i one koji nisu kompatibilni sa PnP standardom.
  - -Iz CMOS memorije ucitava se ESCD tabela koja sadrzi zadnju poznatu konfiguraciju.

- -Uporedjuje tekuce i ucitane konfiguracije, detektuje se eventualno prisustvo novih fizickih komponenti.
  - -Ukoliko je konfiguracija sistema izmenjena neophodna je njegova rekonfiguracija.
  - -Iz skupa preostalih resursa dodeljuju se zahtevani resursi, o cemu se izvestava i periferijski uredjaj.
  - -Preostaje postupak azuzriranja ESCD tabele zapisom nove konfiguracije.

## 97. ISA magistrala?

**ISA(Industry Standard Architecture)** je najstarija PC magistrala, pristuna od pojave prvog racunara ovog tipa. Raspoloziva je sa 8 i 16 bita podataka. U svojoj 16-bitnoj verziji koristi se u industrijskim komponentama.

Zbog skromnih performansi zamenjena je novim i brzim magistralama. Prisutna je u industriji, razlog je taj sto nije potrebno vise od njenih performansi.

Svojom izvedbom **ISA magistrala** obezbedjuje pogodan nacin povezivanja sa <u>sporim perifernim uredjajima</u>, i pri tome garantuje kompatibilnost sa velikim br. racunara i perifernih komponenti.


Svi signali na ISA su <u>TTL logickog kola</u> osim napajanja +-5V i +-12V.

Pored procesora tu su signali koji omogucuju:

- -kontrolu citanja i upisa u memorijski ili U/I prostor,
- -generisanje stanja cekanja,
- -koriscenje sistema prekida i direktnog pristupa memoriji,
- -osvezavanje memorije i detekciju greske.

## 98. PCI magistrala ? - strana 253 slika 8.11

**Peripheral Component Interconnect (PCI)** specifikacija definise lokalnu magistralu visokih performansi koja podrzava prenos podataka dugih 32 ili 64 bita preko multipleksiranih linija adresa i podataka. Osnovna namjena **PCI** je sprega procesorskog jezgra sa brzim periferijama, bilo da su integrisane na osnovnoj ploci ili povezane ugradnjom U/I kartica.



**PCI magistrala** je primenjena na razlicitim hardverskim platformama, cime je obezbijedjena kompatibilnost i laka prenosivost periferijskih kartica. Takodje koncept "Plug & PLay" je osnova prednost.

Slika 8.11 pokazuje prvu izvornu arhitekturu racunarskog sistema sa **PCI magistralom**. Kljucna komponenta je PCI most koji obezbedjuje spregu procesora, skrivene memorije i operativne memorije sa periferijama koje se prikljucuju preko konektora na magistrali. To znaci da periferijski uredjaj komunicira

sa PCI magistralom a ne procesorom direktno sto dozvoljava laku zamenu procesora i kompatibilnosti PCI uredjaja na racunarima sa razlicitim CPU platformama. Izbegavaju se kasnjenja i uska grla. PCI uredjaji/kartice oznacene kao agent mogu biti vodeci ili prateci u zavisnosti ko pokrece razmenu podataka.

#### OSNOVNI SIGNALI NA PCI MAGISTRALI:

PCI magistrala koristi sopstveni interni sistem prekida.

Sustina rukovanja **PCI magistralom** podrazumeva fazu adresiranja, gdje se pored adrese postavlja i rezim rada izdvajanjem komande nad magistralom. Prenos podataka vrsi se u okviru jedne ili vise faza prenosa podataka. Problem: prisustvo velikog broja signala.


#### PCI PODRSKA KONCEPTU "PRIKLJUCI I KORISTI":

Svaki PCI uredjaj u svom adresnom segmentu cuva posebnu tabelu koja sadrzi sve podatke potrebne za dodjelu sistemskih resursa i njegovo kasnije rukovanje od strane operativnog sistema.

PCI konfiguracioni prostor se sastoji od 256 bajta i podijeljen je na dva dijela. Dijelom od adrese 00h zakljucno sa adresom 0Ch koji predstavlja PCI zaglavlje, a ostatak predstavlja Prostor PCI uredjaja. Sva polja koja se sastoje od vise bajtova su u "little endian" obliku to jest nize adrese sadrze bajte manje tezine.

## 99. AGP magistrala ? - strana 259 slika 8.15

Slika 8.15



AGP magistrala nastaje kao rjesenje problema zagusenja PCI magistrale usled ogromne kolicine video podataka koje treba prenijeti u realnom vremenu, pod strogim vremenskim ogranicenjima u pogledu kasnjenja (AGP-Accelerated Graphics Port). AGP je razvijen u namjeri da obezbijedi sto vecu propusnost veze procesora i video kartice, potpunim uvazavanjem svih specificnosti video podsistema.

AGP magistrala je razvijana na osnovu PCI 2.1 standarda, sprezni signali, AGP konektor su identicni PCI signalima i PCI konektoru. Jedna od kljucnih prednosti AGP je izolacija video podsistema u odnosu na ostatak PC racunara cime se PCI uredjajima obezbedjuje dodatni prenosni opseg.

Komunikacija sa sistemskom memorijom podrzana je sa dva posebna rezima rada.

- -Protocni rezim (pipe) serija upita se zadaje u sekvenci, bez cekanja da se prethodno izdati zahtev zavrsi.
- -Uporedno adresiranje 8 dodatnih linija za adresiranje, cime se novi ciklus pristupa memoriji zapocinje u toku trajanja prethodnog.

## 100. USB?

**USB:** 


(USB – Universal Serial Bus), osnovna ideja Univerzalne serijske magistrale je resavanje iznijetih problema izmestanjem sporih uredjaja iz racunara, tacnije izvan njegovog memorijskog i U/I prostora. Komunikacija sa njim se ostvaruje serijski, posredstvom specijalizovanog kontrolera povezanog na PCI magistralu, koji koristi samo jedan vektor prekida i jedan skup memorijskih i U/I adresa. USB magistrala je fleksibilna. Cijena koja se placa je njena unutrasnja slozenost. USB je dijeljena serijska magistrala kod koje se vecina inteligentnih spreznih funkcija izvrsava na samom racunaru.

Osnovne karakteristike USB magistrale su:

- -povezivanje do 127 periferijskih uredjaja u viseutičnoj konfiguraciji,
- -sinhrona komunikacija preko dijeljene dvozicne linije,
- -brzina prenosa 1.5 Mbit/s (spori), 12Mbit/s (uredjaji pune brzine), 480 Mbit/s (uredjaji visoke brzine),
  - -automatsko prepoznavanje prilkljucenja nove periferne jedinice i njen nesmetan rad,
  - -četiri rezima komunikacije,
  - -jedan tip konektora i kablova za povezivanje.

#### **USB ARHITEKTURA:**

**SLIKA** 



Moze i slike 8.19, 8.20, 8.21 i 8.28 ako

#### hoces

Na vrhu USB stabla direktno povezanog sa PCI magistralom nalazi se glavni kontroler kao osnovna upravljacka jedinica USB magistrale.

Komunikacija sa USB uredjajima odvija se na osnovu podataka koji definisu adresu USB uredjaja, tip i smjer prenosa podataka, i adresu memorijskog bafera rukovaoca uredjaja.

Fizicka sprega ka USB uredjajima odvija se posredstvom hijerarhijske strukture tzv. čvornih (hub) uredjaja, cija je primarna funkcija umnozavanje pristupa USB magistrali. Korenski cvor je osnovni spojni element koji obezbedjuje komunikaciono povezivanje glavnog kontrolera sa uredjajima.

Osnovna funkcija cvora je realizacija fizickog prenosa podataka.

#### Dodatne funkcije:

- -Konverzija brzine prenosa izmedju sporih uredjaja i magistrale.
- -Dozvolu i zabranu komunikacije preko prikljucaka.
- -Prepoznavanje prikljucenja uredjaja i detekciju njegove brzine prenosa.
- -Kontrolu napajanja na svojim priključcima, sto podrazumijeva ukljucivanje/iskljucivanje napajanja.
- -Smanjivanje struje napajanja pojedinacnog uredjaja.
- -Odredjivanje i postavljanje statusa (stanja) prikljucka.

#### Četiri tipa USB prenosa:

- -prekidni prenos, na osnovu prozivke uredjaja na USB magistrali, imitira se prekid.
- -masovni prenos, prenos velikog obima podataka, ali bez vremenskih uslova.

-izohroni prenos, za najzahtjevnije periferije koji zahtjevaju prenos podataka velikog obima uz vremenske uslove.

-prenos kontrolnih poruka, obuhvata komunikaciju u cilju koordinacije rada, prepoznavanja i inicijalizacije USB uredjaja.

**Vod - logicka konekcija**, prenos podataka se desava izmedju neke odredisne tacke na uredjaju, i memorijskog bafera programskog rukovaoca.

Transakcija se dalje realizuje razmenom niza paketa, predznak oznacava pocetak transakcije, a preostali paketi nose podatke ili kontrolne informacije.

#### FIZICKO OKRUZENJE USB MAGISTRALE:

USB specifikacija propisuje minimum mehanickih i elektricnih zahtjeva koje svako kompatibilno rjesenje mora zadovoljiti.

<u>Mehanicki</u> dio specifikacije definise karakteristike konektora tipa A i tipa B, lociranih na cvoru i USB uredjaju.


USB kabel ima cetiri zile, dvije za napajanje, i dvije signalne (za komunikaciju). Standardna USB kabal je oklopljen, dug do 5m i moze se koristiti za sve brzine prenosa. <u>NRZI</u> je poznata metoda za utiskivanje takta u signal koji se prenosi, pa prenos nije potreban preko posebnih zila.

## 101. PCI express magistrala ? - strana 271 slika 8.31

Serijalizacijom PCI magistrale, tj. zamjene visestrukih paralelnih vodova sa brzim serijskim komunikacioniom vodom nastaje PCI Express (PCIe) magistrala.

Dvije razlike u odnosu na PCI:

- -dijeljeni paralelni signali zamijenjeni su direktnim komunikacionim vodovima izmedju pojedinih uredjaja,
- -uvedena je prekidacka kontrolna logika, **komutator (switch)** koja posreduje u uspostavljanju veze izmedju PCI uredjaja i procesora omogucujuci uzajamnu komunikaciju uz minimalna kasnjenja. Slika 8.31



8.32, 8.33

To znaci da se u PCIe sistemima izmedju izvora i odredista uvek formira veza tipa tacka-tacka, pri cemu se poruke usmeravaju posredstvom komutatora na nacin karakteristican za komunikacione sisteme. Arhitektura PCIe magistrale je organizovana po nivoima. Kompatibilnost sa PCI je zadrzana. -\*Brzina prenosa podataka se moze povecati kombinovanjem vise osnovnih PCIe kanala - staza (lane) u zajednicki prenosni put-tok(run).

**ZAKLJUCAK:** PCI Express je komponenta koja je dovela do unapredjenja savremenih racunara, povecanjem brzine prenosa i uzajamnu nezavisnost izmedju komponenti.

Dodatno, implementacija PCIe standarda nije skuplja u odnosu na ta ista rjesenja i ne poskupljuje proizvodnju PC racunara.

(VIDEO PODSISTEM, GRAFICKA KARTICA?):

Video podsistem (mogucnost grafickog prikaza podataka) se sastoji od graficke kartice i monitora za prikaz slike.

Graficka kartica je komponenta koja rukuje vizuelnim izlazom racunara, odnosno onim sto se prikazuje na ekranu monitora. Moderna graficka kartica se sastoji od tri glavne komponente:

- -grafickog procesora
- -video memorije i
- -tkz. RAMDAC (RAM to Digital/Analog Converter) kola.

Slika 8.37.

# 102. Video memorije (VRAM, WRAM, SGRAM, MDRAM) ? - može da pita tabelu sa brzinama strana 277 tabela 8-6

Video memorija, u kojoj se cuva svaki piksel prikaza slike, kod savremenih resenja implementirana je na samoj grafickoj kartici. Osnovni zadatak video memorije je postizanje sto veceg kapaciteta i sto brzeg pristupa.

**VRAM** (Video RAM) – varijanta standardne DRAM memorije, opremljene sa dva pristupna porta, tako da se na njoj istovremeno moze izvrsiti i citanje i pisanje podatka. Izbjegava usko grlo uslovljeno istovremenom potrebom video procesora da upise nove video podatke, i RAMDAC kola koje upisani sadrzaj prenosi do monitora, zahtijeva mnogo rjedje osvjezavanje od DRAM – pa je zato i brza.

**WRAM** (Windows RAM) - unaprijedjena verzija VRAM memorije, takodje dvoportna i 25% brza. Obezbijedjena je niza cijena realizacije. Koristi se u mocnim grafickim karticama visoke rezolucije do 1600x1200. Samo ime nema nikakve veze sa Windows operativnim sistemom.

**SGRAM** (Synchronous Graphics RAM) – zasnovana je na SDRAM tehnologiji, ali dodatno prilagodjena izvrsenju grafickih operacija pomocu blokovskog i bitskog zapisa. Blokovski upis realizuje punjenje bloka memorije istim sadrzajem, a bitski zapis primjenom odg. maske omogucuje postavljanje jednog razreda bita, bez uticaja na ostale. Memorija je jednopristupna.

**MDRAM** (Multibank DRAM) – je nova vrsta Video memorije, koja se od prehodnih sustinski razlikuje po tome sto se dijeli u blokove, kojima se moze nezavisno pristupati. Blokovi su velicine 32 KB, i povezani su internom magistralom. Zato je omogucen istovremeni pristup, fleksibilnost u upotrebi raspolozive memorije pri razlicitim rezolucijama dubini boje, ista brzina pristupa nezavisno od velicine memorije. Sve to rezultuje ekonomicnoscu primjene.

## 103. RAMDAC ? - strana276 slika 8.37 i strana 278 slika 8.38

Zadatak **RAMDAC** kola je konverzija digitalne slike iz RAM memorije u analogni **RGB signal** koji se salje ka monitoru. Mnogo puta u sekundi **RAMDAC** cita sadrzaj video memorije i uz pomoc <u>D/A konvertora</u> po jednog za svaku od tri boje, digitalni zapis pretvara u tri analogna signala odredjenog naponskog nivoa. Kombinacija tri signala tačno definise boju prikazanog piksela. Brzina konvertovanja odredjuje brzinu osvezavanja graficke kartice. Bolja **RAMDAC** kola rade na 200-250 MHz i realizovana su kao posebno kolo van grafičkog procesora.

Analogna video sprega obuhvata tri video signala (R,G,B) i signale za sinhronizaciju potrebne prilikom osvezavanja slika na monitoru. Ovakav nacin povezivanja monitorom je inicijalno definisan standardom VGA i do danas je pod istim imenom.

(DIGITALNE VIDEO KARTICE) (NE TREBA)

## DEVETI DEO - Spoljne memorije

## 104. Prognoza otkaza?

Industrijski standard koji se koristi za prognozu otkazivanja diskova je **S.M.A.R.T.** (**Self-Monitoring Analysis and Reporting Technology**). Kada se omoguci S.M.A.R.T. nadzor, na disku se stalno prate odredjena svojstva, na osnovu kojih se mogu predvidjeti poremecaji ili otkazivanja diska. U slucaju kriticnih problema, S.M.A.R.T. ce alarmirati sistemski BIOS ili OS. Oni ce potom upozoriti korisnika, koji ce moci na vrijeme da napravi rezervnu kopiju podatak. Svojstva koja prati:

- -broj radnih sati i broj radnih ciklusa.
- -vrijeme potrebno za postizanje radne brzine okretanja.
- -visina lebdenja glava
- -temperatura diska i razlika u odnosu na ambijentalnu temperaturu.
- -perfomanse pristupa i protoka podataka
- -ucestalnost gresaka razlicite vrste itd..

Ima i nepredvidivih kvarova a to su npr: kvarovi izazvani statickim elektricitetom, nepravilnim rukovanjem, iznenadnim potresom, otkazom neke komponente.

# 105. Redudantni skup nezavisnih diskova (RAID 0, RAID 1, RAID 2, RAID 3, RAID 4, RAID 5 | RAID 6) ? - sve slike za RAID

U cilju unapredjenja kapaciteta, brzine i pouzdanosti rada disk jedinice, razvijen je koncept koji podrazumijeva rad vise standardnih diskova prihvatljive cijene. Njihov rad objedinjuje OS, ali mnogo cesce posebno projektovan kontroler diska. Ovakvo rjesenje je poznato kao **RAID Disks**, osobine su:

- -RAID je skup nezavisnih fizickih diskova koje OS vidi kao jedinstevni logicki disk.
- -Podaci se distribuiraju na sve diskove u okviru RAID uredjaja.
- -Dodatni prostor diskova se koristi za cuvanje informacija o paritetu, cime se obezbedjuje mogucnost oporavka podataka u slucaju otkaza jednog ili vise fizickih diskova u okviru RAID jedinice.

**RAID nudi**: veci logicki kapacitet, visestruko ubrzanje pristupa i vec spominjanu sigurnost podataka. Uobicajena je podjela RAID resenja u 7 nivoa. 2 i 4 nisu nasli primjenu u praksi a 0 ne zadovoljava 3 uslov.

### 106. Raid 0

Njena priroda podrazumijeva zapis isjecaka podatka(striping), na razlicite fizicke diskove. Pri tome nema cuvanje redundantnih podataka, pa samim tim i mogucnost oporavka podatka u slucaju greske. **Prednosti:** jednostavan i pogodan za prakticnu realizaciju, znacajno se unapredjuje kapacitet, ali i ukupne U/I perfomanse RAID 0 skupa diskova, pogotovo ako svaki od diskova posjeduje svoj kontroler. Centralni procesor ne trpi dodatno opterecenje usljed racunanja i smjestanja podataka o paritetu. **Nedostatak:** zbog nedostatka redundantnih zapisa i neotpornosti na otkaz, nivo 0 i nije pravo RAID rjesenje. Otkaz jednog od diskova izaziva gubljenje svih podatka, zato ne smije biti korisceno u kriticnim aplikacijama. **Slika 9.6.** 

#### 107. Raid 1

Sustina RAID 1 postupka je paralelan zapis podatka na dva identicna, medjusobno nezavisna diska. U okviru RAID podistema, moze biti vise ovakvih udvojenih diskova. Postizanje najvisih perfomansi zahtijeva sposobnost disk konektora da konkretno vrsi citanje i zapis na dva diska u paru. **Prednosti**: moguce je istovremeno citanje sa dva diska, cime se dvostruko ubrzava pristup zapisanim podacima.

Zapis ide na oba diska, sto rezultira istom brzinom kao na pojedinacnom disku. Potpuno dupliranje podatka, omogucuje jednostavan oporavak podatka u slucaju otkaza, tj. prosto kopiranje na novi disk. Ovo je najjednostavnija "prava" RAID tehnika. **Nedostatak** je neefikasno rukovanje kapacitetom diskova, da bi se izbjeglo opterecenje centralnog procesora, zahtijeva se posebna hardverska logika. Ona istovremeno omogucuje "vrucu" zamjenu pokvarenog diska. **Slika 9.7** 

## 108. Raid 2

Koristi tehniku paralelnog pristupa, sto znaci da svi pojedinacni diskovi ucestvuju u izvrsenju svakog U/I zahtjeva. Diskovi su medjusobno sihronizovani, tako da su sve glave za svaki od diskova u svakom trenutku u istom polozaju. Zapis podatka se vrsi u isječcima, vrlo kratkim, cesto reda byte – a ili rijeci. Racuna se Hemingov kod na odg. diskovima za detekciju(jednostrukih) i korekciju(dvostrukih) gresaka. On se cuva na dodatnim diskovima, ciji je broj proporcijalan broju diskova podatka (N-1) . **Prednosti** ove tehnike je "on-line" korekcija gresaka, visoka brzina prenosa podataka i relativno jednostavna realizacija u odnosu na vise RAID nivoe. **Nedostatak** je jer uzrokuje veliki gubitak kapaciteta instaliranih diskova, broj transakcija zbog medjusobne sihronizacije diskova je isti kao i kod pojedinacnioh diskova i na kraju visoka cijena realizacije. **Slika 9.8** 

## 109. Raid 3

U svemu je slican prehodnom rjesenju, ali se umjesto Hemingovog koda racuna samo jednostavan kod parnosti, on se zapisuje na samo jedan dodatni disk, nezavisno od broja diskova podatka. U slucaju otkaza jednog od diskova, ovakav nacin zapisa omogucuje oporavak izgubljenih podataka. Postupak rekonsturkcije podatka je vrlo jednostavan. Ponavljanje ex-ILI operacije nad sadrzajem preostalih diskova moze se nadoknaditi vrijednost isjecka kojeg nema. **Prednosti** ove tehnike je visoka brzina prenosa podatka i efikasno koriscenje diskova. **Nedostatak** je relativne slozenosti kontrolera, ukupan broj transakcija koji je zbog sihronizacije diskova isti kao i kod pojedinacnih diskova. **Slika 9.9.** 

## 110. Raid 4

Za svaki od blokova u vrsti, bit po bit, racuna kod parnosti i zapisuje ga na poseban disk. Procedura provjere i oporavak greske je istovjetna, kao kod RAID 3. **Nedostatak** RAID 4 tehnike je vezan za zapisa podataka malog obima, koji mogu da stanu na samo jedan od diskova. Tada je, zbog azuriranja koda parnosti, neophodno izvrsiti citanje starog bloka (koji se zamjenjuje) I bloka na disku pariteta. Tek po ucitavanju starog bita podatka i bita parnosti, kontroler moze izracunati i zapisati novu vrijednost bita parnosti. Sve to zahtijeva dva citanja i jedan zapis. Kod parnosti se zapisuje paralelno sa podacima I tako se izbjegava dodatno citanje / zapis nad diskovima u RAID 4 sistemu. **Prednosti** su sposobnost izvrsenja zahtjeva visoke ucestanosti, brzo ucitavanje podataka, I efikasno koriscenje diskova. **Nedostaci** su uglavnom vezani za relativnu sporost u zapisu podatka, sto postaje jos slozenije u slucaju otkaza jednog od diskova, jer se tada usporava ukupna brzina prenosa podatka. **Slika 9.10** 

## 111. Raid 5

Je vrlo slican RAID 4, jedino se blokovi pariteta zapisuju na sve diskove,a ne na samo jedan kao kod RAID 4. Na taj nacin se izbjegava usko grlo vezano za disk pariteta, kojem se kod nivoa 4 pristupa pri svakom zapisu. Uobicajeno je cuvanje blokova pariteta po principu kruzne distribucije (round-robin), gdje se za svakih N blokova, paritet zapisuje na preostali disk. Ovakva organizacija obezbedjuje najvise perfomanse u pogledu ucestanosti zahtjeva za ucitavanje podataka, srednje pri zapisu. Ukupna propusnost sistema je visoka, kao i efikasnost u koriscenju diskova. Sama realizacija, tacnije logika RAID 5 kontrolera, je za nijansu slozenija od nivoa 4. **Slika 9.11** 

### 112. Raid 6

Ova varijanta RAID rjesenja je u sustini RAID nivoa 5 prosiren dodatnim, nezavisno izracunatim kodom parnosti koji se zapisuje na drugi disk. Tako na RAID 6 jedinici imamo **osnovne** podatke parnosti obracunate postupkom XOR (P-parnost), ali i **dodatne** izracunate nekim drugim postupkom (Q-parnost).

Zato ovo rjesenje, poznato i kao RAID sa P+Q redundacijom, omogucuje regeneraciju podataka i u slucaju dvostrukog otkaza osnovnih diskova. Implementacija RAID 6 tehnike zahtijeva N+2 diskova. Jedna od varijanti implementacije podrazumijeva racunanje parnosti po redovima (P-parnost) i po kolonama (Q-parnost). Ovakvo rjesenje, najbolje za kriticne aplikacije, istovremeno je i najslozenije. Javlja se niza brzina zapisa, uslovljena racunanjem i zapisom dvostruke parnosti. **Slika 9.12** 

Милорад Максић ПР104/2020 Мастиловић Радослав ПР106/2020