



Testing Operation: 'ADD'

OK: A= 36 (00100100) B=129 (10000001) result=165 (10100101)




Testing Operation: 'SUB'

OK: A= 9 (00001001) B= 99 (01100011) result=166 (10100110)



Testing Operation: 'AND'

OK: A= 13 (00001101) B=141 (10001101) result= 13 (00001101)




Testing Operation: 'OR'

OK: A=101 (01100101) B= 18 (00010010) result=119 (01110111)




Testing Operation: 'XOR'

OK: A= 1 (00000001) B= 13 (00001101) result= 12 (00001100)




Testing Operation: 'SRA'

OK: A=118 (01110110) B= 5 (00000101) result= 3 (00000011)




Testing Operation: 'SRL'

OK: A=237 (11101101) B= 4 (00000100) result= 14 (00001110)



Testing Operation: 'NOR'

OK: A=249 (11111001) B=198 (11000110) result= 0 (00000000)



Durante los primeros 20 ns se realiza la inicialización del sistema. El reset permanece activo entre 0 y 10 ns y es reconocido en el flanco ascendente del clock ocurrido a los 5 ns, lo que inicializa A_reg, B_reg y OP_reg en cero. A los 10 ns se desactiva el reset y se espera otros 10 ns antes de comenzar la primera prueba.

A los 20 ns, el testbench genera aleatoriamente los valores de A_data y B_data y calcula expected. Estas asignaciones se realizan en el mismo instante de simulación, ya que no tienen delays asociados.

Luego comienza la carga secuencial de las entradas del módulo TOP. Entre 20 y 30 ns se activa buttons[0], por lo que A_data se almacena en A_reg durante el flanco ascendente del clock de 25 ns. Entre 30 y 40 ns el botón permanece desactivado. De manera similar, buttons[1] se activa entre 40 y 50 ns y B_data se almacena en B_reg en el flanco ascendente de 45 ns.

Finalmente, el opcode se coloca en los switches y buttons[2] se mantiene activo entre 60 y 70 ns. En el flanco ascendente del clock de 65 ns, el opcode queda almacenado en OP_reg. Inmediatamente después de esta carga, la ALU combinacional evalúa A_reg, B_reg y OP_reg, y su resultado aparece en los LEDs. El mismo patrón se repite cada 70 ns para cada operación contando a partir de los 20 ns donde comienzan a testearse.