Plan de trabajo — Proyecto Grupal 1

CE1110 Análisis de Señales Mixtas — Sistema distribuido de reducción adaptativa de ruido en tiempo real

Plan general por fases, sin asignación de personas. Los detalles técnicos (pines, paquetes, parámetros) están en el documento *Contrato entre nodos*.

Fecha	Entrega
30 oct, 11:59 pm	Avance semana 12 (zip en TEC-Digital) + defensa de 10 min
6 nov, 11:50 pm	Proyecto completo + defensa de 15 min

Decisiones ya tomadas

- **Plataforma:** 3 ESP32 clásicos, fs = 8 kHz, N = 1024, avance de 512 muestras (50 % de solape), float32, biblioteca ESP-DSP.
- **Entorno de firmware:** PlatformIO con `framework = espidf`, código en C++.
- **Salida de audio:** DAC interno de la ESP32 (8 bits) → filtro de reconstrucción → PAM8403 → parlante. Dos salidas: una por el nodo 2 (filtro temporal) y otra por el nodo 3 (filtro espectral), para escuchar y comparar ambos métodos.
- **Pantalla del nodo 3:** LCD 1602 I2C.
- **Entrada al sistema:** la PC reproduce el WAV por la salida de audífonos, por cable, hacia el nodo 1. No se usa micrófono para las pruebas.
- **Emisor del avance:** el nodo 1 genera los tonos internamente y los envía por UART (aprobado por el profesor).
- **Receptores:** nodos 2 y 3.
- **Comunicación:** la UART0 (GPIO1/3) queda solo para USB y depuración. Los enlaces entre nodos van por UART1 y UART2.
- **Validación con la PC:** adaptador YP-05 (FT232RL) con el jumper en 3.3 V; la PC hace de emisor o de receptor en las pruebas.
- **Op-amp:** LM358 DIP-8 alimentado a 5 V desde el pin VIN de la ESP32.
- **Git:** ramas principales `master` y `development`; cada tarea en una rama nueva desde `development` que se fusiona de vuelta; tag al pasar a `master`.

Componentes

Ya disponibles

Componente	Cantidad	Uso
ESP32	3 (verificar)	Nodos 1, 2 y 3
Cable USB	3 (verificar)	Alimentación y programación
YP-05 (USB a TTL)	1	La PC escucha o imita un nodo
PAM8403	2	Amplificador de las salidas de los nodos 2 y 3
Parlante	2	Salidas de los nodos 2 y 3
LCD 1602 I2C	1	Métricas del nodo 3
Protoboard y jumpers	—	Montaje
Resistencias, capacitores, diodos	—	Divisor, filtros, acople, protección (revisar valores)
Potenciómetros	3	Nivel de entrada y volumen de las dos salidas
LEDs, LED RGB, botones	—	Aviso de pérdida de bloques, método activo, cambio de parámetros

Por comprar

Componente	Cantidad	Dónde	Notas
LM358 DIP-8	4 (3 + repuesto)	MicroJPM, AD5727, $0.95 c/u	No el SOP-8 (AD68872): no entra en la protoboard
Jack hembra 3.5 mm estéreo PJ-307	1	MicroJPM, AD19305, $1.50	Entrada de audio del nodo 1. Hay que soldarle 3 cables (no calza en la protoboard)
Cable de audio 3.5 mm macho–macho (cable auxiliar)	1	Cualquier tienda	De la salida de audífonos de la PC al jack del nodo 1

Conexión del jack PJ-307: tiene 5 patitas; se usan 3: punta = canal izquierdo (señal contaminada x), anillo = canal derecho (referencia s, si se usa), base = tierra. Las otras 2 son interruptores internos y no se conectan. Para identificar cada patita, enchufar el cable y medir continuidad con el multímetro contra la punta, el anillo y la base del conector.

Si el jack no estuviera disponible: cortar el cable auxiliar por la mitad, pelar sus tres hilos (izquierdo, derecho, tierra) y soldarlos a pines para la protoboard; el extremo con conector va a la PC.

Fase 0 — Preparación

Tareas

- Repositorio: ramas `master` y `development`, carpeta del proyecto 1 en `master`, tag `tarea1_prototipo` verificado.
- Revisar y aprobar en grupo el *Contrato entre nodos*, en especial las partes marcadas como propuesta.
- Plan de frecuencias: fs = 8 kHz, banda útil, frecuencias de prueba de P1–P5, corte del anti-aliasing y del filtro de reconstrucción (~3.4 kHz).
- Proyecto base de PlatformIO con `framework = espidf` y ESP-DSP, compilando en las tres placas.
- Hacer las compras.

Componentes: compras de la lista anterior.

Listo cuando: el contrato esté aprobado, el plan de frecuencias escrito en el repositorio y el proyecto base compile.

Fase 1 — Simulación completa en Python · avance, parte 1

Tareas

- Banco de señales P1–P5 con 3 semillas cada una, incluido audio propio.
- Método espectral bloque a bloque, usando solo muestras pasadas.
- Clasificador de ruido del nodo 1: tonal, banda ancha, de banda, impulsivo.
- Filtros del nodo 2: FIR pasa bajas, notch IIR ajustable y peine para 60 Hz, con polos, ceros y estabilidad.
- Modelo del ADC de 12 bits y del DAC de 8 bits.
- Paso de paquetes entre nodos simulado (COBS, CRC, pérdidas).
- Métricas calculadas como en el nodo 3.
- Comparación DFT directa vs. FFT con N = 1024.

Componentes: ninguno.

Listo cuando: un solo script reproduce el sistema completo y genera las figuras y tablas.

Fase 2 — Emisor en el nodo 1 · avance, parte 2

Puede hacerse en paralelo con la fase 1: no depende de sus resultados.

Tareas

- Generar los tonos con tabla de seno, con frecuencias configurables.
- FFT del bloque y verificación de los picos contra Python.
- Empaquetado con COBS, CRC y número de secuencia; envío por UART1 y UART2.
- Salida opcional por el DAC para verla en el osciloscopio.

Pruebas

- Lazo de prueba: TX conectado al RX de la misma placa.
- La PC recibe con el YP-05 y un script decodifica los paquetes, revisa CRC y secuencia, y calcula la FFT para confirmar los tonos (en un monitor serie los datos binarios no se pueden leer).

Componentes: 1 ESP32, YP-05 (jumper en 3.3 V), protoboard, jumpers.

Listo cuando: la PC recibe los bloques sin errores de CRC y con los picos en las frecuencias esperadas.

Fase 3 — Cierre del avance · avance, parte 3

Tareas

- Diagramas del receptor:
  - flujo de recepción: delimitador, CRC, número de secuencia, desbordamiento de búfer;
  - validación del contenido: picos de la FFT y comparación contra Python;
  - montaje de prueba.
- Opcional: receptor básico en otra ESP32 que informe por USB.
- PDF del avance: proceso de diseño, criterios y discusión.
- Código documentado y ensayo de la defensa de 10 minutos.

Componentes: los de la fase 2; opcionalmente una segunda ESP32.

Listo cuando: el zip esté entregado en TEC-Digital.

Fase 4 — Circuitos analógicos

Puede adelantarse si las piezas llegan antes.

Tareas

- Entrada del nodo 1: capacitor de acople, divisor a 1.65 V, filtro anti-aliasing Sallen-Key con LM358 a 5 V, protección con diodos.
- Salidas de los nodos 2 y 3: filtro de reconstrucción con LM358, capacitor de 10 µF en serie, PAM8403, parlante y potenciómetro.
- Verificar cada etapa con el osciloscopio.

Componentes: LM358, jack PJ-307 con sus 3 cables soldados, cable auxiliar 3.5 mm, resistencias, capacitores, diodos, potenciómetros, 2 PAM8403, 2 parlantes.

Listo cuando: los voltajes estén dentro de 0–3.3 V y se vea el corte de los filtros en el osciloscopio.

Fase 5 — Firmware de los tres nodos y pruebas por nodo

Tareas

- Nodo 1: captura por ADC (I2S) y clasificador.
- Nodo 2: FIR o notch y salida por DAC.

- Nodo 3: FFT, modificación del espectro e IFFT; métricas en la LCD; LEDs de pérdida de bloque; botones para cambiar parámetros sin recompilar.

Pruebas: cada nodo se valida solo contra Python, con la PC haciendo de los demás nodos a través del YP-05.

Componentes: LCD 1602, LEDs, LED RGB, botones.

Listo cuando: la salida de cada nodo coincida con Python dentro de la tolerancia en float32.

Fase 6 — Integración y pruebas finales

Antes de empezar: dejar escritos los criterios de aceptación.

Tareas

1. Integración por pares: nodos 1 y 2, luego 1 y 3, y al final los tres.
2. Pruebas P1–P5 con 3 repeticiones cada una (media y variabilidad).
3. Respuesta en frecuencia medida con un barrido vs. la calculada.
4. Latencia por bloque y memoria.
5. Ensayo de P6 con un ruido definido por alguien que no lo conozca de antemano.

Componentes: sistema completo, cable de audio, osciloscopio.

Listo cuando: las tablas de P1–P5 estén completas y el sistema aguante el ensayo de P6.

Fase 7 — Documentación y defensa

Tareas

- Paper en LaTeX, formato IEEE, máximo 4 páginas, abstract en inglés de 150–250 palabras, máximo 6 palabras clave.
- Documento de herramientas de ingeniería, máximo 2 páginas.
- Merge a `master` y tag.
- Ensayo de la defensa de 15 minutos, con sonido.
- Revisar que cada línea de código se pueda justificar.

Listo cuando: todo esté entregado.

En todas las fases

- Commits pequeños y frecuentes, una rama por tarea fusionada a `development`. El profesor revisa las estadísticas de avance semanal.
- Todo resultado del firmware se compara contra la simulación de la fase 1.
- Las fases 0 a 3 son para el avance del 30 de octubre; las fases 4 a 7, para el proyecto del 6 de noviembre. El tramo entre ambas entregas es corto: si las piezas llegan temprano, adelantar la fase 4.