آزمایشگاه طراحی سیستمهای دیجیتال پیشگزارش آزمایش ۲

۲۳ تیر ۱۴۰۳



امیرحسین ملک محمدی ۴۰۱۱۰۶۵۷۷ متین محمدی صادق محمدیان ۴۰۱۱۰۸۴۷۷

۱ شرح آزمایش

در این آزمایش میخواهیم یک پشته را به صورت توصیف رفتاری طراحی کنیم. این پشته میتواند Λ کلمه Υ بیتی را در خود نگه دارد.

۱.۱ وروديها

ورودی های این پشته سیگنال های کلاک، ریست، داده ورودی، پوش، و پاپ اند.

ورودی ریست یک سیگنال ناهمگام(asynchronous) است و وقتی که فعال شود پشته خالی می شود. زمانی که سیگنال پوش فعال شود و پشته پر نباشد باید داده ورودی را در پشته قرار دهیم و زمانی که سیگنال پاپ فعال شود و پشته خالی نباشد، داده آخر را خروجی می دهیم و آن را از پشته پاک می کنیم.

۲.۱ خروجیها

خروجیهای این پشته سیگنالهای داده خروجی، پر بودن، و خالیبودن اند.

زمانی که هیچ دادهای در پشته نباشد(یعنی نشانگر به خانه صفر اشاره کند) خروجی خالیبودن فعال میشود. رمانی که پشته پر باشد(یعنی نشانگر به خانه هشتم اشاره کند) خروجی پربودن فعال میشود.

اگر ورودی پاپ فعال باشد و پشته خالی نباشد آخرین داده را بر داده خروجی قرار میدهیم.

۲ کد وریلاگ

در شکل .Fig کد وریلاگ یشته آمده.

در خط اول ورودیها و خروجیهای را مشخص کردیم. سپس حافظه اصلی را تعریف کردیم که یک آرایه ۸ تایی از کلمات ۴ بیتی است. در خط بعد یک متغییر index را معرفی میکنیم که به آخرین خانه خالی پشته اشاره میکند. این متغییر باید از ۰ تا ۸ تغییر کند پس لازم است ۴ بیتی باشد.

خروجیهای خالی یا پر بودن با بررسی index بدست میآیند؛ اگر index برابر ۰ باشد یعنی پشته خالی است و اگر index برابر ۸ باشد یعنی پشته پر است.

در خط بعد داده خروجی را به رجیستر data متصل میکنیم. این خروجی در صورتی که پاپ فعال باشد، پشته خالی نباشد، و ریست غیر فعال باشد به آخرین خانه پشته متصل است. و در غیر این صورت z است.

در خط بعد یک بلاک always داریم که با لبه مثبت کلاک یا ریست فعال می شود.


داخل بلاک اگر ریست فعال شده بود index را برابر ۰ میکنیم و پشته ریست می شود.

در غیر این صورت اگر پاپ فعال شده بود و پشته خالی نبود اول index را یکی کم میکنیم سپس داده آخر را خروجی میدهیم.

اگر پوش فعال شده بود و پشته پر نبود داده را مینویسیم و index را یکی زیاد میکنیم.

```
nodule STACK_Q (input Clk, input Rst, input Push, input Pop, input [3:0] Data_in,
               output Full, output Empty, output [3:0] Data_out);
   reg [3:0] memory [7:0];
   reg [3:0] index = 3'b0;
   assign Empty = (index == 0);
   assign Full = (index == 8);
   reg [3:0] data;
   assign Data_out = data;
   always @( posedge Clk, posedge Rst) begin
         if (Rst) begin
               index = 3'b0;
               data = 4'bz;
             data = 4'bz;
             if (Pop && ~Empty ) begin
                   index = index - 3'b1;
                   data = memory[index];
             end
             else if (Push && ~Full ) begin
                   memory[index] = Data_in;
                   index = index + 3'b1;
             end
```

شكل ١: كد وريلاگ پشته



شكل ٢: خروجي ويوفرم

٣ تست ما ژول

به دو صورت مدار را تست خواهیم کرد. ابتدا از ویوفرم استفاده میکنیم و سپس با یک تستبنچ عمکلرد ماژول را تست میکنیم.

۱.۳ ويوفرم

اول یک پروژه در برنامه کوارتوس باز میکنیم و کد وریلاگ را کامپایل میکنیم. سپس با ویوفرم خروجی میگیریم.

در شکل Fig. ۲ نتیجه ویوفرم آمده است. در این ویوفرم تمام قابلیتها و خروجیهای پشته را بررسی کردیم و درست عمل میکردند.

۲.۳ تستبنچ

در شکل Fig. کد تست بنچ آمده است. همچنین اصل کد در فایلها به اسم tb.v ذخیره شده و در دسترس است.

در این تست بنچ اول پشته را ریست میکنیم، در کلاک بعد یک عدد در آن پوش میکنیم و در کلاک بعد همان را پاپ میکنیم. سپس دوباره پشته را ریست میکنیم و Λ عدد را وارد پشته میکنیم. باید بعد از آن خروجی full پشته فعال شود. بعد از آن همین Λ عدد را پاپ میکنیم.

خروجی این تست بنچ در شکل ۴ Fig. آمده.

خروجی مطابق انتظار است. اول خروجی empty فعال است، سپس با پوش کردن دادهای در پشته آن خروجی خاموش می شود. کلاک بعد از پشته پاپ می کنیم و همان عدد را می گیریم. سپس ۸ عدد را پوش می کنیم و خروجی full فعال می شود. در مرحله بعد که پاپ می کنیم پشته همین اعداد را به ترتیب برعکس خروجی می دهد.

۴ نتیجهگیری

در این آزمایش ابتدا با زبان وریلاگ و به صورت توصیف رفتاری یک پشته طراحی کردیم. سپس با یک تستبنچ و یک خروجی ویوفرم از درستی عملکرد آن اصمینان حاصل کردیم.

شکل ۳: کد تستبنچ

```
VSIM 8> run
                                       10, reset: 1 push: x, pop: x, Data_in: xxxx, full: 0, empty: 1, Data_out: zzzz 20, reset: 0 push: 1, pop: 0, Data_in: 0011, full: 0, empty: 0, Data_out: zzzz 30, reset: 0 push: 1, pop: 0, Data_in: 0001, full: 0, empty: 0, Data_out: zzzz
 # time:
  time:
# time:
# time:
                                         40, reset: 0 push: 0, pop: 1, Data_in: 0001, full: 0, empty: 0, Data_out: 0001
                                       50, reset: 1 push: 0, pop: 0, Data_in: 0001, full: 0, empty: 1, Data_out: zzzz
run
# time:
                                       130, reset: 0 push: 1, pop: 0, Data_in: 1000, full: 1, empty: 0, Data_out: zzzz
# time:
# time:
                                      145, reset: 0 push: 0, pop: 1, Data in: xxxx, full: 0, empty: 0, Data out: 1000 155, reset: 0 push: 0, pop: 1, Data in: xxxx, full: 0, empty: 0, Data out: 0111
                                       165, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 0, Data_out: 0110
# time:
# time:
# time:
                                       175, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 0, Data_out: 0101
                                      185, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 0, Data_out: 0100 195, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 0, Data_out: 0011
run
# time:
# time:
                                      205, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 0, Data_out: 0010 215, reset: 0 push: 0, pop: 1, Data_in: xxxx, full: 0, empty: 1, Data_out: 0001
VSIM 9> run
```

شكل ۴: خروجي تستبنچ