آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش ۷

۲۰ مرداد ۱۴۰۳



امیرحسین ملک محمدی ۴۰۱۱۰۶۵۷۷ متین محمدی صادق محمدیان ۴۰۱۱۰۹۴۷۷

۱ شرح آزمایش

در این آزمایش میخواهیم یک UART طراحی کنیم. این قطعه از دو بخش فرستنده و گیرنده تشکیل شده است.

۱.۱ وروديها

ورودی های دستگاه شامل سیگنال کلاک، ورودی شروع ارسال داده، داده ۷ بیتی، و ورودی سریال است.

۲.۱ خروجیها

خروجیهای قطعه شامل خروجی سریال، سیگنال اتمام ارسال، داده دریافت شده، صحت داده دریافت شده (مقایسه بیت توازن)، و اتمام دریافت داده است.

۲ کد وریلاگ

۱.۲ قطعه اصلی

در شکل ۱ Fig. کد قطعه اصلی آمده.

این قطعه از دو بخش فرستنده و گیرنده تشکیل شده و ورودیها را به آنها میدهد و خروجیها را از آنها میگیرد. این ماژول یک کلاک MHz ۵۰ را در ورودی میگیرد و یک کلاک ۲۱۷ کلاک به ماژولهای زیرین میدهد. برای این کار یک رجیستر ۲۱۲ معرفی میکنیم که در هر ۲۱۷ کلاک مغدارش تغییر میکند.

۲.۲ ارسال کننده

در شکل .۲ Fig کد ارسالکننده آمده.

این بخش یک متغییر ۴ بیتی به نام index دارد که نشان میدهد بیت چندم را باید ارسال کنیم. اول یک بیت که همان بیت شروع است را ارسال میکنیم. سپس داده ورودی را به ترتیب ارسال میکنیم و بعد بیت توازن را ارسال میکنیم. در نهایت نیز یک بیت ۱ که بیت پایان است را ارسال میکنیم.

در هر لبه بالارونده كلاك، اگر ورودى start فعال بود، مراحل فرستادن را شروع مىكنيم و گرنه يا ارسال كردن را ادامه مىدهيم يا اگر ارسال تمام شده بود، ١ را خروجى مىدهيم و خروجى اتمام ارسال را فعال مىكنيم

۳.۲ گرنده

در شکل .Fig ۳ کد گیرنده آمده.

این مدار دو حالت دارد، یکی حالت pre-start است (یعنی هنوز ورودی شروع نیامده) و حالت دیگر حالت مدار در حال ورودی گرفتن است.

```
module UART(
    input clk,
    input start_sending,
    input [6:0] data_to_send,
    input Rx,
    output Tx,
    output sent,
    output [6:0] recived_data,
    output valid,
    output recived
reg [7:0] counter;
reg clk2;
always @(posedge clk)begin
    counter = counter + 8'd1;
    if(counter < 8'd 217) clk2 = 1'b0;</pre>
    else if (counter < 8'd 434)begin
        clk2 = 1'b1;
    else begin
        counter = 8'd0;
        c1k2 = 0;
UART_sender sender (clk2, start_sending, data_to_send, Tx, sent);
UART_reciver reciver (clk2, Rx, valid, recived, recived_data);
endmodule
```

شكل ١: كد وريلاگ قطعه اصلي

```
1
     module UART sender (
         input clk,
         input start,
         input [6:0] data_in,
         output reg data_out,
         output reg done
     );
     wire [9:0] data_to_send ;
     assign data_to_send[0] = 1'b0;
10
11
     assign data_to_send[7:1] = data_in[6:0];
     assign data_to_send[8] = ^data_in;
12
13
     assign data_to_send[9] = 1'b1;
     reg [3:0] index = 4'd0;
14
15
     always @(posedge clk) begin
16
          if (start) begin
17
              index = 4'd0;
18
19
              done = 1'b0;
20
         end
         else if (index < 10)begin
21
              data_out = data_to_send[index];
22
23
              index = index + 1;
24
             if(index == 9)begin
25
              done = 1;
              end
27
         end
28
          else begin
              data_out = 1'b1;
29
              done = 1'b1;
30
31
         end
32
     end
     endmodule
33
```

شکل ۲: کد وربلاگ ارسالکننده

```
module UART reciver (
         input clk,
         input data_in,
         output valid,
         output reg done,
         output [6:0]data_out
     );
     reg [7:0] data;
11
     assign data out = data[7:1];
     wire parity = ^data[7:1];
     wire parity recived = data[0];
     assign valid = (parity == parity recived) & done;
17
     localparam pre start = 1'b0;
     localparam recive = 1'b1;
     reg state = pre_start;
21
     reg [2:0] index = 3'd0;
     always @(posedge clk) begin
25
         if (state == pre start) begin
             if (data_in == 1'b1) state = recive;
             else state = pre_start;
             index = 3'd0;
             done = 1'b0;
         else if (state == recive) begin
             if (index == 3'd7) begin
                 state = pre start;
                 done = 1'b1;
             end
             data[index] = data in;
             index = index + 1;
         end
     end
     endmodule
```

شكل ٣: كد وريلاگ دريافتكننده

ورودی شروع همان بیت ۰ است. در اکثر اوقات در ورودی سریال بیت ۱ میآید ولی وقتی در هنگام ارسال داده در ابتدا یک بیت ۰ ارسال میشود و ما به حالت recive میرویم.

در این بخش یک متغییر ۳ بیتی به نام index داریم که نشان میدهد بیت ورودی را در کدام خانه ذخیره خواهیم کرد. زمانی که این متغییر به مقدار ۷ برسد یعنی فرایند ورودی گرفتن تمام شده.

خروجی valid وقتی ۱ میشود که فرایند دریافت تمام شده باشد و بیت توازن صحیح باشد.

۳ پیادهسازی روی بورد

این قطعه را دوبار روی FPGA پیدا میکنیم. بار اول Rx و Tx را به هم وصل میکنیم. در این مرحله انتظار داریم ورودیی که میدهیم را در خروجی ببینیم.

ابتدا یک پروژه کوارتوس باز میکنیم و فایلهای وریلاگ را به آن اضافه میکنیم و سپس پروژه را کامپایل میکنیم.

در مرحله بعد پینهای ورودی و خروجی را معین میکنیم. در شکل ۴Fig. نحوه مشخص کردن پینهای ورودی و خروجی آمده.

ورودی clk را از کلاک داخلی FPGA گرفتیم که فرکانسش ۵۰MHz بود. کلیدهای شماره ۰ تا ۶ برای ورودی داده استفاده می شد و کلید شماره ۷ برای شروع ارسال داده بود. LED های سبز شماره ۰ تا ۷ داده دریافت شده را نشان می دادند. از LED قرمز شماره ۱۷ برای نشان داده پایان ارسال داده استفاده می کنیم.

در شکل .Fig ۵ نتیجه این پیادهسازی را میبینیم. همانطور که در تصویر مشخص است ورودی به خروجی منتقل شده است.


در پیادهسازی دوم، ورودی و خروجی را به مداری خارجی متصل میکنیم که آن خود به یک سرور وصل است. با این آزمایش نشان میدهیم که قطعه ما میتواند به هر مداری که روی فرکانس ۱۱۵۲۰۰Hz و با همین پروتکل کار میکند ارتباط برقرار کنیم.

در شکل .Fig ۶ نحوه مشخص کردن پینهای ورودی و خروجی این پیادهسازی آمده. clk و خروجی مشابه قسمت قبل است و تنها تفاوت در ورودی سریال گرفتن و خروجی سریال دادن است. ورودی سریال را از پین Connection GPIO • شماره • میگیریم و خروجی سریال را در Poronage و سریال را در ورودی فرستنده و میدهیم. همچنین باید به دستگاه ورودی زمین دهیم که زمین فرستنده و گیرنده یکی باشد تا • و ۱ ها به درستی ارسال شوند. این اتصالات در تصویر Fig. کا قابل مشاهده اند.


حال با اتصال دستگاهمان به یک مدار دیگر میتوانیم از آن ورودی بگیریم یا خروجی دهیم. یک مثال از عملکرد درست دستگاه در ارسال کلمه به سرور در تصویر .۸ Fig زیر نمایان است.

۲ نتیجهگیری

در این آزمایش ابتدا با زبان وریلاگ یک UART ساختیم. سپس دوبار آن را روی FPGA آپلود کردیم. یک بار خروجی سریالش را به ورودی خودش دادیم و از عملکرد قطعه اطمینان حاصل کردیم و بار دوم قطعه را به یک مدار دیگر وصل کردیم و بین این دو ارتباط برقرار کردیم. بعد از انجام این




شکل ۴: پینهای ورودی و خروجی پیادهسازی اول




شکل ۵: نتیجه پیادهسازی اول

		Node Name	Location
1	0	Rx	PIN_D25
2	0	Tx	PIN_J22
3	0	dk	PIN_N2
4		data_to_send[6]	PIN_AC13
5		data_to_send[5]	PIN_AD13
6	0	data_to_send[4]	PIN_AF14
7		data_to_send[3]	PIN_AE14
8		data_to_send[2]	PIN_P25
9		data_to_send[1]	PIN_N26
10		data_to_send[0]	PIN_N25
11	0	recived	PIN_AE23
12	0	recived_data[6]	PIN_AA20
13	0	recived_data[5]	PIN_U17
14	10	recived_data[4]	PIN_U18
15	100	recived_data[3]	PIN_V18
16	9	recived_data[2]	PIN_W19
18	0	recived_data[1]	PIN_AF22
19	0	recived_data[0]	PIN_AE22
20	1	sent	PIN_AD12
21	10	start_sending valid	PIN_C13
22		< <new node="">></new>	PIN_AF23
		- node >>	
1			

شکل ۶: پینهای ورودی و خروجی پیادهسازی دوم



شکل ۷: پینهای سریال و زمین



شكل ٨: نتيجه ارسال از قطعه به سرور

آزمایش دیدیم که چطور میتوان به صورت سریال بین دو دستگاهی که حتی کلاک مشترک ندارند نیز ارتباط برقرار کرد.