

آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش ۷

۲۰ مرداد ۱۴۰۳



امیرحسین ملک محمدی ۴۰۱۱۰۶۵۷۷
متین محمدی ۴۰۱۱۱۰۳۲۹
صادق محمدیان ۴۰۱۱۰۹۴۷۷

۱ شرح آزمایش

در این آزمایش می‌خواهیم یک UART طراحی کنیم. این قطعه از دو بخش فرستنده و گیرنده تشکیل شده است.

۱.۱ ورودی‌ها

ورودی‌های دستگاه شامل سیگنال کلاک، ورودی شروع ارسال داده، داده ۷ بیتی، و ورودی سریال است.

۲.۱ خروجی‌ها

خروجی‌های قطعه شامل خروجی سریال، سیگنال اتمام ارسال، داده دریافت شده، صحت داده دریافت شده (مقایسه بیت توازن)، و اتمام دریافت داده است.

۲ کد ورایلاگ

۱.۲ قطعه اصلی

در شکل Fig. ۱ کد قطعه اصلی آمده.

این قطعه از دو بخش فرستنده و گیرنده تشکیل شده و ورودی‌ها را به آن‌ها می‌دهد و خروجی‌ها را از آن‌ها می‌گیرد. این ماژول یک کلاک ۵۰ MHz را در ورودی می‌گیرد و یک کلاک ۱۱۵۲۰۰Hz به ماژول‌های زیرین می‌دهد. برای این کار یک رجیستر clk_2 معرفی می‌کنیم که در هر ۲۱۷ کلاک مغدارش تغییر می‌کند.

۲.۲ ارسال‌کننده

در شکل Fig. ۲ کد ارسال‌کننده آمده.

این بخش یک متغیر ۴ بیتی به نام index دارد که نشان می‌دهد بیت چندم را باید ارسال کنیم. اول یک بیت که همان بیت شروع است را ارسال می‌کنیم. سپس داده ورودی را به ترتیب ارسال می‌کنیم و بعد بیت توازن را ارسال می‌کنیم. در نهایت نیز یک بیت ۱ که بیت پایان است را ارسال می‌کنیم.

در هر لبه بالارونده کلاک، اگر ورودی start فعال بود، مراحل فرستادن را شروع می‌کنیم و گرنه یا ارسال کردن را ادامه می‌دهیم یا اگر ارسال تمام شده بود، ۱ را خروجی می‌دهیم و خروجی اتمام ارسال را فعال می‌کنیم

۳.۲ گیرنده

در شکل Fig. ۳ کد گیرنده آمده.

این مدار دو حالت دارد، یکی حالت pre-start است (یعنی هنوز ورودی شروع نیامده) و حالت دیگر حالت recive است که یعنی ورودی شروع آمده و مدار در حال ورودی گرفتن است.

```

1  module UART(
2      input clk,
3      input start_sending,
4      input [6:0] data_to_send,
5      input Rx,
6
7      output Tx,
8      output sent,
9      output [6:0] received_data,
10     output valid,
11     output recived
12
13 );
14 reg [7:0] counter;
15 reg clk2;
16 always @(posedge clk)begin
17     counter = counter + 8'd1;
18     if(counter < 8'd 217) clk2 = 1'b0;
19     else if (counter < 8'd 434)begin
20         clk2 = 1'b1;
21     end
22     else begin
23         counter = 8'd0;
24         clk2 = 0;
25     end
26 end
27
28 UART_sender sender (clk2, start_sending, data_to_send, Tx, sent);
29 UART_reciver reciver (clk2, Rx, valid, recived, received_data);
30
31 endmodule
32

```

شکل ۱: کد وریلاگ قطعه اصلی

```

1  module UART_sender (
2      input clk,
3      input start,
4      input [6:0] data_in,
5
6      output reg data_out,
7      output reg done
8  );
9  wire [9:0] data_to_send ;
10 assign data_to_send[0] = 1'b0;
11 assign data_to_send[7:1] = data_in[6:0] ;
12 assign data_to_send[8] = ^data_in;
13 assign data_to_send[9] = 1'b1;
14 reg [3:0] index = 4'd0;
15
16 always @(posedge clk) begin
17     if (start) begin
18         index = 4'd0;
19         done = 1'b0;
20     end
21     else if (index < 10)begin
22         data_out = data_to_send[index];
23         index = index + 1;
24         if(index == 9)begin
25             done = 1;
26         end
27     end
28     else begin
29         data_out = 1'b1;
30         done = 1'b1;
31     end
32 end
33 endmodule

```

شکل ۲: کد وریلاگ ارسال‌کننده

```

1  module UART_reciver (
2      input clk,
3      input data_in,
4
5      output valid,
6      output reg done,
7      output [6:0]data_out
8  );
9
10 reg [7:0] data;
11
12 assign data_out = data[7:1];
13
14 wire parity = ^data[7:1];
15 wire parity_recived = data[0];
16 assign valid = (parity == parity_recived) & done;
17
18 localparam pre_start = 1'b0;
19 localparam recive = 1'b1;
20 reg state = pre_start;
21
22 reg [2:0] index = 3'd0;
23
24 always @(posedge clk) begin
25     if (state == pre_start) begin
26         if (data_in == 1'b1) state = recive;
27         else state = pre_start;
28
29         index = 3'd0;
30         done = 1'b0;
31     end
32     else if (state == recive) begin
33         if (index == 3'd7) begin
34             state = pre_start;
35             done = 1'b1;
36         end
37         data[index] = data_in;
38         index = index + 1;
39     end
40 end
41 endmodule

```

شکل ۳: کد وریلاگ دریافت‌کننده

ورودی شروع همان بیت ۰ است. در اکثر اوقات در ورودی سریال بیت ۱ می‌آید ولی وقتی در هنگام ارسال داده در ابتدا یک بیت ۰ ارسال می‌شود و ما به حالت receive می‌رویم.

در این بخش یک متغیر ۳ بیتی به نام index داریم که نشان می‌دهد بیت ورودی را در کدام خانه ذخیره خواهیم کرد. زمانی که این متغیر به مقدار ۷ برسد یعنی فرایند ورودی گرفتن تمام شده.

خروجی valid وقتی ۱ می‌شود که فرایند دریافت تمام شده باشد و بیت توازن صحیح باشد.

۳ پیاده‌سازی روی برد

این قطعه را دوبار روی FPGA پیدا می‌کنیم. بار اول Rx و Tx را به هم وصل می‌کنیم. در این مرحله انتظار داریم ورودی که می‌دهیم را در خروجی ببینیم.

ابتدا یک پروژه کوارتوس باز می‌کنیم و فایل‌های وریلاگ را به آن اضافه می‌کنیم و سپس پروژه را کامپایل می‌کنیم.

در مرحله بعد پین‌های ورودی و خروجی را معین می‌کنیم. در شکل Fig. ۴ نحوه مشخص کردن پین‌های ورودی و خروجی آمده.

ورودی clk را از کلاک داخلی FPGA گرفتیم که فرکانسش ۵۰MHz بود. کلیدهای شماره ۰ تا ۶ برای ورودی داده استفاده می‌شد و کلید شماره ۷ برای شروع ارسال داده بود. LED های سبز شماره ۰ تا ۷ داده دریافت شده را نشان می‌دادند. از LED قرمز شماره ۱۷ برای نشان داده پایان ارسال داده استفاده می‌کنیم.


در شکل Fig. ۵ نتیجه این پیاده‌سازی را می‌بینیم. همانطور که در تصویر مشخص است ورودی به خروجی منتقل شده است.

در پیاده‌سازی دوم، ورودی و خروجی را به مداری خارجی متصل می‌کنیم که آن خود به یک سرور وصل است. با این آزمایش نشان می‌دهیم که قطعه ما می‌تواند به هر مداری که روی فرکانس ۱۱۵۲۰۰Hz و با همین پروتکل کار می‌کند ارتباط برقرار کنیم.

در شکل Fig. ۶ نحوه مشخص کردن پین‌های ورودی و خروجی این پیاده‌سازی آمده. clk و خروجی مشابه قسمت قبل است و تنها تفاوت در ورودی سریال گرفتن و خروجی سریال دادن است. ورودی سریال را از پین Connection GPIO ۰ شماره ۰ می‌گیریم و خروجی سریال را در Con- GPIO nection ۰ شماره ۱ خروجی می‌دهیم. همچنین باید به دستگاه ورودی زمین دهیم که زمین فرستنده و گیرنده یکی باشد تا ۰ و ۱ ها به درستی ارسال شوند. این اتصالات در تصویر Fig. ۷ قابل مشاهده‌اند. حال با اتصال دستگاهمان به یک مدار دیگر می‌توانیم از آن ورودی بگیریم یا خروجی دهیم. یک مثال از عملکرد درست دستگاه در ارسال کلمه به سرور در تصویر Fig. ۸ زیر نمایان است.

۴ نتیجه‌گیری

در این آزمایش ابتدا با زبان وریلاگ یک UART ساختم. سپس دوبار آن را روی FPGA آپلود کردیم. یک بار خروجی سریالش را به ورودی خودش دادیم و از عملکرد قطعه اطمینان حاصل کردیم و بار دوم قطعه را به یک مدار دیگر وصل کردیم و بین این دو ارتباط برقرار کردیم. بعد از انجام این



شکل ۴: پین‌های ورودی و خروجی پیاده‌سازی اول


Named: [N] Edit: [X] [✓]

	Node Name	Location
1	Rx	PIN_D25
2	Tx	PIN_J22
3	clk	PIN_N2
4	data_to_send[6]	PIN_AC13
5	data_to_send[5]	PIN_AD13
6	data_to_send[4]	PIN_AF14
7	data_to_send[3]	PIN_AE14
8	data_to_send[2]	PIN_P25
9	data_to_send[1]	PIN_N26
10	data_to_send[0]	PIN_N25
11	recived	PIN_AE23
12	recived_data[6]	PIN_AA20
13	recived_data[5]	PIN_U17
14	recived_data[4]	PIN_U18
15	recived_data[3]	PIN_V18
16	recived_data[2]	PIN_W19
17	recived_data[1]	PIN_AF22
18	recived_data[0]	PIN_AE22
19	sent	PIN_AD12
20	start_sending	PIN_C13
21	valid	PIN_AF23
22	<<new node>>	


All Pins

For Help, press F1

شکل ۶: پین‌های ورودی و خروجی پیاده‌سازی دوم



شکل ۷: پین‌های سریال و زمین



شکل ۸: نتیجه ارسال از قطعه به سرور

آزمایش دیدیم که چطور می‌توان به صورت سریال بین دو دستگاهی که حتی کلاک مشترک ندارند نیز ارتباط برقرار کرد.