

پیش گزارش آزمایش پنجم

اعضای گروه:

صادق محمدیان:401109477

متین محمدی:401110329

امير حسين ملک محمدى:401106577

شرح آزمایش:


هدف از این آزمایش طراحی یک واحد ضرب کننده است که برای انجام عمل ضرب از روش بوث (booth) استفاده میکند. برای انجام این آزمایش، مسیر داده (data_path) و واحد کنترل (control_unit) جداگانه طراحی کردیم و سپس با اتصال آن ها به یکدیگر ضرب کننده را میسازیم.

دقت داریم که واحد شیفت دهنده مان قابلیت شیفت دادن بیش از یک بیت در یک پالس ساعت را داشته باشد تا به سرعت عملکرد ضرب کننده کمک کند و آن را از shift and add سریعتر گرداند.

این روش به صورت زیر میباشد:

- 1. $A = 0, Q = multiplier, Q_{-1} = 0, M = multiplicand, count = n (number of bits)$
- 2.
- a. $Q_0Q_{-1} = 10 => A = A M$
- b. $Q_0Q_{-1} = 01 => A = A + M$
- c. Otherwise do nothing
- 3. Shift arithmetic right AQQ_{-1} and decrement the counter
- 4. If the counter is not zero then go back to step 2, otherwise finish

در اینجا، استیت دیاگرام مربوط به این الگوریتم را نیز مشاهده میکنید:



حال به بررسی ماژول های طراحی شده میپردازیم.

ابتدا خود ماژول booth را داریم که وظیفه تافیق واحد کنترل و مسیر داده می باشد:

```
module booth (input[3:0] multiplicand,input[3:0] multiplier,input rst,input
clk,output[7:0] result,output ended);
wire [2:0] A_shift;
wire [2:0] B_shift;
wire [3:0] B;
control_unit CU (B, rst, clk, A_shift, B_shift, sub_add, ended);
data_path DP (multiplicand, multiplier, rst, clk, A_shift, B_shift, sub_add,
ended, result, B);
endmodule
```

در اینجا، ورودی ها، سیگنال های ریست و کلاک، multiplier و multlipicand هستند و خروجی نیز سیگنال ended و عدد خروجی درون result میباشد. همچنین از سیگنال های A_shift و B_shift و B برای ارتباط بین DP و DP استفاده شده است.

حال به بررسی مسیر داده میپردازیم که در واقع ماژول data path میباشد:

```
module data path (input[3:0] multiplicand, input[3:0] multiplier, input rst,
   input clk, input[2:0] A_shift, input[2:0] B_shift, input sub_add,
   input ended, output reg[7:0] result, output reg[3:0] B);
reg [7:0] A;
always @(posedge clk or negedge rst) begin
   if (~rst) begin
        A <= {{4{multiplicand[3]}}, multiplicand};
        B <= {{4{multiplier[3]}}, multiplier};</pre>
        result <= 0;
   end else if (~ended) begin
        B <= B >> B shift;
        if (sub_add == 1) begin
            result <= result + (A << A_shift);
        if (sub_add == 0) begin
            result <= result - (A << A shift);
        end
   end
endmodule
```

در اینجا با ورودی گرفتن multiplier و multiplicand و سیگنال های ریست و کلاک و همچنین A_shift و B_shift و B_shift و sub_add و sub_add و sub_add و sub_add و sub_add و شیفت دادن) انجام می شود و سپس خروجی حاصل در result نگهداری می شود. همچنین B تغییر یافته نیز بعنوان خروجی در نظر گرفته می شود.

بلاک always با لبه بالارونده کلاک یا لبه یایین رونده ریست فعال می شود.

در حالت ریست multiplier و multiplicand، ساین اکستند می شوند و در B و A ذخیره می شوند. همچنین result نیز صفر می گردد.

در حالت پایان نیافته، B را به اندازه B_shift، شیفت راست میدهیم و سپس با توجه به عملیات (sub_add)، جمع یا تفریق را انجام میدهیم. (شیفت A به سمت چپ و جمع یا تفریق آن از result در نهایت معادل میشود با همان جمع یا تفریق و سپس شیفت به راست دادن)

حال به بررسی واحد کنترل میپردازیم:

```
module control_unit (input [3:0] B, input rst, input clk, output [2:0] A_shift,
output [2:0] B_shift, output sub_add, output done);
reg [2:0] shifted;
reg state;
wire [1:0] one_index;
wire [2:0] zero index;
localparam load = 0;
localparam calculate = 1;
find_one first_one (B, one_index);
find_zero first_zero (B, zero_index);
assign sub_add = B[0] & (~state);
assign B_shift = sub_add? zero_index : {1'b0, one_index};
assign A_shift = shifted + B_shift;
assign done = shifted + B_shift >= 4;
always @ (posedge clk or negedge rst) begin
   if (~rst) begin
       shifted <= 0;
       state <= calculate;</pre>
   end else begin
       state <= load;</pre>
       shifted <= shifted + B_shift;</pre>
   end
end
endmodule
```

در اینجا، ورودی های B و ریست و کلاک را داریم و با توجه به این مقادیر، مقدار لازم برای شیفت (A_shift و B_shift) بدست می آیند و همچنین عملیات (sub_add) و اتمام یا عدم اتمام (ended) نیز تعیین می شود.

در بلاک always، وقتی سیگنال ریست صفر شود، مقدار shifted برابر 0 و state بعدی برابر 1 می شود و در غیر اینصورت، state بعدی 0 و مقدار shifted نیز با مقدار B_shift

بیت sub add به کمک بیت B[0] و بیت sub add حاصل می شود.

مقدار B_shift بسته به sub_add به كمك جايگاه اولين صفر يا اولين 1 بدست ميآيد.

مقدار A_shift به کمک مقدار shifted و B_shift حاصل میگردد و ended نیز برای اطلاع رسانی وضعیت عملیات به کمک B_shift و B_shift بدست میآید.

در این ماژول، از دو ماژول find_one و instance ،find_zero گرفته شده است که به شرح زیر اند:

ماڑول find_one:

```
module find_one (input[3:0] A,output[1:0] out);
assign out = {~ (A[1] | A[0]), ~A[0] & (A[1] | ~A[2])};
endmodule
```

که جایگاه اولین یک را باز میگرداند. اگر اولین یک در 0 یا 1 بود، به وضوح بیت سمت چپ باید 0 باشد و در غیر اینصورت 1 باشد که این معادل است با:

~ (A [1] | A [0])

همچنین اگر اولین بیت 1 در 0 بود باید بیت سمت راست 0 باشد و همچنین اگر در 0 و 1، هیچ یکی وجود نداشت و در 2 وجود داشت بیت راست باید 0 باشد و در غیر اینصورت باید 1 باشد که معادل است با:

~A [0] & (A [1] | ~A [2])

و ماژول find_zero که مشابه ماژول بالا است با این تفاوت که بررسی میکند که اگر A کاملا شامل یک بود، آن را مشخص کند (به همین علت خروجی 3 بیتی است)

```
module find_zero (input[3:0] A, output[2:0] out);
assign out[2] = A[3] & A[2] & A[1] & A[0];
assign out[1] = A[1] & A[0] & (~(A[3] & A[2]));
assign out[0] = A[0] & (~A[1] | A[2]);
endmodule
```

اگر خروجی کاملا شامل یک باشد، [2]out أن را مشخص میكند. خروجی [0]out و [1]out نیز مشابه با منطق بالا بدست میآیند.

حال با بررسی چند حالت در تست بنج، از صحت کد خود اطمینان حاصل میکنیم:

```
module booth_TB ();
reg signed [3:0] A;
reg signed [3:0] B;
reg rstN = 1, clk = 1;
wire signed [7:0] res;
wire done;
booth MUL (A, B, rstN, clk, res, done);
always #10 clk = ~clk;
```

```
initial begin
    #20;
    A = 3;
    B = 4;
    rstN = 0;
    #20 rstN = 1;
    wait (done);
    $display("%d * %d = %d", A, B, res);
    #20;
   A = -3;
    B = 7;
    rstN = 0;
   #20 rstN = 1;
    wait (done);
    $display("%d * %d = %d", A, B, res);
    #20;
    A = -8;
    B = -6;
    rstN = 0;
    #20 rstN = 1;
    wait (done);
    $display("%d * %d = %d", A, B, res);
    #20;
    A = 0;
    B = -6;
    rstN = 0;
    #20 \text{ rstN} = 1;
    wait (done);
    $display("%d * %d = %d", A, B, res);
    #20;
    A = 4;
    B = 12;
   rstN = 0;
    #20 rstN = 1;
    wait (done);
    $display("%d * %d = %d", A, B, res);
    #20;
    $stop();
end
endmodule
```

و خروجي تست بنج، به صورت زير در ميآيد كه مشاهده مي شود دقيقا همان چيزي است كه انتظار داشتيم:

```
VSIM 6> restart
# Loading work.booth_TB
# Loading work.booth
# Loading work.find_one
# Loading work.find_zero
# Loading work.dp
VSIM 7> run -all
# 3 * 4 = 12
# -3 * 7 = -21
# -8 * -6 = 48
# 0 * -6 = 0
# 4 * -4 = -16
# Break in Module booth_TB at D:/matin/University/summer03/DSDLab/az5/booth_t.v line 63
VSIM 8>
```