آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش ۲

۱۴۰۳ مرداد ۱۴۰۳



امیرحسین ملک محمدی ۴۰۱۱۰۶۵۷۷ متین محمدی صادق محمدیان ۴۰۱۱۰۹۴۷۷

```
module UART(
input clk,
input start_sending,
input [6:0] data_to_send,
input serial_in,

output serial_out,
output sent,
output [6:0] recived_data,
output valid,
output recived

UART_sender sender (clk, start_sending, data_to_send, serial_out, sent);
UART_reciver reciver (clk, serial_in, valid, recived, recived_data);

endmodule

endmodule
```

شكل ١: كد وريلاگ قطعه اصلى

۱ شرح آزمایش

در این آزمایش میخواهیم یک UART طراحی کنیم. این قطعه از دو بخش فرستنده و گیرنده تشکیل شده است.

۱.۱ وروديها

ورودیهای دستگاه شامل سیگنال کلاک، ورودی شروع ارسال داده، داده ۷ بیتی، و ورودی سریال است.

۲.۱ خروجیها

خروجیهای قطعه شامل خروجی سریال، سیگنال اتمام ارسال، داده دریافت شده، صحت داده دریافت شده (مقایسه بیت توازن)، و اتمام دریافت داده است.

۲ کد وریلاگ

۱.۲ قطعه اصلی

در شكل .Fig اكد قطعه اصلى آمده.

این قطعه از دو بخش فرستنده و گیرنده تشکیل شده و ورودیها را به آنها میدهد و خروجیها را از آنها میگیرد.

۲.۲ ارسالکننده

در شکل .Fig کد ارسالکننده آمده.

این بخش یک متغییر ۴ بیتی به نام index دارد که نشان میدهد بیت چندم را باید ارسال کنیم. اول یک بیت که همان بیت شروع است را ارسال میکنیم. سپس بیت توازن را ارسال میکنیم و بعد داده ورودی را به ترتیب ارسال میکنیم. در نهایت نیز یک بیت ۰ که بیت پایان است را ارسال میکنیم.

در هر لبه بالارونده کلاک، اگر ورودی start فعال بود، مراحل فرستادن را شروع میکنیم و گرنه یا ارسال کردن را ادامه میدهیم یا اگر ارسال تمام شده بود، • را خروجی میدهیم و خروجی اتمام ارسال را فعال میکنیم

۳.۲ گرنده

در شکل .Fig کد گیرنده آمده.

این مدار دو حالت دارد، یکی حالت pre-start است (یعنی هنوز ورودی شروع نیامده) و حالت دیگر حالت recive است که یعنی ورودی شروع آمده و مدار در حال ورودی گرفتن است.

در این بخش یک متغییر ۳ بیتی به نام index داریم که نشان میدهد بیت ورودی را در کدام خانه ذخیره خواهیم کرد. زمانی که این متغییر به مقدار ۷ برسد یعنی فرایند ورودی گرفتن تمام شده.

خروجی valid وقتی ۱ میشود که فرایند دریافت تمام شده باشد و بیت توازن صحیح باشد.

٣ تست بنچ

در شكل .Fig كد تستبنچ آمده.

در این تست بنچ از UART دو نمونه میگیریم و خروجی اولی را به ورودی دومی وصل میکنیم. سپس به قطعه اول یک حرف ورودی میدهیم و صبر میکنیم تا قطعه دوم کامل دریافت کند. این کار را برای یک حرف دیگر نیز انجام میدهیم.

در شکل .Fig ۵ خروجی تستبنچ آمده.

خروجی طبق انتظار است. UART دوم داده را به درستی دریافت کرده است.

۲ نتیجهگیری

در این آزمایش ابتدا با زبان وریلاگ یک UART ساختیم سپس از آن دو نمونه گرفتیم و آنها را به هم وصل کردیم. دیدم که قطعه دوم به درستی ورودی را دریافت میکند.

```
module UART_sender (
         input clk,
         input start,
         input [6:0] data_in,
         output reg data_out,
         output reg done
     );
     wire [9:0] data_to_send ;
10
     assign data_to_send[0] = 1'b1;
11
12
     assign data_to_send[1] = ^data_in;
13
     assign data_to_send[8:2] = data_in[6:0];
     assign data_to_send[9] = 1'b0;
14
15
     reg [3:0] index = 4'd0;
17
     always @(posedge clk) begin
         if (start) begin
18
             index = 4'd0;
19
             done = 1'b0;
20
21
         end
         else if (index < 10)begin
22
23
             data_out = data_to_send[index];
             index = index + 1;
24
25
         end
         else begin
             data_out = 1'b0;
27
             done = 1'b1;
28
29
         end
     end
30
31
     endmodule
```

شكل ٢: كد وريلاگ ارسالكننده

```
module UART reciver (
         input clk,
         input data_in,
         output valid,
         output reg done,
         output [6:0]data_out
     );
     reg [7:0] data;
11
     assign data out = data[7:1];
     wire parity = ^data[7:1];
     wire parity recived = data[0];
     assign valid = (parity == parity recived) & done;
17
     localparam pre start = 1'b0;
     localparam recive = 1'b1;
     reg state = pre_start;
21
     reg [2:0] index = 3'd0;
     always @(posedge clk) begin
25
         if (state == pre start) begin
             if (data_in == 1'b1) state = recive;
             else state = pre_start;
             index = 3'd0;
             done = 1'b0;
         else if (state == recive) begin
             if (index == 3'd7) begin
                 state = pre start;
                 done = 1'b1;
             end
             data[index] = data in;
             index = index + 1;
         end
     end
     endmodule
```

شكل ٣: كد وريلاگ دريافتكننده

```
reg clk, start_sending1, serial_in1;
reg [6:0] data_to_send1;
wire [6:0] recived_data1;
reg start_sending2, serial_in2;
reg [6:0] data_to_send2;
wire [6:0] recived_data2;
UART u1 (clk, start_sending1, data_to_send1, serial_in1, serial_out1, sent1, recived_data1, valid1, recived1);
UART u2 (clk, start_sending2, data_to_send2, serial_out1, serial_out2, sent2, recived_data2, valid2, recived2);
always #5 clk = ~clk;
initial begin clk = 0;
     start sending1 = 1;
     start_sending2 = 0;
data_to_send1 = "A";
     $display("data to send : %c", data_to_send1);
     start_sending1 = 0;
     wait(recived2);
     $display("recived data : %c", recived_data2);
     start_sending1 = 1;
data_to_send1 = "*";
$display("data to send : %c", data_to_send1);
     start_sending1 = 0;
     $display("recived data : %c", recived_data2);
```

شكل ۴: كد تست بنچ

```
VSIM 57> run

# data to send : A
run

# recived data : A
# data to send : *
VSIM 58> run
# recived data : *
```

شكل ۵: خروجي تست بنچ