

## گزارش پروژه 4

CAD

امیرحسین علی خانی و صدرا مدائنی اول

810102564 و 810102479

طبق پروژه ۳، وزن هر ماژول به صورت زیر است:

• **C2**: ۱۱ گیت

• **C1**: ۱۰ گیت

• **S1**: ۱۳ گیت

• **S2**: ۱۳ گیت

بر اساس خروجی اسکریپت lut2mapper.py تعداد سلول‌های استفاده شده به شرح زیر است:

```
PS C:\CAD_CA4> python lut2mapper.py synth_output.v --cell c2 --count-cells
Found 2 LUT1 and 555 LUT2 instances (out of 557 $lut)
Total number of c2: 557
Total number of S1: 6
Total number of S2: 14
Created mapped design: mapped_synth_output.v
Created modules file: modules.v
PS C:\CAD_CA4> python lut2mapper.py synth_output.v --cell c1 --count-cells
Found 2 LUT1 and 555 LUT2 instances (out of 557 $lut)
Total number of c1: 557
Total number of S1: 6
Total number of S2: 14
Created mapped design: mapped_synth_output.v
Created modules file: modules.v
PS C:\CAD_CA4> █
```

• تعداد **C2** یا **C1**: ۵۵۷ عدد

• تعداد **S1**: ۶ عدد

• تعداد **S2**: ۱۴ عدد

• که با توجه به فایل پروژه ۳ اگر هزینه‌ها را همان مقدار در نظر بگیریم می‌شود 6378 گیت.



## جدول مقایسه پروژه ۳ و ۴



معیار	پروژه ۳	پروژه ۴	تحلیل
نوع طراحی	Structural (دستی)	Synthesis (Yosys با)	طراحی دستی معمولاً بهینه تر است.
تعداد کل گیت‌ها	۳۷۵۴	۶۳۸۷	افزایش حدود ۷۰٪ در حالت اتوماتیک.
تعداد ماژول‌های منطقی (C2)	(کمتر بوده)	۵۵۷	ابزار سنتز برای هر گیت منطقی یک C2 مصرف کرده است.
تعداد ماژول‌های حافظه (S1/S2)	۲۰	۲۰	تعداد فلیپ‌فلاپ‌ها در هر دو روش یکسان و بهینه است.

مقایسه نشان می‌دهد که تعداد گیت‌های معادل در روش سنتز اتوماتیک (پروژه ۴) نسبت به روش طراحی دستی (پروژه ۳) افزایش یافته است. دلایل تفاوت این است که در پروژه ۴، از دستور synth -lut 2 استفاده شد که مدار را به صورت کورکورانه به LUT‌های ۲ ورودی می‌شکند و همه آن‌ها به سلول C2 (با هزینه ۱۱) مپ می‌شوند. ابزار سنتز در این روش نمی‌تواند مثل یک طراح انسان، از قابلیت‌های خاص سلول‌ها (مثل استفاده از C1 با هزینه ۱۰ یا ترکیب چند گیت در یک ماژول) استفاده کند. و ابزارهای سنتز عمومی (مثل Yosys بدون کتابخانه اختصاصی) معمولاً نمی‌توانند ساختارهای خاص الگوریتم (مثل جمع‌کننده‌ها یا ضرب‌کننده‌ها) را به اندازه طراحی دستی فشرده‌سازی کنند، مگر اینکه از تکنیک‌های پیشرفته‌تر (Techmapping دقیق) استفاده

شود. اگرچه روش اتوماتیک زمان طراحی را بسیار کاهش می‌دهد (چند ثانیه در برابر چند روز)، اما هزینه آن افزایش مساحت مدار (Area) است.

حالا باید طریقه مپ کردن DFF, SDFF, lut2, lut1 به ماژولهای Actel را بکشیم:





امتیازی:

ابزار **Synopsys Synplify Pro** این ابزار با استفاده از فرآیندی به نام **Technology Mapping** کار می کند. در این فرآیند، ابزار ابتدا کد را به بلوک های منطقی عمومی (Generic Boolean Logic) تبدیل کرده و بهینه سازی می کند. سپس با استفاده از یک فایل کتابخانه (Technology Library) که مشخصات دقیق سلول های (Actel) مثل تابع منطقی C1 و C2 و هزینه آن ها (در آن تعریف شده است، بلوک های منطقی را با الگوریتم های پوشش دهی (Covering Algorithms) به این سلول ها نگاشت می کند.

همچنین ابزار متن باز **Yosys** نیز با استفاده از دستورات `dfflibmap` (برای فلیپ فلاپ‌ها) و `abc` (برای منطق ترکیبی) قابلیت انجام همین کار را دارد، مشروط بر اینکه فایل توصیف سلول‌ها (Liberty File) به آن داده شود.