

گزارش پروژه 4

CAD

امیرحسین علی خانی و صدرا مدائی اول

810102564 و 810102479

طبق پروژه ۳، وزن هر ماثول به صورت زیر است:

• **C2**: ۱۱ گیت

• **C1**: ۱۰ گیت

• **S1**: ۱۳ گیت

• **S2**: ۱۳ گیت

بر اساس خروجی اسکریپت lut2mapper.py تعداد سلول‌های استفاده شده به شرح زیر است:

```
PS C:\CAD_C4> python lut2mapper.py synth_output.v --cell c2 --count-cells
Found 2 LUT1 and 555 LUT2 instances (out of 557 $lut)
Total number of c2: 557
Total number of S1: 6
Total number of S2: 14
Created mapped design: mapped_synth_output.v
Created modules file: modules.v
PS C:\CAD_C4> python lut2mapper.py synth_output.v --cell c1 --count-cells
Found 2 LUT1 and 555 LUT2 instances (out of 557 $lut)
Total number of c1: 557
Total number of S1: 6
Total number of S2: 14
Created mapped design: mapped_synth_output.v
Created modules file: modules.v
PS C:\CAD_C4>
```

• تعداد **C1** یا **C2**: ۵۵۷ عدد

• تعداد **S1**: ۶ عدد

• تعداد **S2**: ۱۴ عدد

• که با توجه به فایل پروژه ۳ اگر هزینه ها را همان مقدار در نظر بگیریم می شود ۶۳۷۸ گیت.



جدول مقایسه پروژه ۳ و ۴


تحلیل	پروژه ۴	پروژه ۳	معیار
طراحی دستی معمولاً بهینه تر است.	Synthesis (با Yosys)	Structural (دستی)	نوع طراحی
افزایش حدود ۷۰٪ در حالت اتوماتیک.	۶۳۸۷	۳۷۵۴	تعداد کل گیت‌ها
ابزار سنتز برای هر گیت منطقی یک C2 مصرف کرده است.	۵۵۷	(کمتر بوده)	تعداد ماژول‌های منطقی (C2)
تعداد فلیپ‌فلاب‌ها در هر دو روش یکسان و بهینه است.	۲۰	۲۰	تعداد ماژول‌های حافظه (S1/S2)

مقایسه نشان می‌دهد که تعداد گیت‌های معادل در روش سنتز اتوماتیک (پروژه ۴) نسبت به روش طراحی دستی (پروژه ۳) افزایش یافته است. دلایل تفاوت این است که در پروژه ۴، از دستور synth-lut ۲ استفاده شد که مدار را به صورت کورکورانه به LUT‌های ۲ ورودی می‌شکند و همه آن‌ها به سلول C2 (با هزینه ۱۱) مپ می‌شوند. ابزار سنتز در این روش نمی‌تواند مثل یک طراح انسان، از قابلیت‌های خاص سلول‌ها (مثل استفاده از C1 با هزینه ۱۰ یا ترکیب چند گیت در یک ماژول) استفاده کند. و ابزارهای سنتز عمومی (مثل Yosys بدون کتابخانه اختصاصی) معمولاً نمی‌توانند ساختارهای خاص الگوریتم (مثل جمع کننده‌ها یا ضرب کننده‌ها) را به اندازه طراحی دستی فشرده‌سازی کنند، مگر اینکه از تکنیک‌های پیشرفته‌تر Techmapping (دقیق) استفاده

شود. اگرچه روش اتوماتیک زمان طراحی را بسیار کاهش می‌دهد (چند ثانیه در برابر چند روز)، اما هزینه آن افزایش مساحت مدار (Area) است.

حالا باید طریقه مپ کردن lut1, lut2, SDFF, DFF را باکشیم:





امتیازی:

ابزار **Synopsys Synplify Pro** این ابزار با استفاده از فرآیندی به نام **Technology Mapping** کار می کند. در این فرآیند، ابزار ابتدا کد را به بلوک های منطقی عمومی (Generic) تبدیل کرده و بهینه سازی می کند. سپس با استفاده از یک فایل کتابخانه Boolean Logic) که مشخصات دقیق سلول های (Technology Library) مثل تابع منطقی C1 و C2 و Covering هزینه آن ها (در آن تعریف شده است، بلوک های منطقی را با الگوریتم های پوشش دهی Algorithms) به این سلول ها نگاشت می کند.

همچنین ابزار متن باز **Yosys** نیز با استفاده از دستورات `dfflibmap` (برای فلیپ فلاپ ها) و `abc` (برای منطق ترکیبی) قابلیت انجام همین کار را دارد، مشروط بر اینکه فایل توصیف سلول ها (`Liberty`) به آن داده شود.