

گزارش پروژه ۳

CAD

امیرحسین علی خانی و صدرا مدائی اول

810102564 و 810102479


اولین کاری که کردیم تمام ماثول هایی که با استفاده از $c1, c2, s1, s2$ ساختیم رو در یک فایل قرار دادیم:

```

@ my_utils.v > f
1 module my_not(input inp, output out);
2 |   c1 inv (.A0(1'b1), .A1(1'b0), .SA(inp), .B0(1'b0), .B1(1'b0), .SB(1'b0), .S0(1'b0), .S1(1'b0), .f(out));
3 endmodule
4
5 module my_and(input a, input b, output out);
6 |   c1 and_g (.A0(1'b0), .A1(b), .SA(a), .B0(1'b0), .B1(1'b0), .SB(1'b0), .S0(1'b0), .S1(1'b0), .f(out));
7 endmodule
8
9 module my_or(input a, input b, output out);
10 |  c1 or_g (.A0(b), .A1(1'b1), .SA(a), .B0(1'b0), .B1(1'b0), .SB(1'b0), .S0(1'b0), .S1(1'b0), .f(out));
11 endmodule
12
13 module my_xor(input a, input b, output out);
14 |  c2 xor_g (.A0(1'b0), .D01(1'b1), .D10(1'b1), .D11(1'b0), .A1(a), .B1(1'b0), .A0(b), .B0(1'b1), .out(out));
15 endmodule
16
17 module my_mux2(input s, input i0, input i1, output out);
18 |  c1 mux (.A0(i0), .A1(i1), .SA(s), .B0(1'b0), .B1(1'b0), .SB(1'b0), .S0(1'b0), .S1(1'b0), .f(out));
19 endmodule
20
21 module my_mux4_one_cell(input [1:0] s, input i0, i1, i2, i3, output out);
22 |  c1 mux4 (
23 |   .S0(s[1]), .S1(1'b0),
24 |   .SA(s[0]), .A0(i0), .A1(i1),
25 |   .SB(s[0]), .B0(i2), .B1(i3),
26 |   .f(out)
27 );
28 endmodule
29
30 module half_adder(input a, input b, output sum, output cout);
31 |  my_xor xl(a, b, sum);
32 |  my_and al(a, b, cout);
33 endmodule
34
35 module full_adder(input a, input b, input cin, output sum, output cout);
36 |  wire not_cin;
37 |  my_not n1(cin, not_cin);

```

برای تست کردنشون تست بنچی نوشتم که اون ماثول هایی استفاده کردیم و برای صحت درستیش خروجی بگیره و نتیجه شد:



تصویر بالا خروجی شبیه‌سازی ماثول‌های پایه را نشان می‌دهد. همان‌طور که مشاهده می‌شود، سیگنال errors (خط سوم از بالا) در تمام طول شبیه‌سازی مقدار 0 را حفظ کرده است که نشان‌دهنده پاس شدن تمام تست‌هاست. در ادامه می‌پردازیم به دلیل اینکه چرا هر کدام از اون سیگنال‌ها درست است.

:**(my_adder8)** .1

در لحظه نشان‌داده شده، ورودی‌ها مقادیر $add_b = 100$ و $add_a = 56$ را دارند. خروجی sum مقدار 44 را نشان می‌دهد که نتیجه درسته.

:**(my_multiplier)** .2

ورودی‌ها مقادیر ماکزیمم 4 بیتی یعنی 1111 $mul_b = 15$ و 1111 $mul_a = 15$ را دارند. خروجی prod مقدار هگز 11100001 (معادل دسیمال 225) را نشان می‌دهد

:**(counter)** .3

سیگنال cnt_val به درستی با هر لبه کلاک افزایش می‌یابد (دبالت 0, 1, 2, 3, ... در پایین تصویر است). در انتهای شمارش، سیگنال cnt_co (Carry Out) به درستی فعال شده است.

4. گیت‌های منطقی و مالتی‌پلکسر:

تغییرات سیگنال‌های mux_out و w_xor, w_or, w_and متناظر با تغییرات ورودی‌ها بوده و تاخیر گیت‌ها در حد نرمال است.

در این پژوهش ما می‌حواسیم یک تولیدکننده هش (Hash Generator) در سطح RTL و به صورت تماماً Structural بود.

تمام گیت‌های منطقی (XOR, MUX, NOT, OR, AND) با استفاده از سلول‌های C1 و C2 ساخته شدند. برای کاهش هزینه، تا حد امکان از سلول C1 (که ۱۰ گیت است) برای پیاده‌سازی MUX و NOT استفاده شد. AND/OR

به جای استفاده از Full Adder معمولی (۵۵ گیت)، از یک طراحی فشرده مبتنی بر LUT در سلول C2 استفاده شد که هزینه هر بیت را به ۳۲ گیت کاهش داد.

برای جایگزینی عملیات چرخش (Rotate)، یک ضرب‌کننده 4×4 طراحی شد. از سلول S2 برای ساخت رجیسترها استفاده شد.

در طراحی‌های معمول، برای انتخاب ورودی رجیستر از یک MUX جداگانه استفاده می‌شود. در این طراحی، با توجه به اینکه سلول S2 دارای پایه‌های انتخاب S0 و S1 است، لاجیک انتخاب ورودی (بین مقدار اولیه و مقدار حلقه) به درون خود رجیستر منتقل شد که باعث شد حدود ۳۲۰ گیت صرفه جویی بشه.


از آنجا که ورودی‌های ضرب‌کننده دارای شیفت‌های مشخصی بودند (ضرب در بیت‌های خاص)، بسیاری از عملیات جمع عملاً جمع با صفر بودند. پس به جای استفاده از ۳ جمع‌کننده کامل ۸ بیتی، یک مدار جمع‌کننده اختصاصی طراحی شد که گیت‌های مربوط به جمع صفرها را حذف کرد. در طبقات اول که کری ورودی وجود نداشت، از Half Adder (۲۲ گیت) به جای Full Adder (۳۲ گیت) استفاده شد.


با توجه به اینکه پیام ورودی (msg) در طول پردازش ثابت است، رجیسترهاي داخلی پیام حذف شدند و ورودی‌ها مستقیماً به مالتی‌پلکسر انتخاب پیام متصل شدند. یعنی صرفه‌جویی حدود ۴۱۶ گیت.

تابع F با استفاده از ساختار مالتی‌پلکسری (If-Else) و با سلول ارزان C1 پیاده‌سازی شدند که بسیار کم‌هزینه‌تر از پیاده‌سازی با گیت‌های جداگانه بود.


در نهایت با چک کردن خروجی تعداد گیت‌ها شد ۳۷۵۴ و تمام تست کیس‌ها درست بود.

خروجی:





طراحی ما:



به منظور کاهش تعداد گیت‌ها به ۳۷۵۴، مالتی‌پلکسرهای ورودی رجیسترهاي A, B, C و D حذف شده و عملکرد آن‌ها با استفاده از پایه انتخاب S0 در سلول S2، به صورت داخلی پیاده‌سازی شده است (منطق ادغام‌شده‌ی مالتی‌پلکسر و رجیستر).