## Instrukční soubor mikrořadičů PIC16

Mnemonic, Operands		Description:	Chiefe		14-Bit	Opcode	•	Status	N-4-
		Description	Cycles	MSb			LSb	Affected	Notes
		BYTE-ORIENTED FILE REGIS	TER OPE	RATIO	NS				•
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C, DC, Z	2
ADDWFC	f, d	Add with Carry W and f	1	11	1101		ffff	C, DC, Z	2
ANDWF	f, d	AND W with f	1	00		dfff		Z Z	2
ASRF	f, d	Arithmetic Right Shift	l i	11		dfff	ffff	C, Z	2
LSLF	f, d	Logical Left Shift	1	11	0101		ffff	C, Z	2
LSRF	f, d	Logical Right Shift		11	0110	dfff	ffff	C, Z	2
	,							l '	2
CLRF	f	Clear f		0.0	0001	lfff	ffff	Z	2
CLRW		Clear W	1	0.0	0001		00xx	Z	_
COMF	f, d	Complement f	1	00		dfff	ffff	Z	2
DECF	f, d	Decrement f	1	00	0011		ffff	Z	2
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	2
IORWF	f, d	Inclusive OR W with f	1	00	0100	dfff	ffff	Z	2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	2
MOVWF	f	Move W to f	1	00	0000	1fff	ffff		2
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	c	2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	lc	2
SUBWF	f, d	Subtract W from f		00	0010	dfff	ffff	C. DC. Z	2
	,		l ·					-,, -	
SUBWFB	f, d	Subtract with Borrow W from f	1	11	1011		ffff	C, DC, Z	2
SWAPF	f, d	Swap nibbles in f	1	0.0	1110	dfff	ffff	_	2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	2
		BYTE ORIENTED SKIP (	PERATION	ONS					
DECFSZ	f, d	Decrement f, Skip if 0	1(2)	00	1011	dfff	ffff		1, 2
INCFSZ	f, d	Increment f, Skip if 0	1(2)	00	1111	dfff	ffff		1, 2
		BIT-ORIENTED FILE REGIST	ER OPER	RATION	is	•			
BCF	f, b	Bit Clear f	1	01	00bb	bfff	ffff		2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		2
		BIT-ORIENTED SKIP O	DERATIO	NS NS					
BTFSC	f, b	Bit Test f, Skip if Clear	1 (2)	01	10bb	bfff	ffff		1, 2
BTFSS	f, b	Bit Test f, Skip if Set	1 (2)	01		bfff	ffff		1, 2
211 00	1, 5	LITERAL OPERA	` '	01	1100	2111			1 1, 2
ADDLW	k	Add literal and W	1	11	1110	kkkk	kkkk	C, DC, Z	
ANDLW	k	AND literal with W	1	11	1001		kkkk	z	
IORLW	k	Inclusive OR literal with W	i	11		kkkk		z	
MOVLB		Move literal to BSR	1	00				_	
	k		l		0000				
MOVLP	k	Move literal to PCLATH	1	11	0001		kkkk		
MOVLW	k	Move literal to W	1	11	0000	kkkk			
SUBLW	k	Subtract W from literal	1	11			kkkk		
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	
		CONTROL OPERA							
BRA	k	Relative Branch	2	11	001k		kkkk		
BRW	-	Relative Branch with W	2	0.0	0000	0000	1011		1
CALL	k	Call Subroutine	2	10	0kkk	kkkk	kkkk		
CALLW	_	Call Subroutine with W	2	00	0000	0000	1010		
GOTO	k	Go to address	2	10		kkkk			
RETFIE	k	Return from interrupt	2	00	0000				
RETLW	k	Return with literal in W	2	11	0100	kkkk			
		Return from Subroutine	2	I					
RETURN	_	INHERENT OPERA		00	0000	0000	1000		
CLRWDT	_	Clear Watchdog Timer	1	00	0000	0110	0100	TO, PD	Т
		1		I				10, 50	1
NOP	_	No Operation	[ ]	00	0000	0000	0000		
OPTION -		Load or Hort_rtEO register with W		00	0000	0110	0010		
RESET	-	Software device Reset	1	00	0000	0000	0001	l	
SLEEP	-	Go into Standby mode	1	00	0000	0110	0011	TO, PD	
TRIS	<u>-</u>	Lead TRIS register with W	1	0.0	0000	0110	Offf	<u></u>	
		C-COMPILER OPT	IMIZED						
ADDFSR	n, k	Add Literal k to FSRn	1	11	0001	0nkk	kkkk		
MOVIW	n mm	Move Indirect FSRn to W with pre/post inc/dec	1	0.0	0000	0001	0nmm	Z	2, 3
		modifier, mm					kkkk		
	k[n]	Move INDFn to W, Indexed Indirect.	1	11	1111	0nkk	1nmm	z	2
MOVWI	n mm	Move W to Indirect FSRn with pre/post inc/dec	i	00	0000		kkkk	I -	2, 3
VIO V VVI	71 111111	modifier, mm			0000	0001	VVVV		
		rmounter min	I	I				1	1
	k[n]	Move W to INDFn, Indexed Indirect.	1	11	1111	1nkk			2

Note 1: If the Program Counter (PC) is modified, or a conditional test is true, the instruction requires two cycles. The second cycle is executed as a NOP.

<sup>2:</sup> If this instruction addresses an INDF register and the MSb of the corresponding FSR is set, this instruction will require one additional instruction cycle.

<sup>3:</sup> See Table in the MOVIW and MOVWI instruction descriptions.

### Základní pseudoinstrukce asembleru MPASM

**list p** = *typ\_procesoru* 

; informace překladači, pro jaký procesor je kód

#include "soubor"

; vloží soubor s definicemi, podprg., knihovnami...

#define název registr, bit

;definuje název pro bit registru (SFR a vlajky)

název EQU hodnota ; definice konstanty

**ORG** hodnota

; nastaví adresu pro uložení následujícího kódu

název MACRO

instrukce

-

**ENDM** ; vytvoří makroinstrukci z inst. v bloku

CBLOCK hodnota

název

**ENDC** ; definuje postupný seznam konstant s poč. "hodnota"

**END** ; konec kódu

goto \$-1 ;skok zpět o 1 instrukci

## Vyjádření čísel a symbolů v asembleru MPASM

#### **Soustava**

desítková .123 přepínání bank, opakování cyklů...

hexadecimální 0x7B adresy

**binární b'** 01111011' nastavování registrů po bitech

ASCII znaky 'A'

#### Doporučení pro označování symbolů

bity velká písmena BUTTON, CY

proměnné malá písmena pocet cisel, x

návěští velké počáteční, dále malá Skok, Funkce1

dvojtečka za návěštím (Skok: goto Skok)

#### Komentář ;komentář

Návěští a deklarace začínají od začátku řádku (0), instrukce odsazeny 2x tabelátorem doprava (9, s návěštím nepočítáno), parametry odsazeny o další tabelátor (17) a komentáře ještě o 2 tabelátory dále (33).

# Základní registry mikrořadiče PIC16F1508

BANKx			
INDF0			
INDF1			
PCL			
STATUS			
FSR0L			
FSR0H			
FSR1L			
FSR1H			
BSR			
WREG			
PCLATH			
INTCON			

#### STATUS:

U-0	U-0	U-0	R-1/q	R-1/q	R/W-0/u	R/W-0/u	R/W-0/u
_	_	_	TO	PD	Z	DC <sup>(1)</sup>	C <sup>(1)</sup>
bit 7							bit 0

# Vstupy a výstupy přípravku

	Vstupy	Výstupy			
SW1	PORTC0 (RC0)	LED1 (LED4R)	PORTC5 (RC5/PWM1)		
SW2	PORTC4 (RC4)	LED2 (LED4G)	PORTC3 (RC3/PWM2)		
BT1	PORTA4 (RA4)	LED3 (LED4B)	PORTA2 (RA2/PWM3)		
BT2	PORTA5 (RA5)	Piezo-menič	PORTC1 (RC1/PWM4)		
P1	PORTC2 (RC2/AN6)	SPI !CS	PORTC6 (RC6)		
P2	PORTB4 (RB4/AN10)	SPI SDO	PORTC7 (RC7)		
UART RX	PORTB5 (RB5)	SPI SCK	PORTB6 (RB6)		
		UART TX	PORTB7 (RB7)		