결 과 보 고 서

과제명: 반도체 결함 패턴 분류를 위한 Score-Margin 기반

난이도 적응형 Tiny NPU Datapath 설계

— OpenROAD(ORFS) 기반 ASAP7 7 nm PPA 비교 분석

팀　　명: Pin_Pineapple_Applepen(PPA)

이화여자대학교 전자전기공학과　윤현서 · 최서현 · 윤홍은

지도교수: 최종윤

경북대학교 IDEC 2026 창의 회로설계 챌린지

1. 과제 개요

고정 경로 CNN 가속기는 입력 난이도와 관계없이 모든 입력에 동일한 연산 경로를 수행한다. 그러나 실제 입력의 상당수는 얕은 특징만으로도 분류가 가능하며, 이들에게 전체 경로를 적용하는 것은 연산·시간·에너지의 낭비이다. 본 과제는 전단부(Conv1) 직후 **Early Classifier 점수의 Top-1 과 Top-2 차이(Score Margin)**를 난이도 지표로 사용하여, 입력마다 Easy / Medium / Hard 경로 중 하나를 선택하는 **난이도 적응형 NPU Datapath(AdaPath-NPU)**를 설계하였다.

Early-Exit 계열 기법(BranchyNet 등)은 분기 판단에 확률 분포의 엔트로피를 사용하므로 확률·로그 계산 또는 그 근사 회로가 필요하다. 본 설계는 비교기와 감산기만으로 계산되는 Score Margin 을 사용하며, 같은 판단 결과로 후단 연산을 생략(Easy)하거나 일부 채널만 활성화(Medium)한다. 주최 측 평가 구조에 맞추어 과제를 다음과 같이 구성하였다.

[표 1] 평가 항목별 과제 구성

구분	대상 모델 / 데이터	수행 내용
지정주제 (50 %)	주최 측 MNIST 레퍼런스 가속기와 주 경로 계층·채널 구성이 같은 모델 A	같은 주 경로에 AdaPath 적용 → 정확도 유지 조건에서 PPA 비교
자유주제 (30 %)	WM-811K 웨이퍼맵 결함 분류 (4 개 클래스, 모델 B)	같은 기법의 적용 전·후 (Baseline_WM vs AdaPath_WM) PPA 비교
확장 실험	MNIST, 확장 모델 B (Conv2 8 채널)	후단부가 큰 모델에서 Medium 경로의 기여 분리

[표 2] 비교 설계 대응표 (모두 동일 RTL 소스 adapath_top.v 에서 파라미터로 생성, Reference 제외)

설계	VARIANT	Conv2 / Medium 채널	클래스	데이터	비고
Reference	-	3 / -	10	MNIST	주최 측 chip.v, 항상 전체 경로
Baseline_A	0	3 / -	10	MNIST	본 팀 데이터패스, 항상 Hard, Early Classifier 없음
AdaPath_A	2	3 / 1	10	MNIST	**지정주제 제출 설계**
Baseline_B	0	8 / -	10	MNIST	확장 모델, 항상 Hard
Early-Exit_B	1	8 / -	10	MNIST	Medium 없는 2 경로 (기여 분리용)
AdaPath_B	2	8 / 4	10	MNIST	확장 모델 3 경로
Baseline_WM / AdaPath_WM	0 / 2	8 / 4	4	WM-811K	자유주제 (N_CLASS=4, 가중치·임계값·shift 별도)

모델 A 는 Reference 와 주 경로(Conv1 3 채널 → Conv2 3 채널 → FC 48→10)의 계층·채널 구성이 같다. 다만 가중치는 본 팀이 학습한 값이고, 정수 규약(가중치 INT8, 활성값 12-bit, bias 16-bit)과 Early Classifier 추가가 다르다. ASIC 합성에서는 세 설계 모두 가중치를 입력 포트로 두어 상수 전파 효과를 배제하였다.

본 과제의 기여는 다음 세 가지이다. 첫째, Score Margin 으로 입력 난이도를 판정하고 공통 전단부 이후의 연산 경로를 선택하는 스트리밍 데이터패스를 구현하였다. Easy 입력은 후단 추론을 생략하며, Medium 과 Hard 입력은 저장한 특징을 재생하여 일부 또는 전체 Conv2 채널을 사용한다. 둘째, Top-2

탐색을 직렬 비교 체인에서 이진 토너먼트 트리로 바꾸어, 처리 cycle 증가 없이 판단 회로의 조합 경로를 단축하였다. 셋째, 주최 측 Reference 와 항상 Hard 경로를 실행하는 Baseline_A 를 함께 비교하여 데이터패스 변경 효과와 적응형 경로 선택 효과를 분리하였다. 모델 A 는 선정 임계값에서 Easy/Hard 두 경로를 사용하며, Medium 경로의 기여는 확장 모델에서 별도로 평가하였다.

2. 설계 목표

지정주제의 전제 조건(정확도 유지)에서 PPA 개선을 목표로 하되, 다음 세 가지를 평가 원칙으로 정하였다. ① 연산량(MAC) 감소가 아니라 게이트레벨 스위칭 기반의 추론당 에너지로 평가한다. ② 판단 회로가 동작 주파수를 낮추지 않아야 한다. ③ Medium 경로의 기여는 Medium 이 없는 2 경로 구조와 분리하여 평가한다.


[표 3] 설계 목표 및 결과 (지정주제: Reference 대비 AdaPath_A)

항목	목표	결과	판정
분류 정확도	Reference 이상 유지	970 / 1,000 (Reference 970 / 1,000, 주최 입력 순차 실행)	달성
평균 처리 cycle	Reference 대비 단축	1,334 → 852 cycle (36.1 % 감소)	달성
추론 지연 (pre-layout Fmax 기준)	Reference 대비 단축	2,140 → 1,425 ns (33.4 % 감소)	달성
추론당 에너지	Reference 대비 감소	17.7 → 16.2 nJ (8.9 % 감소, VCD 기반 추정)	달성
최대 동작 주파수	판단 회로로 인한 저하 없음	Baseline_A 597.9 / AdaPath_A 597.7 MHz (Reference 623.4 MHz)	달성
판단·제어 회로 면적	전체 면적의 5 % 이내	325.1 μm² (AdaPath_A 의 0.65 %, 단독 합성 기준 참고치)	달성
입출력 인터페이스	Reference 와 동일	동일 포트 래퍼, 주최 측 TB 로직 무수정 실행	달성
자유주제 (WM-811K)	적용 전·후 PPA 개선	MAC 23.5 % 감소, 정확도 0.31 %p 하락, 에너지 21.7 % 감소 (대리 추정)	추정 기준 달성

면적은 Early Classifier, Feature Map Buffer, 판단·제어 회로가 추가되므로 Reference 보다 증가한다. 이는 지연·에너지 이득과의 trade-off 로 3.6~3.7 절과 4 장에서 정량적으로 분석한다.

3. 설계 및 시뮬레이션


그림 1 은 학습부터 PPA 비교까지의 전체 설계·평가 흐름이다. 기능 검증은 Golden 모델과의 비트 정합으로, 전력은 게이트레벨 VCD 활동 기반 추정으로, 비교는 동일 모델·입력·조건을 명시하여 수행하였다.



[그림 1] AdaPath-NPU 설계 및 평가 흐름

3.1 전체 구조 및 데이터 흐름

AdaPath-NPU 는 세 영역으로 구성된다. **Region 1(공유 전단부)**은 28×28 입력을 1 pixel/cycle 로 스트리밍하여 Conv1(5×5, 3 채널)과 MaxPool 을 수행한다. 풀링 출력(12×12×3)은 Feature Map Buffer 와 Early Classifier 에 동시에 공급된다. **Region 2(난이도 판단 및 제어)**는 Early Classifier(AvgPool 3×3 → FC 48→10) 점수에서 Score Margin 을 계산하고 두 임계값과 비교해 모드를 결정한다. **Region 3(후단부)**는 Medium 또는 Hard 일 때만 버퍼를 재생(replay)하여 Conv2 와 Light/Full FC 를 수행한다. Easy 입력은 Early 점수로 결과를 출력하므로 Conv2 와 Light/Full FC 의 추론 연산을 생략한다(Early FC 는 수행하며, 클럭이 공급되는 레지스터의 전력은 남는다).



[그림 2] AdaPath-NPU 의 데이터 및 제어 흐름 (모델 A 의 선정 동작점에서는 Medium 미선택)


[표 4] 모드별 활성 경로와 연산량 (MNIST, 10 개 클래스)

모드	활성 경로	MAC (A)	MAC (B)
Easy	Conv1 + Early Classifier	43,680	43,680
Medium	Conv1 + Early Classifier + Conv2 일부 채널 + Light FC	48,640	63,520
Hard	Conv1 + Early Classifier + Conv2 전 채널 + Full FC	58,560	83,360
Baseline (항상 Hard)	Conv1 + Conv2 전 채널 + Full FC (Early Classifier 없음)	58,080	82,880
Reference	Conv1 + Conv2 + FC (항상)	58,080	-

A: Conv2 3 채널, Medium 1 채널. B: Conv2 8 채널, Medium 4 채널. 모드별 MAC 에는 Early FC(480 MAC)가 포함된다.


3.2 Score Margin 기반 난이도 판단과 Top-2 Finder 개선

Score Margin m = s(Top-1) − s(Top-2)는 분류기가 1 순위를 얼마나 확신하는지를 나타낸다. m ≥ T_high 이면 Easy, T_low ≤ m < T_high 이면 Medium, m < T_low 이면 Hard 로 판정한다. 판정이 미정(X)인 경우에도 안전하게 Hard 로 진행하도록 FSM 과 디코더를 if/else 우선순위 구조로 작성하였다.



[그림 3] 난이도 판단 및 모드 결정 흐름

10 개 점수의 Top-2 를 구하는 기존 회로는 Top-1 탐색(Pass 1, 9 단)과 해당 위치를 제외한 Top-2 탐색(Pass 2, 9 단)을 직렬로 연결하여 최대 18 개의 비교 단계가 형성되었고, 이 경로가 설계 전체의 임계 경로가 되었다. 이를 **이진 토너먼트 트리**로 재설계하였다(그림 4). 10 개 점수와 6 개 패딩 잎을 4 개의 병합 레벨로 축약하며, 각 노드는 (1 위 값, 1 위 index, 2 위 값)을 전달한다. 두 자식 A(낮은 index), B 의 병합 규칙은 A.v1 ≥ B.v1 이면 1 위=A, 2 위=max(A.v2, B.v1), 아니면 1 위=B, 2 위=max(A.v1, B.v2)이다. 동점이면 낮은 index 가 이기므로 기존 회로와 출력이 같다. 4 레벨은 트리의 구조적 깊이이며 4 cycle 이나 표준셀 4 단을 뜻하지 않는다. 출력 레지스터는 1 단 그대로이므로 처리 cycle 은 변하지 않는다.



[그림 4] Top-2 Finder: 직렬 비교 체인에서 이진 토너먼트 트리로

[표 5] Top-2 구조 개선에 따른 판단·제어 회로 단독 합성 결과 (Top-2, Margin, Decoder, FSM; Early Classifier 제외)

항목	기존 (비교기 체인)	개선 (토너먼트 트리)	변화
임계 경로	4,293 ps	1,071 ps	약 4.01 배 단축
면적	384.5 μm²	325.1 μm²	15.4 % 감소
기능 동일성	-	테스트한 400,000 벡터에서 출력 비트 동일	-

400,000 벡터는 무작위·동점 다수·경계값(최소/최대)·전부 동일 값을 포함한 테스트 결과이며, 전체 입력 공간에 대한 형식적 동등성 증명은 아니다.

3.3 소프트웨어 모델링, 임계값 탐색, 정수 양자화

세 출력(Early / Light / Full)을 가진 3-head 모델을 MNIST 학습셋 60,000 장으로 공동 학습하였다(표 6). 이후 테스트셋에서 (T_low, T_high)를 전수 탐색하여 '정확도 손실 0.5 %p 이내에서 평균 MAC 최소'인 동작점을 선택하였다. 이는 테스트셋 기반 동작점 탐색 결과이며, 독립 검증셋으로 임계값을 고정한 뒤 미사용 테스트셋으로 평가하는 절차는 4.2 절의 보완 과제로 남긴다. 정수 규약은 가중치 INT8, 활성값과 점수 인터페이스 signed 12-bit(포화), bias 누산기 도메인 16-bit, 재양자화 반올림 시프트이며, 이 규약으로 RTL 과 비트 단위로 일치하는 Golden 모델을 생성하였다.


[표 6] 학습 설정 (모델 A·B, MNIST / WM-811K 공통)

항목	설정	항목	설정
Optimizer	Adam, lr 2×10^{-3}	Scheduler	Cosine annealing
Epoch / Batch	30 / 128	손실	CE(Full) + 0.5·CE(Early) + 0.5·CE(Light)
입력	28×28, [0,1] 정규화	Random seed	고정하지 않음 (재학습 시 ±0.1 %p 수준 변동 가능)

[표 7] 모델별 정확도와 선정 동작점 (MNIST 테스트셋 10,000 장)

항목	모델 A (지정주제)	모델 B (확장)
Full / Light / Early 정확도 (float)	97.53 / 91.14 / 96.21 %	98.51 / 97.76 / 95.18 %
선정 동작점 모드 비율 (Easy / Medium / Hard)	94.0 / 0 / 6.0 %	82 / 8 / 10 %
AdaPath 정확도 / 평균 MAC 절감	97.47 % / 23.9 %	98.12 % / 40.9 %
정수 Hard 경로 정확도 (1,000 장, 같은 표본의 float 대비)	97.10 % (float 96.80 %, n=1,000)	97.80 % (float 97.95 %)

모델 A 는 Conv2 가 3 채널뿐이어서 1 채널 Light 경로의 정확도(91.14 %)가 낮다. 임계값 탐색은 Medium 구간을 두지 않는 것(T_low = T_high)이 최적이라고 판단하였고, 그 결과 모델 A 는 Easy/Hard 두 경로로 동작한다. 반면 후단부가 큰 모델 B 와 WM-811K 에서는 Medium 이 선택된다(3.8 절).




[그림 5] 모델 A 의 Score Margin 분포와 선정 임계값

3.4 RTL 설계와 주최 측 인터페이스 호환

RTL 은 채널 수·클래스 수를 파라미터화한 단일 소스(adapath_top.v)로 작성하였다. VARIANT(0: Baseline, 1: Early-Exit, 2: AdaPath)와 C2/C2_MED(모델 A·B), N_CLASS(MNIST 10, WM-811K 4) 및 각 모델의 가중치·임계값·shift 설정만 바꿔 표 2 의 비교 설계를 생성하였다. 주요 블록은 conv1_engine(75 MAC 병렬), fmap_buffer(144×36 bit), early_classifier, top2_finder, score_margin_calc, difficulty_decoder, mode_control_fsm, conv2_engine(채널 enable), fc_engine(Light/Full)이다.

주최 측 평가는 제출 프로젝트의 테스트벤치에서 입력 파일만 교체하는 방식이므로, 레퍼런스 chip 과 **포트 목록·폭이 같은 래퍼(chip_adapath.v)**를 제작하였다(그림 6). 레퍼런스 가중치 포트는 호환용으로 입력만 받고 사용하지 않으며, **본 팀이 학습한 가중치는 래퍼 내부 상수(adapath_weights.vh)로 고정**하였다. 레퍼런스는 rst_n 해제 직후부터 픽셀을 받으므로, clk 로 샘플링한 rst_n 의 상승을 검출하여 코어의 start 펄스를 생성한다(reset low 구간이 최소 1 clk 이상 관측되어야 함). 주최 측 top_tb.v 는 테스트벤치 로직을 수정하지 않았으며, 데이터 파일 경로만 프로젝트 내부 파일명으로 지정하였다. 시뮬레이션 top 은 top_tb_1000, 도구는 Vivado 2023.1 이다.



[그림 6] 주최 측 chip 인터페이스를 유지하는 래퍼

3.5 기능 검증


[표 8] 기능 검증 결과

검증 단계	방법	결과
판단·제어 회로 단위	Python Golden 200 벡터	200 / 200 일치
Top-2 Finder 개선	기존 회로와 400,000 벡터 비교 (무작위·동점·경계값)	테스트 벡터 전부 출력 동일
End-to-end	3 종 구조 × 9 장, 모드별 대표 이미지	27 / 27 Golden 일치
1,000 장 회귀 (모델 B)	MNIST 1,000 장 Golden (margin / mode / decision)	1,000 / 1,000 일치
게이트레벨 (A, B, Reference)	합성 넷리스트 + ASAP7 셀 모델 시뮬레이션	RTL 과 판정·모드·cycle 동일
주최 측 TB (Vivado 2023.1)	top_tb_1000, 테스트벤치 로직 무수정	Reference 96.7 % / A 96.6 % / B 99.9 %

[표 9] 주최 측 입력(input_1000.txt) 기준 정확도와 처리 cycle

설계	정답 (순차 입력)	정답률 (주최 TB)	평균 cycle (주최 TB)	평균 cycle (순차 입력)	모드 분포 (순차)
Reference	970 / 1,000	96.7 %	1,336	1,334	-
Baseline_A	970 / 1,000	-	-	985	0 / 0 / 1,000
AdaPath_A	**970 / 1,000**	96.6 %	854.8	**851.8**	960 / 0 / 40
AdaPath_B	1,000 / 1,000	99.9 %	870.3	867.2	870 / 60 / 70

input_1000.txt 는 서로 다른 100 장이 10 번 반복된 1,000 회 입력이므로 1,000 개의 독립 표본이 아니다. '순차 입력'은 1,000 회를 순서대로 1 회씩 처리한 결과이고, cycle 은 start(rst_n 해제)부터 valid_out 까지이다. '주최 TB'는 $urandom_range 로 복원 무작위 추출하므로 설계마다 추출된 표본 구성이 달라 정답률이 소폭 다르며, cycle 은 연속한 valid_out 사이 간격(리셋 포함)의 평균이다.




[그림 7] Vivado 2023.1 실행 화면 — 주최 측 top_tb_1000 실행 결과 (AdaPath_A)

제출 프로젝트(.xpr)를 Vivado 2023.1 에서 그대로 실행한 화면이다. 주최 측 테스트벤치가 1,000 회 처리 후 $stop(391 행)에서 정지하였고, Tcl 콘솔에 'Accuracy : 96%'가 출력되었다. Objects 창의 accuracy = 0x3C6(966), cnt = 0x3E8(1,000)이다.




[그림 8] 같은 0~415 ns 동안의 처리량 (Vivado, 주최 측 TB): Reference 30 장 vs AdaPath_A 46 장

같은 테스트벤치·같은 클럭에서 415 ns 동안 Reference 는 30 장, AdaPath_A 는 46 장을 분류하였다(두 설계 모두 해당 구간 전부 정답). 이미지당 평균 처리 cycle 이 1,336 에서 855 로 줄어든 효과가 파형에 그대로 나타난다.



[그림 9] Vivado 파형 (376~415 ns): Easy 이미지 42~45 와 Hard 이미지 46 의 내부 동작 비교

Easy 이미지(42~45)는 Early Classifier 가 끝난 직후 FSM 이 FRONT(1)에서 바로 출력으로 넘어가므로, Feature Map Buffer 재생·Conv2 채널 enable·Full FC 가 활성화되지 않는다. 이미지 46 만 Score Margin 이 57 로 임계값 63 보다 작아 Hard 로 판정되며 후단부가 동작한다. mode·margin 레지스터는 이미지마다 리셋되고 Easy 판정은 출력 직전 수 cycle 동안만 유지되므로, 이 배율에서는 리셋값(Hard=2)이 주로 보인다.



[그림 10] Vivado 파형 확대 (399~408 ns): Hard 판정 이미지 46 의 내부 처리 순서

Hard 판정 시 내부 동작은 ① Early Classifier 완료 → ② Score Margin 57 산출 및 판정 유효 → ③ FSM BACK(3) 전환 → ④ Feature Map Buffer 재생 시작 및 재생 데이터 유효 구간 → ⑤ Conv2 전 채널 enable(111)과 Full FC 동작 → ⑥ valid_out_6 출력과 누적 정답 수 증가(44 → 45) 순서로 진행된다. Hard 이미지 1 장의 추가 처리 시간은 Easy 대비 171 cycle 이다.

3.6 논리 합성 및 타이밍 (OpenROAD-flow-scripts, ASAP7)

모든 설계를 동일한 흐름(Yosys + ABC area 스크립트, 동일 SDC: 1 GHz 목표, 입출력 지연 20 %)으로 합성하고 OpenROAD 로 pre-layout STA 를 수행하였다. 가중치는 모든 설계에서 입력 포트로 두었다. 1 GHz 제약에서 모든 설계가 음수 slack 이므로, 임계 경로 지연을 1000 ps − WNS 로 구하고 그 역수를 pre-layout 추정 Fmax 로 사용하였다.

[표 10] 합성 결과 (pre-layout)

설계	Cell Area (μm²)	Reference 대비	임계 경로 (ps)	추정 Fmax (MHz)
Reference	32,085	+0.0 %	1,604	623.4
Baseline_A	45,501	+41.8 %	1,673	597.9
AdaPath_A	49,858	+55.4 %	1,673	597.7
Baseline_B	74,534	+132.3 %	1,845	542.0
AdaPath_B	98,708	+207.6 %	1,815	551.0

Top-2 Finder 개선 후 AdaPath_A 의 임계 경로는 판단 회로가 아니며, 판단 회로가 없는 Baseline_A 와 사실상 같은 Fmax(597.9 vs 597.7 MHz, 차이 0.04 %)를 얻었다. Reference 대비 4 % 낮은 것은 Conv2 MAC 경로(입력 포트 지연 포함)에서 결정되며 판단 회로와 무관하다. 면적 증가는 Feature Map Buffer(5,184 bit), Early Classifier FC, 제어 회로에서 발생한다. 판단·제어 회로(Top-2, Margin, Decoder, FSM) 단독 합성 면적은 325.1 μm²로, AdaPath_A 통합 합성 면적의 0.65 %에 해당한다(단독 합성과 통합 합성의 최적화 차이가 있어 참고치).


3.7 게이트레벨 VCD 기반 전력 및 추론당 에너지

벡터 없는(vectorless) 전력 추정은 기본 또는 지정 활동률을 적용하므로 입력별 모드 활성 패턴을 충분히 반영하지 못한다. 따라서 합성 넷리스트를 ASAP7 셀 모델로 게이트레벨 시뮬레이션(Icarus Verilog, 100 MHz)하여 스위칭 파형(VCD)을 추출하고, OpenSTA(read_vcd)로 평균 전력을 계산하였다. 한 런의 에너지는 E_run = P_avg × (t_end − t_start), 추론당 평균 에너지는 E_inf = E_run / N 이며, 측정 창에는 이미지마다 12 cycle 의 리셋 구간이 포함된다. 모드별 에너지는 Easy 4 장 런(이미지 1~4)과 Hard 1 장+Easy 3 장 런(이미지 5~8)의 차감으로 분리하였다(모델 B 의 Medium 은 이미지 15~18 런 사용). Reference 는 같은 이미지 12 장, Baseline_A 는 4 장의 평균이다. 따라서 모드별 값은 소수 대표 런 기반 추정이며, 서로 다른 Easy 이미지의 에너지가 같다는 근사를 포함한다.

[표 11] 모드별 추론당 에너지 (게이트레벨 VCD 기반 추정, 100 MHz)

설계 / 모드	에너지 (nJ)	Reference 대비
Reference (전체 경로)	17.7	-
Baseline_A (항상 Hard)	20.8	17.2 % 증가
AdaPath_A — Easy	15.8	11.0 % 감소
AdaPath_A — Hard	25.1	41.8 % 증가

설계 / 모드	에너지 (nJ)	Reference 대비
AdaPath_A 가중 평균 (Easy / Hard = 96 / 4 %)	**16.2**	**8.9 % 감소**
AdaPath_B 가중 평균 (확장 모델)	19.8	11.6 % 증가



[그림 11] 정확도 동일(970/1,000) 조건에서 Reference 대비 처리 cycle·지연·에너지·MAC·면적 (Reference = 1.0)

에너지 결과는 두 단계로 해석된다. 본 팀 데이터패스(Baseline_A)는 처리 cycle 을 26 % 줄였지만 Feature Map Buffer 등 레지스터가 늘어 추론당 에너지는 Reference 보다 17.2 % 많았다. 여기에 AdaPath 적응 경로가 같은 데이터패스 대비 에너지를 22.3 % 줄여, 최종적으로 Reference 대비 8.9 %의 에너지 감소를 얻었다. 두 감소율은 비교 분모가 다르므로 합산하지 않는다. 또한 AdaPath_A 는 Reference 대비 평균 실행 MAC 을 23.8 % 줄이지만 에너지 감소율은 이보다 작으며, 그 차이는 특징 저장과 Early Classifier, 제어 회로 및 순차 소자의 전력 때문이다. 셀 면적은 55.4 % 증가하므로, 본 결과는 면적을 추가로 사용하여 추론 지연과 에너지를 줄인 동작점으로 해석한다.


전력 구성을 보면 AdaPath_A 의 Easy 런에서 순차 소자(레지스터)가 전체 전력의 79 %를 차지한다. 이 분석은 CTS 이전이라 클럭망 전력이 포함되지 않았으므로, 전력 구성은 배치·배선 이후 다시 평가해야 한다. 남은 에너지의 대부분이 연산보다 레지스터에서 소모되므로, Easy 모드에서 후단부 레지스터의 클럭을 차단하는 클럭 게이팅이 다음 개선 대상이다(4.2 절).

[표 12] 효율 지표

설계	실행 MAC	에너지 (nJ)	실효 TOPS/W	등가 TOPS/W
Reference	58,080	17.7	6.55	6.55
Baseline_A	58,080	20.8	5.59	5.59
AdaPath_A	44,275	16.2	5.48	**7.19**

1 MAC = 2 operations. 실효 TOPS/W = 2 × 실행 MAC / 추론당 에너지. 등가 TOPS/W = 2 × Reference MAC(58,080) / 추론당 에너지로, 같은 분류 작업을 완료하는 효율이다. 본 측정에서는 실행 MAC 감소율이 에너지 감소율보다 커서 AdaPath_A 의 실효 지표가 낮아졌으므로, 두 지표를 평균 에너지·정확도와 함께 제시한다.

모드별 에너지를 고정한 혼합 모델로 입력 분포에 따른 에너지 이득 조건을 분석하였다(그림 12). Easy 비율을 p 라 하면 모델 A 의 평균 에너지는 E_A(p) = 25.15 − 9.37·p nJ 이다. 이 모델에서 Reference 대비 에너지 이득은 Easy 비율이 약 **79.1 %를 넘을 때** 발생하고, Baseline_A 대비 손익분기점은 약 46.5 %이다. 반면 Baseline_A 대비 처리 cycle 의 손익분기점은 약 18.1 %이므로, Easy 비율 18~46 % 구간에서는 처리 cycle 이 줄어도 에너지는 늘어날 수 있다. 즉 처리 cycle 이나 MAC 감소만으로 에너지 이득을 보장할 수 없음을 정량적으로 보여준다. 이 분석은 소수 대표 입력에서 유도한 모드별 에너지를 사용한 추정이며, 입력 분포가 바뀔 때의 모드별 에너지와 정확도 변화는 별도 검증이 필요하다.




[그림 12] 모드별 에너지 고정 가정에서의 AdaPath_A 에너지 손익분기점 (기존 결과를 이용한 계산 모델)

3.8 Medium 경로의 기여 분리

Medium 경로의 순수 기여를 분리하기 위해, 같은 Early Classifier 와 Score Margin 을 쓰되 Medium 이 없는 Early-Exit(2 경로)와 AdaPath(3 경로)를 임계값 전수 탐색으로 비교하였다(동일 정확도에서 최소 평균 MAC).

[표 13] Early-Exit 대비 AdaPath(Medium 추가)의 이득

조건	MNIST (모델 B)	WM-811K (모델 B)
동일 정확도에서 추가 MAC 절감	0 ~ 2.2 %	2 ~ 3 %
동일 MAC 에서 정확도 향상 (공격적 절감 구간)	최대 +0.19 %p	최대 +1.68 %p
Baseline 정확도 근처	차이 없음	거의 차이 없음
모델 A (Conv2 3 채널)	Medium 미선택 (2 경로로 수렴)	-



[그림 13] Pareto front 비교: Early-Exit vs AdaPath (WM-811K)

Medium 경로는 ① 후단부 연산이 크고 ② 입력 난이도 분포가 넓어 Early 와 Full 사이의 중간 확신 구간이 많을 때 효과가 있다. MNIST 처럼 대부분이 쉬운 데이터에서는 이득이 작고, 모델 A 에서는 임계값 탐색이 Medium 을 자동으로 제외한다. 따라서 데이터에 맞춰 임계값을 결정하는 본 설계 흐름이 2 경로와 3 경로 중 유리한 구성까지 선택하는 구조라는 점이 의미가 있다. 다만 모델 A 의 성과를 3 경로 전체의 성과로 해석하지 않는다.

3.9 자유주제: WM-811K 웨이퍼맵 결함 분류 적용

반도체 제조 공정의 웨이퍼맵 결함 패턴(WM-811K, 811,457 장 중 라벨 172,950 장)에서 정상(none), Center, Edge-Ring, Scratch 4 개 클래스를 클래스당 같은 개수(가장 적은 Scratch 기준 약 1,190 장)로 균형 추출하고, 웨이퍼 맵(웨이퍼 밖 / 정상 die / 불량 die)을 28×28 로 리사이즈한 뒤 8:2 로 학습·테스트를 나누었다. 모델 B 구조(4 개 클래스 출력)에 같은 AdaPath 기법을 적용하였으며, 데이터 준비·학습·정수화·RTL 생성은 MNIST 와 동일한 코드로 수행하였다. 선정 동작점은 정확도 0.31 %p 하락을 수용하고 연산량을 줄인 지점이다.

[표 14] WM-811K 적용 전·후 비교 (Baseline_WM = 항상 Hard)

항목	Baseline_WM	AdaPath_WM	변화
정확도 (테스트 954 장, float)	81.55 %	81.24 %	0.31 %p 하락
모드 개수 (Easy / Medium / Hard)	0 / 0 / 954	401 / 152 / 401 (42.0 / 15.9 / 42.0 %)	-
평균 MAC / 이미지	82,112	62,848	23.5 % 감소
Cell Area (μm²)	75,765	92,892	22.6 % 증가
추정 Fmax (MHz)	540.2	550.9	-
평균 처리 cycle / 이미지	985	944	4.1 % 감소
추론당 에너지 (nJ, 대리 추정)	33.4	26.2	21.7 % 감소

WM 에너지는 10 개 클래스 AdaPath_B 의 모드별 VCD 기반 에너지에 WM-811K 모드 비율을 가중한 대리 추정이다. Baseline_WM 값으로 AdaPath_B Hard 에너지를 사용하였으나 Baseline_WM 에는 Early 경로가 없으므로, 4 개 클래스 설계의 직접 전력 측정 결과와 구분한다.

4. 결과 및 기대효과

4.1 결과 요약

[표 15] 최종 결과 요약 (지정주제: Reference 대비 AdaPath_A)

지표	Reference	AdaPath_A	변화
정답 (주최 입력 순차 1,000 회)	970	970	유지
평균 처리 cycle (순차 입력)	1,334	851.8	36.1 % 감소
추정 Fmax (MHz, pre-layout)	623.4	597.7	4.1 % 감소
추론 지연 @추정 Fmax (ns)	2,140	1,425	33.4 % 감소
평균 실행 MAC / 추론	58,080	44,275	23.8 % 감소
추론당 에너지 (nJ, VCD 기반 추정)	17.7	16.2	8.9 % 감소
Cell Area (μm²)	32,085	49,858	55.4 % 증가

4.2 평가 범위, 한계 및 향후 개선

- **정확도 표본:** 주최 입력은 고유 100 장이 10 회 반복된 1,000 회 입력이므로 1,000 개의 독립 이미지에 대한 일반화 평가와 구분한다. 일반화 성능은 MNIST 테스트셋 10,000 장 결과(표 7)로 제시하였다.
- **임계값 선정:** 임계값을 테스트셋에서 탐색한 결과는 해당 데이터의 동작점 탐색이다. 독립 검증셋에서 임계값을 고정한 뒤 미사용 테스트셋으로 평가하는 절차가 추가로 필요하다.
- **전력 추정:** 전력은 소수 대표 입력의 게이트레벨 VCD 에 기반한 pre-layout 추정이며 실리콘 계측이 아니다. 배치·배선, 클럭망, 실제 입력 분포를 반영한 후속 검증이 필요하다. WM-811K 에너지는 대리 추정이다.
- **순차 소자 전력:** 남은 에너지의 대부분이 레지스터 전력이다. 모드 신호로 후단부 레지스터의 클럭을 차단하는 클럭 게이팅(ICG 셀)을 적용하면 Easy 모드 에너지를 추가로 줄일 수 있다.
- **면적:** Feature Map Buffer 와 Early Classifier 가 면적 증가의 주요인이다. 버퍼를 SRAM 매크로로 바꾸거나 Early Classifier 를 Full FC 와 시분할 공유하면 오버헤드를 줄일 수 있다.
- **런타임 동작점 조정:** difficulty_decoder 는 레지스터 임계값 모드(USE_REG_TH)를 지원하므로, 런타임에 정확도–연산량 동작점을 조정하는 운용으로 확장할 수 있다(전압·주파수를 바꾸는 DVFS 와는 구분).

4.3 기대효과

- **엣지 AI 저전력화:** Early Classifier·특징 버퍼·판단 및 제어 회로를 추가하여 쉬운 입력의 후단 연산을 생략함으로써, 배터리 기반 엣지 기기의 추론당 에너지와 지연을 함께 줄일 수 있다. 쉬운 입력의 비율이 손익분기점(약 79 %)보다 높은 응용에서 효과가 크다.
- **반도체 공정 검사 적용:** 웨이퍼맵 검사처럼 명확한 패턴이 다수인 공정 데이터에서 인라인 분류의 처리량을 높이고, 애매한 패턴만 정밀 경로로 보내는 계층적 검사에 활용할 수 있다.
- **설계 방법론:** 임계값 탐색 → 정수 Golden → 파라미터화 RTL → ORFS 합성 → 게이트레벨 VCD 전력까지 하나의 흐름으로 연결하여, 다른 모델·데이터셋에도 같은 절차로 적용할 수 있음을 보였다.

※ 참고문헌

[1] S. Teerapittayanon, B. McDanel, H. T. Kung, "BranchyNet: Fast inference via early exiting from deep neural networks," ICPR, 2016.

[2] M.-J. Wu, J.-S. R. Jang, J.-L. Chen, "Wafer map failure pattern recognition and similarity ranking for large-scale data sets," IEEE Trans. Semiconductor Manufacturing, 2015. (WM-811K)

[3] Y. LeCun et al., "Gradient-based learning applied to document recognition," Proc. IEEE, 1998. (MNIST)

[4] L. T. Clark et al., "ASAP7: A 7-nm finFET predictive process design kit," Microelectronics Journal, 2016.

[5] T. Ajayi et al., "Toward an open-source digital flow: First learnings from the OpenROAD project," DAC, 2019.