결 과 보 고 서

과제명: 반도체 결함 패턴 분류를 위한 Score-Margin 기반

난이도 적응형 Tiny NPU Datapath 설계

— OpenROAD(ORFS) 기반 ASAP7 7 nm PPA 비교 분석

팀　　명: Pin_Pineapple_Applepen(PPA)

이화여자대학교 전자전기공학과　윤현서 · 최서현 · 윤홍은

지도교수: 최종윤

경북대학교 IDEC 2026 창의 회로설계 챌린지

1. 과제 개요

고정 경로 CNN 가속기는 입력 난이도와 관계없이 모든 입력에 동일한 연산 경로를 수행한다. 그러나 실제 입력의 상당수는 얕은 특징만으로도 분류가 가능하며, 이들에게 전체 경로를 적용하는 것은 연산·시간·에너지의 낭비이다. 본 과제는 전단부(Conv1) 직후 **Early Classifier 점수의 Top-1 과 Top-2 차이(Score Margin)**를 난이도 지표로 사용하여, 입력마다 Easy / Medium / Hard 경로 중 하나를 선택하는 **난이도 적응형 NPU Datapath(AdaPath-NPU)**를 설계하였다.

Early-Exit 계열 기법(BranchyNet 등)은 분기 판단에 확률 분포의 엔트로피를 사용하므로 확률·로그 계산 또는 그 근사 회로가 필요하다. 본 설계는 비교기와 감산기만으로 계산되는 Score Margin 을 사용하며, 같은 판단 결과로 후단 연산을 생략(Easy)하거나 일부 채널만 활성화(Medium)한다.

관련 연구로, BranchyNet[1]은 엔트로피 기반 조기 종료와 여러 출구의 공동 학습을 제시하였고, Shallow-Deep Networks[7]는 최대 클래스 확률에 따른 조기 종료와 과도한 후단 계산의 영향을 분석하였다. CascadeCNN[6]은 확률 벡터의 Best-vs-Second-Best 계열 지표로 저정밀도 추론과 고정밀도 재계산을 선택하였다(부록 B). 따라서 본 과제는 조기 종료나 상위 점수 차이의 사용 자체를 새로운 개념으로 주장하지 않는다. 본 설계는 정수 로짓 차이의 비교·감산 회로, 공유 전단부와 제한된 경로 선택, 주최 측 인터페이스 통합을 하나의 RTL 로 구현하고, ASAP7 합성·STA 와 게이트레벨 VCD 기반 전력 추정까지 연결한 데 초점을 둔다. 플랫폼·모델 규모·평가셋이 달라 선행 연구와 절감률이나 면적을 직접 비교하지 않는다. 주최 측 평가 구조에 맞추어 과제를 다음과 같이 구성하였다.

[표 1] 평가 항목별 과제 구성

구분	대상 모델 / 데이터	수행 내용
지정주제 (50 %)	주최 측 MNIST 레퍼런스 가속기와 주 경로 계층·채널 구성이 같은 모델 A	같은 주 경로에 AdaPath 적용 → 정확도 유지 조건에서 PPA 비교
자유주제 (30 %)	WM-811K 웨이퍼맵 결함 분류 (4 개 클래스, 모델 B)	같은 기법의 적용 전·후 (Baseline_WM vs AdaPath_WM) PPA 비교
확장 실험	MNIST, 확장 모델 B (Conv2 8 채널)	후단부가 큰 모델에서 Medium 경로의 기여 분리

[표 2] 비교 설계 대응표 (모두 동일 RTL 소스 adapath_top.v 에서 파라미터로 생성, Reference 제외)

설계	VARIANT	Conv2 / Medium 채널	클래스	데이터	비고
Reference	-	3 / -	10	MNIST	주최 측 chip.v, 항상 전체 경로
Baseline_A	0	3 / -	10	MNIST	본 팀 데이터패스, 항상 Hard, Early Classifier 없음
AdaPath_A	2	3 / 1	10	MNIST	**지정주제 제출 설계**
Baseline_B	0	8 / -	10	MNIST	확장 모델, 항상 Hard
Early-Exit_B	1	8 / -	10	MNIST	Medium 없는 2 경로 (기여 분리용)
AdaPath_B	2	8 / 4	10	MNIST	확장 모델 3 경로

설계	VARIANT	Conv2 / Medium 채널	클래스	데이터	비고
Baseline_WM / AdaPath_WM	0 / 2	8 / 4	4	WM-811K	자유주제 (N_CLASS=4, 가중치·임계값·shift 별도)

모델 A 는 Reference 와 주 경로(Conv1 3 채널 → Conv2 3 채널 → FC 48→10)의 계층·채널 구성이 같다. 다만 가중치는 본 팀이 학습한 값이고, 정수 규약(가중치 INT8, 활성값 12-bit, bias 16-bit)과 Early Classifier 추가가 다르다. ASIC 합성에서는 세 설계 모두 가중치를 입력 포트로 두어 상수 전파 효과를 배제하였다.

본 과제의 기여는 다음 세 가지이다. 첫째, Score Margin 으로 입력 난이도를 판정하고 공통 전단부 이후의 연산 경로를 선택하는 스트리밍 데이터패스를 구현하였다. Easy 입력은 후단 추론을 생략하며, Medium 과 Hard 입력은 저장한 특징을 재생하여 일부 또는 전체 Conv2 채널을 사용한다. 둘째, Top-2 탐색을 직렬 비교 체인에서 이진 토너먼트 트리로 바꾸어, 처리 cycle 증가 없이 판단 회로의 조합 경로를 단축하였다. 셋째, 주최 측 Reference 와 항상 Hard 경로를 실행하는 Baseline_A 를 함께 비교하여 데이터패스 변경 효과와 적응형 경로 선택 효과를 분리하였다. 모델 A 는 선정 임계값에서 Easy/Hard 두 경로를 사용하며, Medium 경로의 기여는 확장 모델에서 별도로 평가하였다.

2. 설계 목표

지정주제의 전제 조건(정확도 유지)에서 PPA 개선을 목표로 하되, 다음 세 가지를 평가 원칙으로 정하였다. ① 연산량(MAC) 감소가 아니라 게이트레벨 스위칭 기반의 추론당 에너지로 평가한다. ② 판단 회로가 동작 주파수를 낮추지 않아야 한다. ③ Medium 경로의 기여는 Medium 이 없는 2 경로 구조와 분리하여 평가한다.


[표 3] 설계 목표 및 결과 (지정주제: Reference 대비 AdaPath_A)

항목	목표	결과	판정
분류 정확도	Reference 이상 유지	970 / 1,000 (Reference 970 / 1,000, 주최 입력 순차 실행)	달성
평균 처리 cycle	Reference 대비 단축	1,334 → 852 cycle (36.1 % 감소)	달성
추론 지연 (pre-layout Fmax 기준)	Reference 대비 단축	2,341 → 1,569 ns (33.0 % 감소)	달성
추론당 에너지	Reference 대비 감소	17.7 → 16.2 nJ (8.9 % 감소, VCD 기반 추정)	달성
최대 동작 주파수	판단 회로로 인한 저하 없음	Baseline_A 543.3 / AdaPath_A 543.1 MHz (Reference 569.8 MHz)	달성
판단·제어 회로 면적	전체 면적의 5 % 이내	325.1 μm² (AdaPath_A 의 0.65 %, 단독 합성 기준 참고치)	달성
입출력 인터페이스	Reference 와 동일	동일 포트 래퍼, 주최 측 TB 로직 무수정 실행	달성
자유주제 (WM-811K)	적용 전·후 PPA 개선	MAC 23.5 % 감소, 정확도 0.31 %p 하락, 에너지 21.7 % 감소 (대리 추정)	추정 기준 달성

면적은 Early Classifier, Feature Map Buffer, 판단·제어 회로가 추가되므로 Reference 보다 증가한다. 이는 지연·에너지 이득과의 trade-off 로 3.6~3.7 절과 4 장에서 정량적으로 분석한다.

3. 설계 및 시뮬레이션


그림 1 은 학습부터 PPA 비교까지의 전체 설계·평가 흐름이다. 기능 검증은 Golden 모델과의 비트 정합으로, 전력은 게이트레벨 VCD 활동 기반 추정으로, 비교는 동일 모델·입력·조건을 명시하여 수행하였다.



[그림 1] AdaPath-NPU 설계 및 평가 흐름

3.1 전체 구조 및 데이터 흐름

AdaPath-NPU 는 세 영역으로 구성된다. **Region 1(공유 전단부)**은 28×28 입력을 1 pixel/cycle 로 스트리밍하여 Conv1(5×5, 3 채널)과 MaxPool 을 수행한다. 풀링 출력(12×12×3)은 Feature Map Buffer 와 Early Classifier 에 동시에 공급된다. **Region 2(난이도 판단 및 제어)**는 Early Classifier(AvgPool 3×3 → FC 48→10) 점수에서 Score Margin 을 계산하고 두 임계값과 비교해 모드를 결정한다. **Region 3(후단부)**는 Medium 또는 Hard 일 때만 버퍼를 재생(replay)하여 Conv2 와 Light/Full FC 를 수행한다. Easy 입력은 Early 점수로 결과를 출력하므로 Conv2 와 Light/Full FC 의 추론 연산을 생략한다(Early FC 는 수행하며, 클럭이 공급되는 레지스터의 전력은 남는다).



[그림 2] AdaPath-NPU 의 데이터 및 제어 흐름 (모델 A 의 선정 동작점에서는 Medium 미선택)


[표 4] 모드별 활성 경로와 연산량 (MNIST, 10 개 클래스)

모드	활성 경로	MAC (A)	MAC (B)
Easy	Conv1 + Early Classifier	43,680	43,680
Medium	Conv1 + Early Classifier + Conv2 일부 채널 + Light FC	48,640	63,520
Hard	Conv1 + Early Classifier + Conv2 전 채널 + Full FC	58,560	83,360
Baseline (항상 Hard)	Conv1 + Conv2 전 채널 + Full FC (Early Classifier 없음)	58,080	82,880
Reference	Conv1 + Conv2 + FC (항상)	58,080	-

A: Conv2 3 채널, Medium 1 채널. B: Conv2 8 채널, Medium 4 채널. 모드별 MAC 에는 Early FC(480 MAC)가 포함된다.


3.2 Score Margin 기반 난이도 판단과 Top-2 Finder 개선

Score Margin m = s(Top-1) − s(Top-2)는 분류기가 1 순위를 얼마나 확신하는지를 나타낸다. m ≥ T_high 이면 Easy, T_low ≤ m < T_high 이면 Medium, m < T_low 이면 Hard 로 판정한다. 판정이 미정(X)인 경우에도 안전하게 Hard 로 진행하도록 FSM 과 디코더를 if/else 우선순위 구조로 작성하였다.



[그림 3] 난이도 판단 및 모드 결정 흐름

10 개 점수의 Top-2 를 구하는 기존 회로는 Top-1 탐색(Pass 1, 9 단)과 해당 위치를 제외한 Top-2 탐색(Pass 2, 9 단)을 직렬로 연결하여 최대 18 개의 비교 단계가 형성되었고, 이 경로가 설계 전체의 임계 경로가 되었다. 이를 **이진 토너먼트 트리**로 재설계하였다(그림 4). 10 개 점수와 6 개 패딩 잎을 4 개의 병합 레벨로 축약하며, 각 노드는 (1 위 값, 1 위 index, 2 위 값)을 전달한다. 두 자식 A(낮은 index), B 의 병합 규칙은 A.v1 ≥ B.v1 이면 1 위=A, 2 위=max(A.v2, B.v1), 아니면 1 위=B, 2 위=max(A.v1, B.v2)이다. 동점이면 낮은 index 가 이기므로 기존 회로와 출력이 같다. 4 레벨은 트리의 구조적 깊이이며 4 cycle 이나 표준셀 4 단을 뜻하지 않는다. 출력 레지스터는 1 단 그대로이므로 처리 cycle 은 변하지 않는다.



[그림 4] Top-2 Finder: 직렬 비교 체인에서 이진 토너먼트 트리로

[표 5] Top-2 구조 개선에 따른 판단·제어 회로 단독 합성 결과 (Top-2, Margin, Decoder, FSM; Early Classifier 제외)

항목	기존 (비교기 체인)	개선 (토너먼트 트리)	변화
임계 경로	4,293 ps	1,071 ps	약 4.01 배 단축
면적	384.5 μm²	325.1 μm²	15.4 % 감소
기능 동일성	-	테스트한 400,000 벡터에서 출력 비트 동일	-


400,000 벡터는 무작위·동점 다수·경계값(최소/최대)·전부 동일 값을 포함한 테스트 결과이며, 전체 입력 공간에 대한 형식적 동등성 증명은 아니다.

난이도 지표 비교. Score Margin 을 선택한 근거를 확인하기 위해, 같은 Early Classifier 로짓으로 Score Margin, 최대 softmax 확률, 엔트로피, Top-1 로짓을 비교하였다(모델 A, MNIST 10,000 장, Python float 분석, 그림 5). Full 대비 정확도 손실 0.5 %p 제약에서 Score Margin 은 네 지표 중 가장 작은 평균 MAC(44,079)을 보였으나 다른 지표와의 차이는 0.06~1.0 %로 작았고, Early 정답 여부를 구분하는 AUROC 는 최대 softmax 확률(0.953)이 Score Margin(0.950)보다 약간 높았다. Score Margin 은 확률 정규화와 exp·log 같은 비선형 연산 없이 비교·감산으로 구현된다는 이점이 있지만, Top-1 로짓보다 연산이 적은 것은 아니므로 '네 지표 중 최소 회로 비용'이라고 결론짓지 않는다. 즉 Score Margin 은 비선형 연산 없이 유리한 정확도–연산량 절충을 보인 지표로 해석한다(지표별 면적·지연은 측정하지 않음).

[표 6] 난이도 지표 비교 (모델 A, Full 대비 정확도 손실 0.5 %p 제약, 동일셋 탐색)

지표	필요 연산 (직접 계산 기준)	AUROC	정확도	평균 MAC	Hard 대비 MAC 절감
Score Margin	비교 트리 + 감산 1 (exp/log/나눗셈 없음)	0.950	97.03 %	44,079	24.73 %
최대 softmax 확률	exp 10, 덧셈 9, 정규화(나눗셈) + 최대값	0.953	97.03 %	44,106	24.68 %
엔트로피	softmax + log 10, 곱셈 10, 덧셈 9	0.950	97.03 %	44,256	24.43 %
Top-1 로짓	비교 9 (최대값만)	0.893	97.03 %	44,530	23.96 %

연산 수는 직접 수식 기준이며 합성 후 셀 수·면적·지연이 아니다. 판정만 필요하면 최대값 정규화 등으로 비선형 연산을 줄일 수 있다. 같은 테스트셋에서 탐색한 결과로 낙관 편향이 있을 수 있으며, 2-fold 교차 평가 평균 정확도는 Margin 97.02 %, 최대 softmax 96.99 %, 엔트로피 96.98 %, Top-1 97.00 %였다.



[그림 5] 모델 A 의 네 난이도 지표에 대한 동일셋 정확도–MAC Pareto 와 Early 정답 예측 AUROC

3.3 소프트웨어 모델링, 임계값 탐색, 정수 양자화

세 출력(Early / Light / Full)을 가진 3-head 모델을 MNIST 학습셋 60,000 장으로 공동 학습하였다(표 7). 이후 테스트셋에서 (T_low, T_high)를 탐색하여 'Full 경로 대비 정확도 손실 0.5 %p 이내에서 평균 MAC 최소'인 동작점을 선택하였다. 0.5 %p 는 주최 측 기준이 아니라 본 팀이 정한 내부 선정 규칙이다. 이 동작점은 테스트셋 기반 탐색 결과이므로, 임계값 선정과 평가를 분리한 교차 평가를 아래에 함께 제시한다. 정수 규약은 가중치 INT8, 활성값과 점수 인터페이스 signed 12-bit(포화), bias 누산기 도메인 16-bit, 재양자화 반올림 시프트이며, 이 규약으로 RTL 과 비트 단위로 일치하는 Golden 모델을 생성하였다.


[표 7] 학습 설정 (모델 A·B, MNIST / WM-811K 공통)

항목	설정	항목	설정
Optimizer	Adam, lr 2×10^{-3}	Scheduler	Cosine annealing
Epoch / Batch	30 / 128	손실	CE(Full) + 0.5·CE(Early) + 0.5·CE(Light)
입력	28×28, [0,1] 정규화	Random seed	고정하지 않음 (재학습 시 ±0.1 %p 수준 변동 가능)

[표 8] 모델별 정확도와 선정 동작점 (MNIST 테스트셋 10,000 장)

항목	모델 A (지정주제)	모델 B (확장)
Full / Light / Early 정확도 (float)	97.53 / 91.14 / 96.21 %	98.51 / 97.76 / 95.18 %
선정 동작점 모드 비율 (Easy / Medium / Hard)	94.0 / 0 / 6.0 %	82 / 8 / 10 %
AdaPath 정확도 / 평균 MAC 절감	97.47 % / 23.9 %	98.12 % / 40.9 %
정수 Hard 경로 정확도 (1,000 장, 같은 표본의 float 대비)	97.10 % (float 96.80 %, n=1,000)	97.80 % (float 97.95 %)

모델 A 는 Conv2 가 3 채널뿐이어서 1 채널 Light 경로의 정확도(91.14 %)가 낮다. 임계값 탐색은 Medium 구간을 두지 않는 것(T_low = T_high)이 최적이라고 판단하였고, 그 결과 모델 A 는 Easy/Hard 두 경로로 동작한다. 반면 후단부가 큰 모델 B 와 WM-811K 에서는 Medium 이 선택된다(3.8 절).



[그림 6] 모델 A 의 Score Margin 분포와 선정 임계값


임계값 선정과 평가의 분리 (2-fold 교차 평가). 임계값 선정과 평가에 같은 데이터를 쓰는 문제를 줄이기 위해, 고정 가중치 모델에 대해 테스트셋을 무작위로 반분하여 한쪽에서 동작점을 선정하고 다른 쪽에서 평가하는 2-fold 교차 평가를 5 개 분할 seed 로 반복하였다(표 9, 그림 7). 기존 보고점과 같은 25 개 분위수 후보로 선정하면 모델 A 는 평가 절반에서도 정확도 97.41 ± 0.18 %, MAC 절감 23.99 ± 0.23 %로 5 회 모두 0.5 %p 손실 예산을 지켰다. 반면 더 촘촘한 경계 전수 탐색에서는 모델 A 도 5 회 중 3 회 예산을 넘었고(손실 0.51 ± 0.04 %p), 모델 B 와 WM-811K 는 두 탐색법 모두 5 회 전부 예산을 넘었다(WM 손실 2.26 ± 1.48 %p). 즉 **선정 데이터에서 지킨 정확도 제약이 미사용 데이터에서 보장되지는 않으며**, 특히 표본이 작고 클래스가 어려운 WM-811K 에서 차이가 컸다. 이 분석은 이미 관찰된 테스트셋을 사후 분할한 것으로, 새로운 외부 테스트셋 검증은 아니다(표준편차는 분할 seed 에 따른 변동).

[표 9] 임계값 선정·평가 분리 결과 (2-fold × 5 분할 seed, 평가 절반 기준, Python float)

모델	탐색	정확도 (%)	Full 대비 손실 (%p)	Hard 대비 MAC 절감 (%)	Easy / Medium / Hard (%)	예산 초과
MNIST A	기존 보고점 (동일셋)	97.47	0.06	23.89	94.0 / 0 / 6.0	-
MNIST A	25 분위수 후보	97.41 ± 0.18	0.12	23.99 ± 0.23	94.4 / 0 / 5.6	0 / 5
MNIST A	경계 전수 탐색	97.02 ± 0.04	0.51	24.68 ± 0.02	97.1 / 0 / 2.9	3 / 5
MNIST B	기존 보고점 (동일셋)	98.12	0.39	40.94	82.0 / 8.0 / 10.0	-
MNIST B	경계 전수 탐색	97.79 ± 0.05	0.72	43.06 ± 0.12	85.9 / 9.2 / 4.9	5 / 5

모델	탐색	정확도 (%)	Full 대비 손실 (%p)	Hard 대비 MAC 절감 (%)	Easy / Medium / Hard (%)	예산 초과
WM-811K	기존 보고점 (동일셋)	81.24	0.31	23.64	42.0 / 15.9 / 42.0	-
WM-811K	경계 전수 탐색	79.29 ± 1.48	2.26	28.38 ± 1.30	55.5 / 9.1 / 35.4	5 / 5

선정 규칙: 선정 절반에서 Full 대비 정확도 손실 0.5 %p 이내의 최소 MAC. 평가 절반에서는 제약을 강제하지 않는다. MAC 절감의 분모는 Hard 경로(Early FC 포함)이다.



[그림 7] 임계값 선정·평가를 분리한 2-fold 결과 (5 개 분할 seed 의 평균 ± 표준편차, × = 기존 동일셋 동작점)

통계적 비교. 기존 동작점에서 AdaPath 와 같은 체크포인트의 Full 경로를 같은 이미지 쌍으로 비교하였다(표 10). 모델 A 는 97.47 % vs 97.53 %(Wilson 95 % 구간 97.14–97.76 % vs 97.21–97.82 %)이고, 불일치 쌍은 Full 만 정답 58 장, AdaPath 만 정답 52 장으로 McNemar exact p = 0.63 이었다. 모델 B 는 Full 만 정답인 쌍이 54 장 대 15 장으로 유의한 정확도 하락($p = 2.6\times10^{-6}$)이 있었으며, 이는 B 의 동작점이 0.39 %p 손실을 수용한 결과와 일치한다. 유의하지 않다는 결과(A, WM)는 동등성이나 비열등성의 증명이 아니며, 같은 테스트셋으로 임계값을 선정한 사후 비교라는 한계가 있다. 주최 측 input_1000.txt 는 고유 100 장의 10 회 반복이므로 통계 검정에서 제외하였다.

[표 10] 기존 동작점의 AdaPath vs Full 통계 비교 (같은 체크포인트, 이미지 단위)

모델	n	AdaPath (95 % CI)	Full (95 % CI)	b / c	McNemar p (Holm)
MNIST A	10,000	97.47 % (97.14–97.76)	97.53 % (97.21–97.82)	58 / 52	0.634 (1.0)
MNIST B	10,000	98.12 % (97.83–98.37)	98.51 % (98.25–98.73)	54 / 15	2.6×10^{-6} (7.8×10^{-6})
WM-811K	954	81.24 % (78.64–83.59)	81.55 % (78.97–83.88)	19 / 16	0.736 (1.0)


b = Full 만 정답, c = AdaPath 만 정답. 양측 exact 검정, 세 비교에 Holm 보정.

3.4 RTL 설계와 주최 측 인터페이스 호환

RTL 은 채널 수·클래스 수를 파라미터화한 단일 소스(adapath_top.v)로 작성하였다. VARIANT(0: Baseline, 1: Early-Exit, 2: AdaPath)와 C2/C2_MED(모델 A·B), N_CLASS(MNIST 10, WM-811K 4) 및 각

모델의 가중치·임계값·shift 설정만 바꿔 표 2 의 비교 설계를 생성하였다. 주요 블록은 conv1_engine(75 MAC 병렬), fmap_buffer(144×36 bit), early_classifier, top2_finder, score_margin_calc, difficulty_decoder, mode_control_fsm, conv2_engine(채널 enable), fc_engine(Light/Full)이다.

주최 측 평가는 제출 프로젝트의 테스트벤치에서 입력 파일만 교체하는 방식이므로, 레퍼런스 chip 과 **포트 목록·폭이 같은 래퍼(chip_adapath.v)**를 제작하였다(그림 8). 레퍼런스 가중치 포트는 호환용으로 입력만 받고 사용하지 않으며, **본 팀이 학습한 가중치는 래퍼 내부 상수(adapath_weights.vh)로 고정**하였다. 레퍼런스는 rst_n 해제 직후부터 픽셀을 받으므로, clk 로 샘플링한 rst_n 의 상승을 검출하여 코어의 start 펄스를 생성한다(reset low 구간이 최소 1 clk 이상 관측되어야 함). 주최 측 top_tb.v 는 테스트벤치 로직을 수정하지 않았으며, 데이터 파일 경로만 프로젝트 내부 파일명으로 지정하였다. 시뮬레이션 top 은 top_tb_1000, 도구는 Vivado 2023.1 이다.



[그림 8] 주최 측 chip 인터페이스를 유지하는 래퍼

3.5 기능 검증

[표 11] 기능 검증 결과


검증 단계	방법	결과
판단·제어 회로 단위	Python Golden 200 벡터	200 / 200 일치
Top-2 Finder 개선	기존 회로와 400,000 벡터 비교 (무작위·동점·경계값)	테스트 벡터 전부 출력 동일
End-to-end	3 종 구조 × 9 장, 모드별 대표 이미지	27 / 27 Golden 일치
1,000 장 회귀 (모델 B)	MNIST 1,000 장 Golden (margin / mode / decision)	1,000 / 1,000 일치
게이트레벨 (A, B, Reference)	합성 넷리스트 + ASAP7 셀 모델 시뮬레이션	RTL 과 판정·모드·cycle 동일

검증 단계	방법	결과
주최 측 TB (Vivado 2023.1)	top_tb_1000, 테스트벤치 로직 무수정	Reference 96.7 % / A 96.6 % / B 99.9 %

[표 12] 주최 측 입력(input_1000.txt) 기준 정확도와 처리 cycle

설계	정답 (순차 입력)	정답률 (주최 TB)	평균 cycle (주최 TB)	평균 cycle (순차 입력)	모드 분포 (순차)
Reference	970 / 1,000	96.7 %	1,336	1,334	-
Baseline_A	970 / 1,000	-	-	985	0 / 0 / 1,000
AdaPath_A	**970 / 1,000**	96.6 %	854.8	**851.8**	960 / 0 / 40
AdaPath_B	1,000 / 1,000	99.9 %	870.3	867.2	870 / 60 / 70

input_1000.txt 는 서로 다른 100 장이 10 번 반복된 1,000 회 입력이므로 1,000 개의 독립 표본이 아니다. '순차 입력'은 1,000 회를 순서대로 1 회씩 처리한 결과이고, cycle 은 start(rst_n 해제)부터 valid_out 까지이다. '주최 TB'는 $urandom_range 로 복원 무작위 추출하므로 설계마다 추출된 표본 구성이 달라 정답률이 소폭 다르며, cycle 은 연속한 valid_out 사이 간격(리셋 포함)의 평균이다.




[그림 9] Vivado 2023.1 실행 화면 — 주최 측 top_tb_1000 실행 결과 (AdaPath_A)

제출 프로젝트(.xpr)를 Vivado 2023.1 에서 그대로 실행한 화면이다. 주최 측 테스트벤치가 1,000 회 처리 후 $stop(391 행)에서 정지하였고, Tcl 콘솔에 'Accuracy : 96%'가 출력되었다. Objects 창의 accuracy = 0x3C6(966), cnt = 0x3E8(1,000)이다.



[그림 10] 같은 0~415 ns 동안의 처리량 (Vivado, 주최 측 TB): Reference 30 장 vs AdaPath_A 46 장

같은 테스트벤치·같은 클럭에서 415 ns 동안 Reference 는 30 장, AdaPath_A 는 46 장을 분류하였다(두 설계 모두 해당 구간 전부 정답). 이미지당 평균 처리 cycle 이 1,336 에서 855 로 줄어든 효과가 파형에 그대로 나타난다.



[그림 11] Vivado 파형 (376~415 ns): Easy 이미지 42~45 와 Hard 이미지 46 의 내부 동작 비교


Easy 이미지(42~45)는 Early Classifier 가 끝난 직후 FSM 이 FRONT(1)에서 바로 출력으로 넘어가므로, Feature Map Buffer 재생·Conv2 채널 enable·Full FC 가 활성화되지 않는다. 이미지 46 만 Score Margin 이 57 로 임계값 63 보다 작아 Hard 로 판정되며 후단부가 동작한다. mode·margin 레지스터는 이미지마다 리셋되고 Easy 판정은 출력 직전 수 cycle 동안만 유지되므로, 이 배율에서는 리셋값(Hard=2)이 주로 보인다.



[그림 12] Vivado 파형 확대 (399~408 ns): Hard 판정 이미지 46 의 내부 처리 순서

Hard 판정 시 내부 동작은 ① Early Classifier 완료 → ② Score Margin 57 산출 및 판정 유효 → ③ FSM BACK(3) 전환 → ④ Feature Map Buffer 재생 시작 및 재생 데이터 유효 구간 → ⑤ Conv2 전 채널 enable(111)과 Full FC 동작 → ⑥ valid_out_6 출력과 누적 정답 수 증가(44 → 45) 순서로 진행된다. Hard 이미지 1 장의 추가 처리 시간은 Easy 대비 171 cycle 이다.

런타임 임계값 스윕 (RTL 실측). difficulty_decoder 의 레지스터 임계값 모드(USE_REG_TH)를 최상위 포트로 연결하고, 주최 측 입력 1,000 회에 대해 TL = TH 를 0~400 으로 바꿔 가며 16 개 동작점을 RTL 로 측정하였다(그림 13). TH = 63 에서 기존 결과(정답 970, 평균 851.84 cycle, Easy/Hard 960/40)가 재현되었다. TH 를 높이면 Hard 수가 0(TH = 0)에서 730(TH = 400)까지 늘고 평균 cycle 은 845.0 에서 969.8 로 증가하여, 칩을 다시 합성하지 않고 런타임에 정확도–연산 시간 동작점을 바꿀 수 있음을 확인하였다. 한편 이 입력 집합에서는 TH = 0~30(전부 Easy)이 정답 980 개로 오히려 높아 TH = 63 을 지배하였다. 이는 고유 100 장으로 구성된 입력의 특성으로, MNIST 테스트셋 10,000 장에서는 Early 경로 단독 정확도(96.21 %)가 Full 경로(97.53 %)보다 낮다. 따라서 이 스윕은 런타임 조정 기능의 검증이며, 이 입력에서의 최적 임계값을 일반화하지 않는다.



[그림 13] 모델 A 런타임 임계값 스윕 (RTL 실측, 주최 측 입력 1,000 회): 정확도–평균 처리 cycle

3.6 논리 합성 및 타이밍 (OpenROAD-flow-scripts, ASAP7)

모든 설계를 동일한 흐름(Yosys + ABC area 스크립트, 동일 SDC 규칙: 입출력 지연 = 클럭 주기의 20 %)으로 합성하고 OpenROAD 로 pre-layout STA 를 수행하였다. 가중치는 모든 설계에서 입력 포트로 두었다. 입력 지연이 주기에 비례하므로, 단일 주기의 WNS 로 Fmax 를 역산하지 않고 클럭 주기를 1.0~2.4 ns 로 스윕하여 최악 slack 이 0 이 되는 주기(인접 두 점의 선형 보간)를 통과 주기로 구하였다. 또한 추론 중 값이 바뀌지 않는 가중치 포트를 false path 로 둔 조건(레지스터 간·픽셀 입력 경로 기준)의 Fmax 를 함께 제시한다.

[표 13] 합성 결과 (pre-layout, 클럭 주기 스윕)

설계	Cell Area (μm²)	Reference 대비	통과 주기 (ps)	Fmax (MHz, SDC 규칙)	Fmax (MHz, 가중치 정적)
Reference	32,085	+0.0 %	1,755	569.8	674.6
Baseline_A	45,501	+41.8 %	1,841	543.3	626.7
AdaPath_A	49,858	+55.4 %	1,841	543.1	627.4
Baseline_B	74,534	+132.3 %	2,056	486.4	557.4
AdaPath_B	98,708	+207.6 %	2,019	495.4	560.6

통과 주기·Fmax(SDC 규칙)는 입출력 지연 20 % 조건에서 최악 slack = 0 인 주기이다. 이 조건의 임계 경로는 세 설계 모두 가중치 입력 포트에서 시작한다. '가중치 정적'은 가중치 포트를 false path 로 둔 결과이다.

Top-2 Finder 개선 후 AdaPath_A 의 Fmax 는 판단 회로가 없는 Baseline_A 와 두 조건 모두에서 같다(SDC 규칙 543.1 vs 543.3 MHz, 가중치 정적 627.4 vs 626.7 MHz). 즉 판단 회로가 동작 주파수를 낮추지 않는다. Reference 대비 SDC 규칙 기준 4.7 %, 가중치 정적 기준 7.0 % 낮은데, 이는 판단 회로가 아니라 본 팀 데이터패스(Conv2 가중치 입력 경로, FC·FSM 제어 경로)에서 결정된다. 면적 증가는 Feature Map Buffer(5,184 bit), Early Classifier FC, 제어 회로에서 발생한다. 판단·제어


회로(Top-2, Margin, Decoder, FSM) 단독 합성 면적은 325.1 μm²로, AdaPath_A 통합 합성 면적의 0.65 %에 해당한다(단독 합성과 통합 합성의 최적화 차이가 있어 참고치).

3.7 게이트레벨 VCD 기반 전력 및 추론당 에너지

벡터 없는(vectorless) 전력 추정은 기본 또는 지정 활동률을 적용하므로 입력별 모드 활성 패턴을 충분히 반영하지 못한다. 따라서 합성 넷리스트를 ASAP7 셀 모델로 게이트레벨 시뮬레이션(Icarus Verilog, 100 MHz)하여 스위칭 파형(VCD)을 추출하고, OpenSTA(read_vcd)로 평균 전력을 계산하였다. 한 런의 에너지는 E_run = P_avg × (t_end − t_start), 추론당 평균 에너지는 E_inf = E_run / N 이며, 측정 창에는 이미지마다 12 cycle 의 리셋 구간이 포함된다. 모드별 에너지는 Easy 4 장 런(이미지 1~4)과 Hard 1 장+Easy 3 장 런(이미지 5~8)의 차감으로 분리하였다(모델 B 의 Medium 은 이미지 15~18 런 사용). Reference 는 같은 이미지 12 장, Baseline_A 는 4 장의 평균이다. 따라서 모드별 값은 소수 대표 런 기반 추정이며, 서로 다른 Easy 이미지의 에너지가 같다는 근사를 포함한다.

[표 14] 모드별 추론당 에너지 (게이트레벨 VCD 기반 추정, 100 MHz)

설계 / 모드	에너지 (nJ)	Reference 대비
Reference (전체 경로)	17.7	-
Baseline_A (항상 Hard)	20.8	17.2 % 증가
AdaPath_A — Easy	15.8	11.0 % 감소
AdaPath_A — Hard	25.1	41.8 % 증가
AdaPath_A 가중 평균 (Easy / Hard = 96 / 4 %)	**16.2**	**8.9 % 감소**
AdaPath_B 가중 평균 (확장 모델)	19.8	11.6 % 증가




[그림 14] 정확도 동일(970/1,000) 조건에서 Reference 대비 처리 cycle·지연·에너지·MAC·면적 (Reference = 1.0)

에너지 결과는 두 단계로 해석된다. 본 팀 데이터패스(Baseline_A)는 처리 cycle 을 26 % 줄였지만 Feature Map Buffer 등 레지스터가 늘어 추론당 에너지는 Reference 보다 17.2 % 많았다. 여기에

AdaPath 적응 경로가 같은 데이터패스 대비 에너지를 22.3 % 줄여, 최종적으로 Reference 대비 8.9 %의 에너지 감소를 얻었다. 두 감소율은 비교 분모가 다르므로 합산하지 않는다. 또한 AdaPath_A 는 Reference 대비 평균 실행 MAC 을 23.8 % 줄이지만 에너지 감소율은 이보다 작으며, 그 차이는 특징 저장과 Early Classifier, 제어 회로 및 순차 소자의 전력 때문이다. 셀 면적은 55.4 % 증가하므로, 본 결과는 면적을 추가로 사용하여 추론 지연과 에너지를 줄인 동작점으로 해석한다.

에너지가 어디서 소모되는지 확인하기 위해 셀 단위 전력을 블록별로 합산하였다(그림 15). 합성 과정에서 이름이 유지되는 레지스터는 소속 블록으로, 이름이 없는 조합 논리는 하나의 항목으로 집계하였다. 세 가지가 확인된다. ① 연산 생략 효과는 조합 논리에서 뚜렷하다. Easy 에서 조합 논리 에너지는 3.39 nJ 로 Baseline_A(7.65 nJ)의 절반 이하이다. ② 반면 Easy 에서도 Conv2·Pool2·FC 의 레지스터는 연산 없이 클럭만 공급받으며 **3.65 nJ(Easy 에너지의 23 %)**를 소모한다. ③ Feature Map Buffer(5,184 bit 레지스터)는 Easy 에서 5.24 nJ(33 %)로 가장 큰 단일 블록이다. 이 분석은 CTS 이전이라 클럭망 전력이 포함되지 않았으며(Easy 런에서 순차 소자 비중 79 %), 배치·배선 이후 다시 평가해야 한다.



[그림 15] 블록별 추론당 에너지 (게이트레벨 VCD 기반 추정, 100 MHz; Reference 는 이미지 1~4 런, Hard 는 런 차감 추정)


②의 유휴 에너지는 Easy 판정 시 후단부 레지스터의 클럭을 차단하는 클럭 게이팅의 직접적인 대상이다. 이 에너지를 모두 제거할 수 있다고 가정한 상한 추정에서 Easy 에너지는 12.1 nJ, 가중 평균은 12.7 nJ 로 Reference 대비 28.7 % 감소이 된다. ICG 셀과 게이팅 제어의 오버헤드는 반영하지 않은 값이므로 실제 이득은 이보다 작으며, 구현과 재측정으로 확인해야 한다(4.2 절).

[표 15] 효율 지표

설계	실행 MAC	에너지 (nJ)	실효 TOPS/W	등가 TOPS/W
Reference	58,080	17.7	6.55	6.55
Baseline_A	58,080	20.8	5.59	5.59
AdaPath_A	44,275	16.2	5.48	**7.19**

1 MAC = 2 operations. 실효 TOPS/W = 2 × 실행 MAC / 추론당 에너지. 등가 TOPS/W = 2 × Reference MAC(58,080) / 추론당 에너지로, 같은 분류 작업을 완료하는 효율이다. 본 측정에서는 실행 MAC 감소율이 에너지 감소율보다 커서 AdaPath_A 의 실효 지표가 낮아졌으므로, 두 지표를 평균 에너지·정확도와 함께 제시한다.

모드별 에너지를 고정한 혼합 모델로 입력 분포에 따른 에너지 이득 조건을 분석하였다(그림 16). Easy 비율을 p 라 하면 모델 A 의 평균 에너지는 E_A(p) = 25.15 − 9.37·p nJ 이다. 이 모델에서 Reference 대비 에너지 이득은 Easy 비율이 약 **79.1 %를 넘을 때** 발생하고, Baseline_A 대비 손익분기점은 약 46.5 %이다. 반면 Baseline_A 대비 처리 cycle 의 손익분기점은 약 18.1 %이므로, Easy 비율 18~46 % 구간에서는 처리 cycle 이 줄어도 에너지는 늘어날 수 있다. 즉 처리 cycle 이나 MAC 감소만으로 에너지 이득을 보장할 수 없음을 정량적으로 보여준다. 이 분석은 소수 대표 입력에서 유도한 모드별 에너지를 사용한 추정이며, 입력 분포가 바뀔 때의 모드별 에너지와 정확도 변화는 별도 검증이 필요하다.




[그림 16] 모드별 에너지 고정 가정에서의 AdaPath_A 에너지 손익분기점 (기존 결과를 이용한 계산 모델)

3.8 Medium 경로의 기여 분리

Medium 경로의 순수 기여를 분리하기 위해, 같은 Early Classifier 와 Score Margin 을 쓰되 Medium 이 없는 Early-Exit(2 경로)와 AdaPath(3 경로)를 임계값 전수 탐색으로 비교하였다(같은 정확도 제약에서의 최소 평균 MAC).

[표 16] Early-Exit 대비 AdaPath(Medium 추가)의 이득

조건	MNIST (모델 B)	WM-811K (모델 B)
같은 정확도 제약에서 추가 MAC 절감	0 ~ 2.2 %	2 ~ 3 %
동일 MAC 에서 정확도 향상 (공격적 절감 구간)	최대 +0.19 %p	최대 +1.68 %p
Baseline 정확도 근처	차이 없음	거의 차이 없음
모델 A (Conv2 3 채널)	Medium 미선택 (2 경로로 수렴)	-



[그림 17] Pareto front 비교: Early-Exit vs AdaPath (WM-811K)

Medium 경로는 ① 후단부 연산이 크고 ② 입력 난이도 분포가 넓어 Early 와 Full 사이의 중간 확신 구간이 많을 때 효과가 있다. MNIST 처럼 대부분이 쉬운 데이터에서는 이득이 작고, 모델 A 에서는 임계값 탐색이 Medium 을 자동으로 제외한다. 따라서 데이터에 맞춰 임계값을 결정하는 본 설계 흐름이 2 경로와 3 경로 중 유리한 구성까지 선택하는 구조라는 점이 의미가 있다. 다만 모델 A 의 성과를 3 경로 전체의 성과로 해석하지 않는다.

3.9 자유주제: WM-811K 웨이퍼맵 결함 분류 적용

반도체 제조 공정의 웨이퍼맵 결함 패턴(WM-811K, 811,457 장 중 라벨 172,950 장)에서 정상(none), Center, Edge-Ring, Scratch 4 개 클래스를 클래스당 같은 개수(가장 적은 Scratch 기준 약 1,190 장)로 균형 추출하고, 웨이퍼 맵(웨이퍼 밖 / 정상 die / 불량 die)을 28×28 로 리사이즈한 뒤 8:2 로 학습·테스트를 나누었다. 모델 B 구조(4 개 클래스 출력)에 같은 AdaPath 기법을 적용하였으며, 데이터 준비·학습·정수화·RTL 생성은 MNIST 와 동일한 코드로 수행하였다. 선정 동작점은 정확도 0.31 %p 하락을 수용하고 연산량을 줄인 지점이다.

[표 17] WM-811K 적용 전·후 비교 (Baseline_WM = 항상 Hard)


항목	Baseline_WM	AdaPath_WM	변화
정확도 (테스트 954 장, float)	81.55 %	81.24 %	0.31 %p 하락
모드 개수 (Easy / Medium / Hard)	0 / 0 / 954	401 / 152 / 401 (42.0 / 15.9 / 42.0 %)	-
평균 MAC / 이미지	82,112	62,848	23.5 % 감소
Cell Area (μm²)	75,765	92,892	22.6 % 증가
추정 Fmax (MHz)	484.5	495.3	-
평균 처리 cycle / 이미지	985	944	4.1 % 감소
추론당 에너지 (nJ, 대리 추정)	33.4	26.2	21.7 % 감소

WM 에너지는 10 개 클래스 AdaPath_B 의 모드별 VCD 기반 에너지에 WM-811K 모드 비율을 가중한 대리 추정이다. Baseline_WM 값으로 AdaPath_B Hard 에너지를 사용하였으나 Baseline_WM 에는 Early 경로가 없으므로, 4 개 클래스 설계의 직접 전력 측정 결과와 구분한다.

클래스별 분석. 전체 평균만으로는 결함 종류별 영향을 알 수 없으므로 클래스별 경로 배분과 정확도를 분석하였다(표 18, 그림 18). Edge-Ring(84.3 %)과 Center(77.7 %)는 대부분 Easy 로 조기 종료되며 AdaPath 정확도가 Full 보다 오히려 약간 높았다. 반면 정상(none)은 83.3 %가 Hard 로 갔고, Scratch 는 Easy 가 4.4 %에 그치며 recall 이 Full 63.6 %에서 AdaPath 60.5 %로 3.1 %p 낮아졌다. 즉 계산 배분은 패턴의 물리적 복잡성보다 현재 전단 분류기의 구분 능력을 따르며, '정상은 쉽고 결함은 어렵다'고 단순화할 수 없다. 공정 검사에서는 결함을 정상으로 놓치는 비용이 크므로(결함→정상 오분류: Full 91 건, AdaPath 91 건으로 동일), 평균 MAC 최적화와 함께 클래스별 recall 제약을 함께 검토해야 한다. 혼동 행렬은 부록 C 에 수록하였다.

[표 18] WM-811K 클래스별 경로 배분과 정확도 (기존 동작점, 테스트 954 장, Python float)

클래스	n	Easy / Medium / Hard (%)	Full recall (%)	AdaPath recall (%)	차이 (%p)
none (정상)	245	0.8 / 15.9 / 83.3	74.3	74.3	0.0
Center	251	77.7 / 4.8 / 17.5	94.0	94.8	+0.8
Edge-Ring	230	84.3 / 10.0 / 5.7	93.5	94.3	+0.9
Scratch	228	4.4 / 34.2 / 61.4	63.6	60.5	−3.1



[그림 18] WM-811K 클래스별 경로 배분(Easy/Medium/Hard)과 Full·AdaPath recall


3.10 입력 열화에 따른 적응적 연산 배분 (RTL 실측)

입력이 어려워질 때 AdaPath 가 실제로 후단 연산을 더 많이 사용하는지 확인하기 위해, 주최 측 입력 1,000 회에 실제 센서 환경을 모사한 열화(대비 감소 6 단계, 3×3 블러 5 단계, 가우시안 잡음 6 단계, seed 고정)를 적용하고 모델 A 의 AdaPath_A 와 같은 가중치의 항상-Hard 설계(Baseline_A)를 RTL 로 각각 실행하였다(총 34 회, 표 19, 그림 19·20). 원본과 대비 0.3 조건의 기준값을 먼저 재현한 뒤 전체를 실행하였다.


[표 19] 입력 열화 조건별 결과 (모델 A, RTL, TL = TH = 63, 주최 측 입력 1,000 회)

조건	AdaPath 정확도	Baseline_A 정확도	AdaPath Hard 비율	AdaPath 평균 cycle	Baseline_A 대비 cycle
원본	97.0 %	97.0 %	4.0 %	851.8	13.5 % 감소
대비 × 0.3	93.0 %	93.0 %	38.0 %	910.0	7.6 % 감소
대비 × 0.2	80.0 %	76.0 %	72.0 %	968.1	1.7 % 감소
블러 4 회	87.0 %	90.0 %	38.0 %	910.0	7.6 % 감소
가우시안 σ = 100	74.9 %	83.0 %	36.0 %	906.6	8.0 % 감소

Baseline_A 의 평균 cycle 은 모든 조건에서 985.0 이다. cycle 감소율은 MAC·전력·면적 절감률이 아니다. TL = TH 이므로 Medium 은 0 이며, 3 경로의 이득을 검증한 실험이 아니다.



[그림 19] 입력 열화 강도에 따른 AdaPath_A 의 Hard 경로 비율(위)과 평균 처리 cycle(아래) (RTL 실측)



[그림 20] 입력 열화 강도에 따른 정확도: AdaPath_A vs Baseline_A (RTL 실측)

세 열화 모두에서 열화가 강해질수록 Hard 비율과 평균 cycle 이 증가하였다. 특히 대비를 1.0 에서 0.2 로 낮추면 Hard 비율이 4 %에서 72 %로 늘어, **입력 난이도에 비례하여 연산을 배분하는 동작**이 RTL 에서 확인되었다. 대비 감소에서는 정확도가 Baseline_A 와 같거나 높았다(0.2 에서 80.0 % vs 76.0 %). 반면 강한 블러(4 회, 87.0 % vs 90.0 %)와 강한 가우시안 잡음(σ = 100, 74.9 % vs 83.0 %)에서는 AdaPath 의 정확도가 낮았다. 이 조건에서는 Hard 비율이 36~38 %에 머물러, 일부 입력이 높은 Score Margin 으로 Easy 에서 종료되었을 가능성이 있다. 다만 집계 결과만으로 개별 오류의 원인을 입증하지는 않았다(MNIST 테스트셋의 높은 Margin 오분류 분석은 4.2 절). 정확도가 열화 강도에 대해 항상 단조 감소하지 않은 점(대비 0.5 에서 99.0 %)도 고유 100 장 입력의 특성으로 해석한다.

4. 결과 및 기대효과

4.1 결과 요약

[표 20] 최종 결과 요약 (지정주제: Reference 대비 AdaPath_A)

지표	Reference	AdaPath_A	변화
정답 (주최 입력 순차 1,000 회)	970	970	유지
평균 처리 cycle (순차 입력)	1,334	851.8	36.1 % 감소
추정 Fmax (MHz, pre-layout)	569.8	543.1	4.7 % 감소
추론 지연 @추정 Fmax (ns)	2,341	1,569	33.0 % 감소
평균 실행 MAC / 추론	58,080	44,275	23.8 % 감소
추론당 에너지 (nJ, VCD 기반 추정)	17.7	16.2	8.9 % 감소
Cell Area (μm²)	32,085	49,858	55.4 % 증가

4.2 평가 범위, 한계 및 향후 개선

· **정확도 표본:** 주최 입력은 고유 100 장이 10 회 반복된 1,000 회 입력이므로 1,000 개의 독립 이미지에 대한 일반화 평가와 구분한다. 일반화 성능은 MNIST 테스트셋 10,000 장 결과(표 8)로 제시하였다.

· **임계값 선정의 일반화:** 2-fold 교차 평가(3.3 절)에서 선정 데이터의 0.5 %p 제약이 평가 데이터에서는 보장되지 않았다(특히 WM-811K). 학습 단계부터 분리된 검증셋으로 임계값을 정하고, 미사용 외부 테스트셋으로 평가하는 절차가 필요하다.

· **높은 Score Margin 의 오분류:** 모델 A 에서 Easy 로 판정된 9,400 장 중 129 장(전체의 1.29 %, Easy 내부 1.37 %)이 오분류되었고, 이 중 58 장은 Full 경로였다면 정답이었다(주요 혼동: 7→2, 2→8). 높은 Margin 이 정답을 보증하지 않으며, 조기 종료의 정확도 비용이 이 58 장에 해당한다(부록 C 사례 그림).

· **강한 블러·잡음:** 강한 블러와 가우시안 잡음에서 AdaPath 정확도가 Baseline_A 보다 최대 8.1 %p 낮았다(3.10 절). 열화 입력을 포함한 학습(데이터 증강)이나 Early Classifier 보정이 필요하다.

· **통계 해석:** AdaPath 와 Full 의 정확도 차이가 유의하지 않다는 결과(모델 A, WM-811K)는 동등성의 증명이 아니며, 모델 B 는 유의한 하락이 있었다(3.3 절).

· **전력 추정:** 전력은 소수 대표 입력의 게이트레벨 VCD 에 기반한 pre-layout 추정이며 실리콘 계측이 아니다. 배치·배선, 클럭망, 실제 입력 분포를 반영한 후속 검증이 필요하다. WM-811K 에너지는 대리 추정이다.

- **클럭 게이팅:** Easy 에서도 후단부 레지스터가 3.65 nJ 를 소모한다(그림 15). 모드 신호로 후단부 클럭을 차단하는 클럭 게이팅(ICG 셀)을 적용하면, 오버헤드를 제외한 상한 추정으로 평균 에너지를 12.7 nJ(Reference 대비 28.7 % 감소)까지 줄일 수 있다.
- **Feature Map Buffer:** 5,184 bit 레지스터 버퍼가 면적과 Easy 에너지(33 %)의 가장 큰 단일 항목이다. SRAM 매크로로 바꾸거나, Early Classifier 를 Full FC 와 시분할 공유하면 면적·에너지 오버헤드를 줄일 수 있다.
- **런타임 동작점 조정:** difficulty_decoder 는 레지스터 임계값 모드(USE_REG_TH)를 지원하므로, 런타임에 정확도–연산량 동작점을 조정하는 운용으로 확장할 수 있다(전압·주파수를 바꾸는 DVFS 와는 구분).

4.3 기대효과

- **엣지 AI 저전력화:** Early Classifier·특징 버퍼·판단 및 제어 회로를 추가하여 쉬운 입력의 후단 연산을 생략함으로써, 배터리 기반 엣지 기기의 추론당 에너지와 지연을 함께 줄일 수 있다. 쉬운 입력의 비율이 손익분기점(약 79 %)보다 높은 응용에서 효과가 크다.
- **반도체 공정 검사 적용:** 웨이퍼맵 검사에서 Edge-Ring·Center 처럼 명확한 패턴은 조기 종료하고 애매한 패턴만 정밀 경로로 보내는 계층적 검사에 활용할 수 있다. 다만 Scratch recall 감소(3.9 절)처럼 결함 누락 비용이 큰 클래스는 별도 recall 제약과 함께 운용해야 한다.
- **설계 방법론:** 임계값 탐색 → 정수 Golden → 파라미터화 RTL → ORFS 합성 → 게이트레벨 VCD 전력까지 하나의 흐름으로 연결하여, 다른 모델·데이터셋에도 같은 절차로 적용할 수 있음을 보였다.

※ 참고문헌

[1] S. Teerapittayanon, B. McDanel, H. T. Kung, "BranchyNet: Fast inference via early exiting from deep neural networks," ICPR, 2016.

[2] M.-J. Wu, J.-S. R. Jang, J.-L. Chen, "Wafer map failure pattern recognition and similarity ranking for large-scale data sets," IEEE Trans. Semiconductor Manufacturing, 2015. (WM-811K)

[3] Y. LeCun et al., "Gradient-based learning applied to document recognition," Proc. IEEE, 1998. (MNIST)

[4] L. T. Clark et al., "ASAP7: A 7-nm finFET predictive process design kit," Microelectronics Journal, 2016.

[5] T. Ajayi et al., "Toward an open-source digital flow: First learnings from the OpenROAD project," DAC, 2019.

[6] A. Kouris, S. I. Venieris, C.-S. Bouganis, "CascadeCNN: Pushing the performance limits of quantisation in convolutional neural networks," FPL, 2018.

[7] Y. Kaya, S. Hong, T. Dumitras, "Shallow-Deep Networks: Understanding and mitigating network overthinking," ICML, PMLR 97, pp. 3301–3310, 2019.

부록 A. 재현성

[표 21] 도구 및 실행 환경

항목	버전 / 설정	근거
Yosys (ABC 포함)	0.68+ (git a5af9d690)	합성 로그 배너
OpenROAD / OpenSTA	26Q3-1305-gf552262465 (ORFS 6101364b2, 2026-08-18)	STA·전력 리포트 배너
표준셀 라이브러리	ASAP7 7.5-track RVT, TT corner (NLDM)	STA·전력 Tcl 의 Liberty 지정
Icarus Verilog	12.0 (devel) s20150603-1539-g2693dd32b	iverilog -V
Vivado	2023.1 (SW Build 3865809)	Vivado 실행 로그
Python / PyTorch	3.13.2 / 2.10.0+cpu (학습 PC 환경)	학습 PC 에서 확인, 학습 당시 로그는 별도 보존하지 않음
게이트레벨 시뮬레이션	100 MHz(10 ns), 이미지마다 리셋 12 cycle, ASAP7 셀 모델(지연 0 기능 모델)	glsim TB

[표 22] 주요 실행 단계와 데이터

단계	명령 / 스크립트	데이터·조건
학습	python/train.py --arch A --n_class 10 --prefix mnist	MNIST 학습 60,000 장, 30 epoch, seed 미고정
임계값 탐색	python/analyze_margin.py --arch A --prefix mnist	MNIST 테스트 10,000 장 (동일셋 선정)
정수화	python/export_int8.py --arch A --prefix mnist --t_low 1.161 --t_high 1.161	RTL 임계값 A 63/63, B 71/119, WM 13/41
RTL 검증	rtl/run_sim.sh, tb_batch1000.v, tb_official1000.v	Golden 대조, 주최 측 입력 1,000 회
합성·STA	ORFS make synth, flow_scripts/sta_one.sh, sta_sweep.tcl	동일 SDC 규칙, 주기 1.0~2.4 ns 스윕
전력	glsim/run_*.sh → flow_scripts/vcd_power_odb.tcl, blockpower.tcl	VCD 런 구성: evidence/README.md
Vivado 제출	vivado/submit/make_submit.tcl	top_tb_1000, 프로젝트 내부 상대 경로
추가 분석	results_sh/v2/ (Python), results_hs/ (RTL 스윕·열화)	분할 seed 2026–2030, 열화 seed 2026

전체 스크립트·원시 결과·실행 로그는 팀 저장소(SafeGuard-EWHA/Pin_Pineapple_Applepen-PPA)에 보존하였다.

부록 B. 관련 연구 비교


[표 23] 조기 종료·동적 추론 선행 연구와 본 설계의 비교

연구	판단 지표	경로 / 출구 수	구현	평가
BranchyNet [1]	softmax 엔트로피	LeNet 2, AlexNet/ResNet 3	CPU/GPU (전용 RTL 없음)	MNIST/CIFAR-10 정확도·추론 시간
CascadeCNN [6]	확률의 generalized Best-vs-Second-Best	2 (저정밀 종료 / 고정밀 재계산)	FPGA CNN + ARM CPU (softmax·판단)	ImageNet, FPGA 실측 처리량
Shallow-Deep Networks [7]	최대 클래스 확률	7 (내부 6 + 최종 1)	소프트웨어 (전용 RTL 없음)	CIFAR-10/100, Tiny ImageNet 정확도–FLOPs


연구	판단 지표	경로 / 출구 수	구현	평가
AdaPath-NPU (본 설계)	정수 로짓 Top-1 – Top-2	A: 2, B: 3	Verilog RTL, ASAP7 합성·STA	MNIST/WM-811K, 게이트레벨 VCD 에너지

플랫폼·모델 규모·평가셋이 달라 수치를 직접 순위화하지 않는다.

부록 C. 추가 그림



[그림 21] WM-811K 4 개 클래스 혼동 행렬 (Full vs AdaPath, 칸마다 표본 수와 행 정규화 비율)



[그림 22] 모델 A 오류 사례: 위 = Easy 오답 중 Margin 상위 6 개, 아래 = Hard 입력의 Margin 분위별 사례 (정답·Early/Full 예측·Margin 표기)