

Instituto Politécnico Nacional Escuela Superior de Cómputo



Departamento de Ingeniería en Sistemas Computacionales

> Unidad de aprendizaje: Fundamentos de diseño digital

PRÁCTICA 3

Minimización usando mapas de Karnaugh

Equipo 2

Grupo: 3CV2

Integrantes: González Cárdenas Ángel Aquilez Hernández Reyes Diego Alberto

Profesor: Barrón Vera Josué Emanuel

Fecha de realización: 25 de septiembre de 2023 Fecha de entrega: 2 de octubre de 2023

Índice

1.	Desarrollo	2
	1.1. Planteamiento de la problematica	2
	1.2. Tabla de verdad	3
	Simplificación mediante mapas de Karnaugh 2.1. Simulación del circuito	4 5
3.	Observaciones y conclusiones	8

El alumno será capaz de diseñar un circuito lógico óptimo a partir del planteamiento de un problema, utilizando el método de simplificación conocido para obtener la expresión lógica que determina al circuito más simple. Comprobará también la efectividad de esos métodos al armar el circuito original y el circuito simplificado.

Objetivo

Objetivos particulares:

Determinar la tabla de verdad representativa de un circuito lógico a partir del planteamiento de un problema.

Obtener, a partir de la tabla de verdad, la expresión lógica que describe el circuito y armarlo.

Obtener la forma simplificada de la expresión lógica y armar el circuito correspondiente, con la finalidad de comprobar la equivalencia funcional de ambos circuitos.

Los alumnos utilizarán los siguientes materiales y equipo:

Equipo

■ 1 Dip switch de ocho interruptores

Material

- Protoboard
- Software de simulacion

1. Desarrollo

1.1. Planteamiento de la problematica

A partir del planteamiento del siguiente enunciado, se determinó la tabla de verdad y el circuito lógico que satisface la necesidad que se plantea:

En un laboratorio químico se elaboran 2 distintas soluciones a partir de las sustancias A, B, C, D y E.

Estas sustancias pesan respectivamente: 160, 80, 40, 20 y 10 mg. Las soluciones son depositadas en frascos que se transportan por medio de una banda hasta una báscula. Si el peso indicado en la báscula es uno de los siguientes: 10, 20, 40, 60, 70, 90, 130.15 y 310 mg, entonces el dispositivo F, sellará el frasco y lo apartará de la banda; de otro modo, el frasco permanece abierto y la banda lo transporta hacia otra etapa del proceso. Por las condiciones previas del proceso, no es posible que lleguen a la báscula ni frascos vacíos ni frascos que contengan las siguientes soluciones B, BD, AD, ADE, AC y ABCE; todas las demás soluciones si pueden llegar hasta la báscula.

Se diseñará un circuito lógico que tenga como entradas las variables A,B,C,D y E, tomando el valor de 1 lógico cuando la sustancia esté presente en la solución del frasco y 0 lógicos cuando no esté en la solución. La salida será F, siendo 1 cuando la solución tenga uno de los pesos especificados y 0 cuando tenga un peso diferente. Se deben considerar las condiciones irrelevantes del proceso.

1.2. Tabla de verdad

A partir de la problematica planteada en la seccion anterior, se determinó la tabla de verdad equivalente para los casos particulares, así como aquellos cuya salida no es relevante para el circuito.



Figura 1: Tabla de verdad para el circuito resultante

De modo que la funcion para cuyos valores es positivo el resultado queda compuesto por 16 resultados positivos y 6 terminos no relevantes, la simplificación mediante la suma de miniterminos correspondiente se vuelve una tarea tediosa y propensa a errores.

2. Simplificación mediante mapas de Karnaugh

Para determinar una expresion equivalente con la menor cantidad de terminos posibles, se utilizó el siguiente mapa de Karnaugh, y al combinar los términos que no mantienen sus valores contantes se llegó a lo siguiente:




Figura 2: Mapa de Karnaugh utilizado

De modo que al dibujar el circuito con compuertas lógicas tenemos el siguiente circuito:




Figura 3: Circuito obtenido a partir de la simplificación

2.1. Simulación del circuito

Los resultados teoricos se comprobaron mediante la simulación del circuito y quedaron registrados en el apartado de resultados teoricos de la tabla de verdad.




Figura 4: # 0 Entradas: 0,0,0,0,0 Salida: 0




Figura 5: # 1 Entradas: 0,0,0,0,1 Salida: 1




Figura 6: #4 Entradas: 0,0,1,0,0 Salida: 1




Figura 7: #10 Entradas: 0,1,0,1,0 Salida: 1




Figura 8: # 11 Entradas: 0,1,0,1,1 Salida: 0




Figura 9: #16 Entradas: 1,0,0,0,0 Salida: 1




Figura 10: #18 Entradas: 1,0,0,1,0 Salida: 1




Figura 11: #19 Entradas: 1,0,0,1,1 Salida: 0




Figura 12: #26 Entradas: 1,1,0,1,0 Salida: 1




Figura 13: #28 Entradas: 1,1,1,0,0 Salida: 0




Figura 14: #31 Entradas: 1,1,1,1,1 Salida: 1

3. Observaciones y conclusiones

González Cárdenas Ángel Aquilez

Al finalizar la practica, se hizo clara la facilidad de utilizar el método del mapa de Karnaugh para simplificar expresiones lógicas. Este método proporciona una forma intuitiva de identificar patrones y agrupar términos para simplificar las funciones booleanas en equivalentes que utilicen menos componentes.

Si bien, es claro que no existe una forma estricta para aplicar el metodo, mientras los resultados en las tablas de verdad sean los mismos o sus equivalentes, también se puede hacer uso de las leyes del algebra booleana para reducir aun mas los componentes a utilizar.

Hernández Reyes Diego Alberto

En la práctica, se observó la importancia de agrupar los términos don't care en el mapa de Karnaugh para lograr una simplificación óptima de la expresión lógica. Al aprovechar los valores don't care o no importa, fue posible reducir aún más la complejidad de la función booleana. Esto demostró que, en ciertos casos, el mapa de Karnaugh puede proporcionar simplificaciones más efectivas que las leyes de álgebra booleana y DeMorgan, especialmente cuando se trabajan con circuitos lógicos con multiples entradas o valores de salida inutilizados. Se destacó la importancia de considerar y utilizar cuidadosamente los valores al aplicar el método del mapa de Karnaugh en el diseño de circuitos lógicos ya que los valores a elegir pueden alterar la función original.

En conclusión, la construcción de circuitos a partir de expresiones simplificadas es esencial para lograr diseños de circuitos eficientes y con el menor número de elementos necesarios.