



Instituto Politécnico Nacional  
Escuela Superior de Cómputo  
Departamento de  
Ingeniería en Sistemas Computacionales



Unidad de aprendizaje:  
Fundamentos de diseño digital

## PRÁCTICA 1

*Compuertas lógicas*

Equipo 2

Grupo: 3CV2

Integrantes:

González Cárdenas Ángel Aquilez

Hernández Reyes Diego Alberto

Profesor: Barrón Vera Josué Emanuel

Fecha de realización: 11 de septiembre de 2023

Fecha de entrega: 18 de septiembre de 2023

# Índice

|   |           |
|---|-----------|
| <b>1. Desarrollo</b>                                  | <b>2</b>  |
| 1.1. Compuertas lógicas . . . . .                     | 2         |
| 1.1.1. Compuerta AND, C. I. 74LS08 . . . . .          | 2         |
| 1.1.2. Compuerta OR C. I. 74LS32 . . . . .            | 3         |
| 1.1.3. Compuerta NAND C. I. 74LS00 . . . . .          | 3         |
| 1.1.4. Compuerta NOR C. I. 74LS02 . . . . .           | 4         |
| 1.1.5. Compuerta XOR C. I. 74LS86 . . . . .           | 5         |
| 1.1.6. Compuerta XNOR C. I. 74LS86 + 74LS04 . . . . . | 5         |
| 1.2. Circuitos combinacionales . . . . .              | 7         |
| 1.2.1. Circuito 1 . . . . .                           | 7         |
| 1.2.2. Circuito 2 . . . . .                           | 8         |
| 1.2.3. Circuito 3 . . . . .                           | 9         |
| 1.2.4. Circuito 4 . . . . .                           | 10        |
| 1.2.5. Circuito 5 . . . . .                           | 11        |
| 1.2.6. Circuito 6 . . . . .                           | 12        |
| <b>2. Observaciones y conclusiones</b>                | <b>13</b> |

# Objetivo

**Objetivo:** Al terminar la sesión, los integrantes del equipo contarán con la habilidad de manipular las compuertas lógicas así como comprobar las tablas de verdad de las compuertas básicas con circuitos integrados.

Los alumnos utilizarán los siguientes materiales y equipo:

## Equipo

- 10 LEDs de colores
- Dip switch
- Fuente de Alimentación
- Manual de especificaciones *FAST and LS TTL* de MOTOROLA®

## Material

- *Protoboard*
- 1 C. I. 74LS00
- 1 C. I. 74LS02
- 1 C. I. 74LS04
- 1 C. I. 74LS08
- 1 C. I. 74LS32
- 1 C. I. 74LS86

## 1. Desarrollo

### 1.1. Compuertas lógicas

Primero, se comprobaron los valores teoricos de las compuertas logicas energizandolas y modificando los valores de entrada  $A$  y  $B$ , resultando la salida  $F$ .

#### 1.1.1. Compuerta AND, C. I. 74LS08

Compuerta AND, C.I. 74LS08

| # | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 |




Figura 1: Tabla de verdad y diagrama de la compuerta AND




Figura 2: Compuerta AND en funcionamiento

### 1.1.2. Compuerta OR C. I. 74LS32

Compuerta OR C.I. 74LS32

| # | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 1 |




Figura 3: Tabla de verdad y diagrama de la compuerta OR




Figura 4: Compuerta OR en funcionamiento

### 1.1.3. Compuerta NAND C. I. 74LS00

Compuerta NAND C.I. 74LS00

| # | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 0 |




Figura 5: Tabla de verdad y diagrama de la compuerta NAND




Figura 6: Compuerta NAND en funcionamiento

#### 1.1.4. Compuerta NOR C. I. 74LS02

Compuerta NOR C.I. 74LS02

| # | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 0 |




Figura 7: Tabla de verdad y diagrama de la compuerta NOR




Figura 8: Compuerta NOR en funcionamiento

### 1.1.5. Compuerta XOR C. I. 74LS86

Compuerta XOR C.I. 74LS86

| H | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 0 |




Figura 9: Tabla de verdad y diagrama de la compuerta XOR




Figura 10: Compuerta XOR en funcionamiento

### 1.1.6. Compuerta XNOR C. I. 74LS86 + 74LS04

Compuerta XNOR C.I. 74LS86 + 74LS04

| H | A | B | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 |




Figura 11: Tabla de verdad y diagrama de la compuerta XNOR




Figura 12: Compuerta XNOR en funcionamiento

## 1.2. Circuitos combinacionales

Arme los siguientes circuitos y verifique sus valores de salida para los diferentes valores de entrada.

### 1.2.1. Circuito 1




Figura 13: Tabla de verdad y diagrama del Circuito 1




Figura 14: Circuito 1 en funcionamiento



### 1.2.2. Circuito 2

2 0 0 1 5 N 1 AND

| #/ | A | B | C | A+B | B+C | F |
|----|---|---|---|-----|-----|---|
| 0  | 0 | 0 | 0 | 0   | 0   | 0 |
| 1  | 0 | 0 | 1 | 0   | 1   | 0 |
| 2  | 0 | 1 | 0 | 1   | 1   | 1 |
| 3  | 0 | 1 | 1 | 1   | 1   | 1 |
| 4  | 1 | 0 | 0 | 1   | 0   | 0 |
| 5  | 1 | 0 | 1 | 1   | 1   | 1 |
| 6  | 1 | 1 | 0 | 1   | 1   | 1 |
| 7  | 1 | 1 | 1 | 1   | 1   | 1 |




Figura 15: Tabla de verdad y diagrama del Circuito 2




Figura 16: Circuito 2 en funcionamiento

### 1.2.3. Circuito 3

*AND y NAND con OR*

| # | A | B | C | AB | BC | F |
|---|---|---|---|----|----|---|
| 0 | 0 | 0 | 0 | 0  | 0  | 1 |
| 1 | 0 | 0 | 1 | 0  | 0  | 1 |
| 2 | 0 | 1 | 0 | 0  | 0  | 1 |
| 3 | 0 | 1 | 1 | 0  | 0  | 0 |
| 4 | 1 | 0 | 0 | 0  | 0  | 1 |
| 5 | 1 | 0 | 1 | 0  | 0  | 1 |
| 6 | 1 | 1 | 0 | 1  | 0  | 1 |
| 7 | 1 | 1 | 1 | 1  | 1  | 1 |




Figura 17: Tabla de verdad y diagrama del Circuito 3




Figura 18: Circuito 3 en funcionamiento

### 1.2.4. Circuito 4

ON y NOT con AND

| # | A | B | C | A+B | A+B | F |
|---|---|---|---|-----|-----|---|
| 0 | 0 | 0 | 0 | 0   | 1   | 0 |
| 1 | 0 | 0 | 1 | 0   | 0   | 0 |
| 2 | 0 | 1 | 0 | 1   | 0   | 0 |
| 3 | 0 | 1 | 1 | 1   | 0   | 0 |
| 4 | 1 | 0 | 0 | 1   | 1   | 1 |
| 5 | 1 | 0 | 1 | 1   | 0   | 0 |
| 6 | 1 | 1 | 0 | 1   | 0   | 0 |
| 7 | 1 | 1 | 1 | 1   | 0   | 0 |




Figura 19: Tabla de verdad y diagrama del Circuito 4




Figura 20: Circuito 4 en funcionamiento

### 1.2.5. Circuito 5




Figura 21: Tabla de verdad y diagrama del Circuito 5




Figura 22: Circuito 5 en funcionamiento

### 1.2.6. Circuito 6




Figura 23: Tabla de verdad y diagrama del Circuito 6




Figura 24: Circuito 6 en funcionamiento

## 2. Observaciones y conclusiones

González Cárdenas Ángel Aquilez

Al finalizar el desarrollo de la práctica, se adquirió la capacidad de armar correctamente circuitos utilizando compuertas lógicas, así como se demostró una comprensión sólida de la lógica binaria y cómo se pueden utilizar para realizar operaciones específicas. Cabe destacar la implementación de una puerta XNOR a partir de una XOR y una NOT debido a la limitante del simulador de un componente de tales características, y como se consiguió un circuito equivalente.

Este conocimiento es esencial en numerosas aplicaciones de la electrónica y la informática.

Además, cabe destacar la necesidad de la precisión durante el armado de un circuito, ya que un simple error de conexión o una comprensión incorrecta de cómo funcionan las compuertas lógicas pueden llevar a resultados incorrectos en la salida del circuito.

Hernández Reyes Diego Alberto

Al finalizar la sesión, se adquirió la habilidad de manipular las compuertas lógicas y la verificación de las tablas de verdad de las compuertas básicas mediante circuitos integrados. También se reafirmaron los conocimientos de operaciones de números binarios.

La habilidad para manipular compuertas lógicas es esencial en numerosas aplicaciones, desde la construcción de circuitos electrónicos simples hasta el diseño y la programación de sistemas más complejos.

La verificación de las tablas de verdad de las compuertas básicas utilizando circuitos integrados es una excelente manera de consolidar este conocimiento. Permite a los miembros del equipo comprobar de manera Esta experiencia práctica es crucial para la comprensión profunda de los principios de la electrónica digital y la lógica booleana.