01076113 DIGITAL SYSTEM FUNDAMENTALS IN PRACTICE 2566/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

<u>การทดลองที่ 4</u> SOP (Sum of Products) , K-Map (Karnaugh Map) และ FPGA เบื้องต้น <u>วัตถุประสงค์</u>

- 1. เพื่อให้นักศึกษาเข้าใจความหมายของสมการ Minterm และสามารถนำมาสร้างเป็น Truth Table ได้
- 2. เพื่อให้นักศึกษาสามารถสร้างสมการ Sum of Products (SOP) ได้
- 3. เพื่อให้นักศึกษาสามารถลดรูปสมการบูลีน โดยใช้ K-Map (Karnaugh Map)
- 4. เพื่อให้นักศึกษาฝึกใช้งานโปรแกรมทูลช่วยการออกแบบวงจรดิจิตอลเป็น
- 5. เพื่อให้นักศึกษาฝึกใช้งาน FPGA เบื้องต้น


บทน้ำ

การทดลองนี้แตกต่างจากการทดลองที่ผ่านมา นักศึกษาจะได้รู้จักการออกแบบวงจรด้วยการวาดรูป (Schematic Circuit) และบันทึกโปรแกรมลงในชิป Field Programmable Gate Array (FPGA) โปรแกรม ISE Xilinx WebPACK นักศึกษาที่มีหนังสือ "ออกแบบไอซีดิจิตอลด้วย FPGA และ CPLD ภาคปฏิบัติ โดยใช้วิธี Schematic ซอฟต์แวร์ทูล ISE WebPACK" ให้อ่านหนังสือก่อนการทดลองในบทที่ 1 และ 2 ก่อนบอร์ดทดลอง

วงจรดิจิตอลในปัจจุบันมีความซับซ้อนสูงทำให้การปรับแก้ไขวงจรทำไม่สะดวก การลากสายไฟการ ติดตั้ง ไอซีเกตเพิ่มเติมเพื่อปรับเปลี่ยนการทำงานของวงจรทำได้ยาก จึงมีการใช้ไอซีที่สามารถโปรแกรมวงจรได้ ซึ่งมี หลายแบบไม่ว่าจะเป็น Generic Logic Array (GAL), Programmable Array Logic (PAL), Programmable Logic Device (PLD), Complex Programmable Logic Device (CPLD) และ Field Programmable Gate Array (FPGA) ซึ่งล้วนแต่มีลักษณะที่แตกต่างกัน ทั้งขนาดจำนวนเกต ภาวการณ์คงอยู่ ของโปรแกรม/ข้อมูล การ โปรแกรม โดยการทดลองนี้ใช้งาน FPGA

FPGA มีหลายบริษัทเป็นผู้ผลิต แต่มีสองบริษัทใหญ่คือ Xilinx กับ Altera โดยตระกูลผลิตภัณฑ์ของ Xilinx ที่นิยมกันคือตระกูล Spartan รุ่นเทคโนโลยีขนาด 45nm และตระกูล Virtex รุ่นเทคโนโลยีขนาด 28nm ทางด้าน Altera ตระกูลผลิตภัณฑ์ที่นิยมคือตระกูล Stratix รุ่นเทคโนโลยีขนาด 40nm และ 28nm การทดลองใน วิชานี้ใช้ Xilinx Spartan-6 รุ่นเทคโนโลยีขนาด 45nm

ทั้งนี้ Spartan-3 ที่ใช้ในการทดลองคือรุ่น XC6SLX9 มีความจุขนาด 400,000 เกต จำนวนเกตยิ่งมาก ยิ่ง สามารถสร้างวงจรที่มีขนาดใหญ่และซับซ้อนได้ จุดอ่อนที่ต้องระมัดระวังของ FPGA คือมีอายุการใช้งาน จำกัด กล่าวคือสามารถเขียนโปรแกรมลงได้ไม่เกิน 20,000 ครั้ง จากนั้นต้องเปลี่ยนไอซี FPGA ใหม่ การเขียน โปรแกรม ลง FPGA ทำได้โดยใช้สายซึ่งใช้มาตรฐานการเชื่อมแบบ Joint Test Action Group (JTAG) และ ส่งผ่านโปรแกรม ด้วย Parallel Port to JTAG (ปัจจุบันนิยมใช้ USB to JTAG มากกว่า)




ร**ูปที่ 1** เลย์เอาต์ของบอร์ด FPGA รุ่น XC6SLX9

บอร์ด FPGA ที่ใช้ในการทดลองดังรูปที่ 1 นั้นหมายเลข Pxx ต่างๆ ระบุถึงขาที่เชื่อมกับตัวชิป FPGA ฉะนั้นจึงไม่ควรสัมผัสตัวไอซี ขา และส่วนประกอบในบอร์ด เนื่องจากไฟฟ้าสถิตจากร่างกายอาจก่อให้เกิด ความ เสียหายแก้ไอซี อีกทั้งเหงื่อทำให้เกิดอ็อกไซด์ที่ขาและส่วนประกอบโลหะในวงจร


วงจรภายในของบอร์ดทดลอง

• สวิตซ์ (SW0-SW7) ลักษณะการต่อภายในวงจรเป็นการต่อแบบ R-Pull Up ดังรูปที่2ซึ่งตัว ต้านทาน ต่อเข้า VCC เพื่อรักษาระดับของแรงดันให้คงที่ วงจรจึงอยู่สถานะลอจิก "1" ตลอดเวลา และ เมื่อเลื่อน สวิตซ์จะให้สถานะลอจิก "0" หรือที่เรียกว่า Active Low เพราะจะทำงาน (ON) เมื่อ กระแสไฟฟ้าไหลลง กราวด์ วงจรแบบ Pull Up ได้รับความนิยมมากเพราะกันสัญญาณรบกวนได้ดี ฉะนั้น<u>เมื่อเลื่อน SW = OFF ให้ "1" และ ON ให้ "0"</u>



ร**ูปที่ 2** วงจร R-Pull Up (ซ้าย) และวงจร R-Pull Down (ขวา)


• หลอดLED0-LED7 ลักษณะวงจรเป็นดังรูปที่3สัญญาณลอจิกจากFPGAผ่านRความต้านทาน 470 Ω เพื่อจำกัดกระแสป้องกัน LED เสียหาย ฉะนั้น <u>เมื่อ กำหนดให้ Pxx ดังกล่าวเป็น "1" หลอด LEDx จะ สว่างเป็นสีแดง และเมื่อกำหนดให้ Pxx เป็น "0" LED จะไม่สว่าง</u>



รูปที่ 3 วงจรขับ LED สีแดง

• หลอด LED สองสี (MN0-MN7) ลักษณะวงจรขับแสดงดังรูปที่4ลักษณะวงจรมีอินเวอร์เตอร์ ทำหน้าที่ กลับบิตโดยต่ออนุกรมกับ LED กับ R ความต้านทาน 470 เพื่อจำกัดกระแสป้องกัน LED เสียหาย หาก ลอจิกที่ขา P36 (รุ่นที่ใช้ในการทดลองคือ P84) เป็น "1" จะได้ผลลัพธ์ไปยัง LED เป็น "0" กระแสย่อม ใหลผ่าน LED ดวงซ้ายมือทำให้ติดสว่าง แต่หากขา P36 เป็น "0" กระแสจะมี ทิศทางกลับกัน LED ดวงขวามือจึงติดสว่างแทน

ฉะนั้น <u>เมื่อกำหนดให้ Pxx ดังกล่าวเป็น "1" หลอด MNx จะสว่างเป็นสีแดงหากเป็น"0" จะเป็นสี</u> เขียวและกำหนดเป็นสัญญาณนาฬิกาจะติดสลับไป มาเป็นสีส้ม



รูปที่ 4 วงจรขับ LED สองสี


ขั้นตอนการออกแบบวงจรอย่างย่อของ version 14.7(ฉบับเต็ม version 8.1i ดูในหนังสือ)

กระบวนการออกแบบวงจรดิจิตอลด้วย FPGA มีทั้ง หมด 5 ขั้นตอนดังนี้



รูปที่ 5 กระบวนการออกแบบ 5 ขั้นตอน

1. Design Entry การสร้างวงจรด้วยวิธีการต่างๆเช่นสร้างด้วยภาษาVHDLหรือVerilogสร้างด้วย วิธีการออกแบบ ผังวงจร (Schematic Design) และสร้างด้วยแผนภูมิสถานะ (State diagram) ดังรูป ที่ 6 ซึ่งการทดลองครั้งนี้ สร้างวงจรด้วยวิธี Schematic Design



รูปที่ 6 ขั้นตอนการสร้างวงจรดิจิตอลทั้ง 3 แบบ

- 2. Design Verification การตรวจสอบวงจรที่ออกแบบเป็นการนำวงจรที่ออกแบบมาตรวจสอบความถูกต้อง ด้วยโปรแกรมจำลองการทำงาน โดยทั่วไปมีการจำลองการทำงานใน 3 ระดับคือ
 - Behavioral Simulation การจำลองเฉพาะพฤติกรรมของวงจรโดยยังไม่คิดถึงโครงสร้าง ภายใน เพื่อ ได้แบบจำลองการทำงานเบื้องต้น
 - Functional Simulation การจำลองการทำงานของโค้ดในระดับ Register-Transfer- Level (RTL) เพื่อตรวจสอบการทำงานของวงจรก่อนนำไป Synthesis
 - Timing simulation การจำลองการทำงานที่ใกล้เคียงกับฮาร์ดแวร์มากที่สุดเนื่องจากนำ ข้อมูลเชิง เวลา (Timing) ที่เกิดขึ้นใน FPGA มาประกอบด้วย มักใช้หาข้อผิดพลาดในกรณีที่ การทำงานจริงบน FPGA ไม่เหมือนผลจาก Functional Simulation
- 3. Design Synthesis การสังเคราะห์วงจร คือ การแปลงโค้ดให้เป็นวงจรในระดับเกต (Gate level) ซึ่งเป็น Netlist ของเกตต่างๆ ในวงจร ผู้ออกแบบต้องระบุถึงเทคโนโลยี ผู้ผลิต และหมายเลขรุ่น ของฮาร์ดแวร์ที่ใช้แก่ โปรแกรม Synthesis ซึ่งบางโปรแกรมเปิดโอกาสให้เลือกวิธีการสังเคราะห์วงจรได้ ว่าต้องการออปติไมซ์แบบใด ระหว่างความเร็วสูงกับประหยัดเนื้อที่
- 4. Design Implementation ขั้นตอนนี้ประกอบด้วย การแบ่งวงจร การวางอุปกรณ์ และการเชื่อมต่อ สัญญาณ (Partioning, Placement and Routing) ตามลำดับ โดยแบ่งวงจรที่ได้จากการสังเคราะห์ แล้วแยกเป็นวงจร ย่อยๆ เพื่อวางลงในโครงสร้างของอุปกรณ์ชนิดต่างๆ ตามชิปที่เลือกเป็นเป้าหมาย จากนั้นจึงวิเคราะห์ความ เหมาะสมถึงการวางวงจรย่อยๆ เหล่านั้น ณ ตำแหน่งภายในชิปดังกล่าว ท้ายสุดเป็นขั้นตอนการเชื่อมต่อสัญญาณ ภายในชิปเข้าด้วยกัน
- 5. Download and Test เป็นการนำข้อมูลวงจรบันทึกลงชิป โดยใช้ไฟล์บิตสตรีม (.JED) ที่ได้จาก ขั้นตอน Design Implementation ก่อนหน้า

หมายเหตุ

- การใช้งานโปรแกรม Xilinx ISE WebPack นักศึกษาสามารถศึกษาได้จาก การทดลองที่ 0
- จากการทดลองที่ 0 นักศึกษาจะเห็นว่ามีการดาวน์โหลดข้อมูลวงจร หรือการโปรแกรมลง FPGA 2 รปู แบบ คือ การโปรแกรมลง PROM ซึ่งเป็นหน่วยความจำของ FPGA ทำให้การใช้งานบอร์ด ครั้งต่อไปไม่ต้อง ดาวน์โหลด ข้อมูลวงจรจากเครื่องคอมพิวเตอร์อีก (เมื่อปิดเครื่อง และเปิดใหม่ วงจรที่โปรแกรมไว้ยังคงอยู่) ซึ่งมีอายุการใช้งาน

จำกัด (สามารถเขียนโปรแกรมลงได้ไม่เกิน 20,000 ครั้ง) ส่วนการ โปรแกรมลง Volatile memory ของ FPGA ต้องมีไฟเลี้ยงตัวชิพอยู่ตลอดเวลาหากไฟดับวงจรจะ หายไปทันทีแต่สามารถโปรแกรมได้ไม่จำกัด

ดังนั้นในระหว่างการทดลองให้นักศึกษาโปรแกรมวงจร Volatile memory ของบอร์ด FPGA เพื่อทดสอบและเมื่อต้องการส่งการทดลอง จึงโปรแกรมลง PROM ของบอร์ด FPGA แล้วนำมาส่งได้

ในการทดลองต่อไปนี้นักศึกษาจะได้ฝึกการสร้างตาราง Truth Table จากสมการบูลีนในรูปแบบ Minterm , การเขียนสมการ SOP จาก Truth Table , การลดรูปโดยใช้ K-map และการใช้งานบอร์ด FPGA

Minterm หมายถึง การเขียนนิพจน์บูลีนในรูปผลคูณของตัวแปรทุกตัว ตัวแปรแต่ละตัวสามารถมีค่าได้ สองค่า คือ ค่าปกติและค่าคอมพลีเมนต์ เช่น A, \overline{A} การแทน Minterm ด้วยเลขฐานสอง กำหนดไว้ว่า ตัวแปรใน รูปปกติ เช่น A, B, C แทนด้วย 1 ส่วนตัวแปรในรูปคอมพลีเมนท์ เช่น $\overline{A}, \overline{B}, \overline{C}$ แทนด้วย 0 ดังตัวอย่างในตาราง ด้านล่าง

| Decimal | Input | | | Output | Minterm |
|---------|-------|---|---|--------|------------|
| Decimat | С | В | Α | Output | Williechin |
| 0 | 0 | 0 | 0 | 0 | CBA |
| 1 | 0 | 0 | 1 | 1 | Ō₿A |
| 2 | 0 | 1 | 0 | 0 | СвĀ |
| 3 | 0 | 1 | 1 | 1 | С̄ВА |
| 4 | 1 | 0 | 0 | 0 | CBĀ |
| 5 | 1 | 0 | 1 | 0 | СВА |
| 6 | 1 | 1 | 0 | 1 | СВĀ |
| 7 | 1 | 1 | 1 | 1 | CBA |

การสร้างสมการบูลีนจาก Minterm จะต้องใช้ Minterm ที่ทำให้<u>ลอจิกเอาท์พุตเป็น 1</u> ทุกเทอม นำเอา Minterm ดังกล่าวมารวมกันด้วยตัวกระทำ OR เช่น

CBA+CBA+CBA+CBA

ซึ่งสามารถนำมาเขียนแบบนี้ได้ ตัวอย่างเช่น $f(C,B,A) = \sum m(1,3,6,7)$ โดย f(C,B,A) คือ การบอกว่ามีตัว แปร ทั้งหมด 3 ตัว คือ A,B,C และ $\sum m(1,3,6,7)$ คือ การนำ Minterm ตัวที่ 1,3,6,7 มารวมกันด้วยตัวกระทำ OR โดย $\sum m$ คือ ผลบวกของตัว Minterm ทั้งหมด

Example 1 : $f(C,B,A) = \sum m(1,3,6,7)$ จากสมการบูลีนดังกล่าวให้เขียนตาราง Truth Table

Answer 1:

| Decimal | С | В | А | Output |
|---------|---|---|---|--------|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 |

- 1. f(A,B,C,D) = Σ m(0,2,3,5,7,8,9,10,13,15) จากสมการบูลีนให้นักศึกษา
 - 1.1 เขียน Truth Table ของสมการบูลีนนี้

| 1.2 จงเขียนสมการ SOP จาก | า Truth Table ในข้อ 1 | 1 | |
|--------------------------|-----------------------|---|--------|
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | •••••• |

| .3 แสดงการลดรูปสมการ SOP จากข้อ 1.2 โดยใช้ K-Map |
|---|
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| .4 วาด Logic Diagram ของวงจรภายหลังการลดรูปโดยใช้ K-Map (วาดด้วยลายมือของนักศึกษา |
| เท่านั้น) |
| |
| |
| |

- 1.5 ให้นักศึกษาวาด Logic Diagram จากข้อ 1.4 ของวงจรลงบน ISE Xilinx WebPACK โดยให้รับ Input จาก Slide Switch และ Output คือ Buzzer บนบอร์ด FPGA
- 1.6 ทดสอบการทำงานโดยการ Download ลงบอร์ด FPGA (โปรแกรมวงจร **Volatile memory** ของ บอร์ด FPGA)
- 1.7 โปรแกรมลง **PROM** ของบอร์ด FPGA แล้วจากนั้น ให้ส่งให้ผู้ควบคุมการทดลองตรวจ

ใบตรวจการทดลองที่ 4

| วัน/เดือน/ปี | กลุ่มเช้า 🗌 กลุ่มบ่าย 🔲 กลุ่มเย็น กลุ่มที่ | | | |
|--|--|--|--|--|
| รหัสนักศึกษา | _ ชื่อ-นามสกุล | | | |
| การตรวจการทดลอง | | | | |
| การทดลองข้อ 1.1 - 1.4 ลายเซ็นผู้ควบคุมการทดลอง | | | | |
| ภารพดลลงข้อ 1.51.7 ลายเซ็งเย้ดางเดงเภา | | | | |

<u>หมายเหตุ</u>

- 1. ไม่รับใบตรวจการทดลองที่มีร่องรอยการแก้ไข ขูด ลบ ขีด ฆ่า เปลี่ยนแปลงทุกชนิด
- 2. ให้พิมพ์ใบตรวจการทดลองในรูปแบบ Gray scale