01076113 DIGITAL SYSTEM FUNDAMENTALS IN PRACTICE 2566/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

<u>การทดลองที่ 7</u> Flip-Flop , Schmitt-Trigger , One Shot and Shift Register

วัตถุประสงค์

- 1. เพื่อให้นักศึกษาเข้าใจการทำงาน One Shot และ Schmitt-Trigger
- 2. เพื่อให้นักศึกษาเข้าใจการทำงานและสามารถสร้าง Truth Table จากวงจร Flip-Flop ทั้ง 4 แบบได้
- 3. เพื่อให้นักศึกษาเข้าใจการทำงานและสามารถสร้าง Truth Table จากวงจร Shift Register ทั้ง 4 แบบได้ หมายเหตุ กำหนดให้สวิตซ์เลื่อนขึ้นเป็น 1 เลื่อนลงเป็น 0

บทนำ


Digital logic circuits สามารถแบ่งออกเป็น 2 ประเภท ได้แก่ Combination circuits และ Sequential circuits โดย Combination circuits คือวงจรที่สร้างขึ้นมาจากเกทชนิดพื้นฐานต่างๆ โดยการ ประยุกต์ใช้สมการ Boolean และค่าของระดับ logic output จะขึ้นอยู่กับค่าปัจจุบันของ input เท่านั้น เช่น วงจรบวกเลขฐานสอง ในขณะที่ Sequential circuits คือวงจรที่เก็บและใช้ข้อมูลสถานะก่อนหน้าเพื่อกำหนด สถานะ โดยขึ้นอยู่กับทั้ง input ปัจจุบันและสถานะก่อนหน้าที่จัดเก็บไว้ในองค์ประกอบหน่วยความจำหรือ Memory element

แลตช์ (Latch)

Latch ประเภท Bistable Multivibrator หมายถึง วงจรที่มี output ที่เป็นไปได้เพียงสองสถานะเท่านั้น คือสถานะ SET และ RESET ซึ่งสถานะ SET มี output Q มีค่าเป็น 1 และ ar Q มีค่าเป็น 0 ส่วนสถานะ RESET มี output Q มีค่าเป็น 0 และ ar Q มีค่าเป็น 1

ตัวอย่าง วงจร Latch พื่นฐาน ได้แก่ S-R Latch มีลักษณะเป็น Latch ที่มีสอง input คือ R (รีเซต:Reset) S (เซ็ต:set) ซึ่งแบ่งออกได้เป็น 2 ชนิด

1. RS Latch ชนิด Active High โดยมี Block diagram ตามภาพที่ 1.1 และ ภาพที่ 1.2 เป็น Logic diagram ของ S-R ที่ทำจาก NOR gates ซึ่งมีค่า output ตามขา R และ S ตาม Truth Table ของตารางที่ 1



ภาพที่ 1.1 Block diagram

S-R Latch ชนิด Active High


S-R Latch ชนิด Active Low

ภาพที่ 1.2 Logic diagram S-R Latch ทำจาก NOR gates

Inp	out	Output
Set	Reset	Q
0	0	No change
0	1	Q = 0 (Reset)
1	0	Q = 1 (Set)
1	1	Not Allowed

ตารางที่ 1 Truth Table ของ NOR gates

2. RS Latch ชนิด Active Low โดยมี Block diagram ตามภาพที่ 2.1 และ ภาพที่ 2.2 เป็น Logic diagram ของ S-R ที่ทำจาก NAND gates ซึ่งมีค่า output ตามขา R และ S ตาม Truth Table ของตารางที่ 2




ภาพที่ 2.2 Logic diagram S-R Latch ทำจาก NAND gates

Inp	out	Output
Set	Reset	Q
0	0	Not Allowed
0	1	Q = 1 (Set)
1	0	Q = 0 (Reset)
1	1	No change


ตารางที่ 2 Truth Table ของ NAND gates

Flip-Flop เป็นการเปลี่ยนแปลง output ที่ขอบของสัญญาณ input ที่เรียกว่า Clock Signals (สัญญาณ นาฬิกา) ซึ่งอาจจะทำงานที่ขอบขาขึ้นและขอบขาลงของ Clock Signals ก็ได้ โดยนักศึกษาสามารถสังเกตที่ สัญลักษณ์ หากมีวงกลม หรือ bubble ที่ขา Clock Signals แสดงว่าว่า Flip-Flop ตัวนั้นทำงานที่ขอบขาลง และ ถ้าสัญลักษณ์ของ Clock Signals ไม่มีวงกลม หรือ bubble แสดงว่า Flip-Flop ตัวนั้นทำงานที่ขอบขาขึ้นของ Clock Signals

ฟลิปฟลอปแบบ S-R (S-R Flip-Flop)



ภาพที่ 3.1 Logic diagram S-R Flip-Flop




ภาพที่ 3.2 Block diagram S-R Flip-Flop ชนิด Active High

	Input	Output	
Set	Reset	CLK	Q
0	0	↑	No change
0	1	†	Q = 0 (Reset)
1	0	↑	Q = 1 (Set)
1	1	↑	Not Allowed


ตารางที่ 3 Truth Table ของ S-R Flip-Flop

ฟลิปฟลอปแบบ J-K (J-K Flip-Flop)

J-K Flip-Flop ถูกพัฒนาขึ้นจาก S-R Flip-Flop โดยมีการแก้ไขในกรณีที่ S และ R เป็น Logic 1 ทั้งคู่ซึ่ง เป็นเงื่อนไขที่ห้ามใช้ของ S-R Flip-Flop ซึ่งใน J-K Flip-Flop จะให้ผล Logic เป็นการกลับ Output เป็นตรงข้าม ซึ่งเราเรียกว่า ท็อกเกิล (Toggle)



ภาพที่ 4.1 Logic diagram J-K Flip-Flop




ภาพที่ 4.2 Block diagram J-K Flip-Flop ชนิด Active High

	Input	Output	
J	K	CLK	Q
0	0	†	No change
0	1	↑	Q = 0 (Reset)
1	0	↑	Q = 1 (Set)
1	1	↑	Toggle

ตารางที่ 4.1 Truth Table ของ J-K Flip-Flop

ฟลิปฟลอปแบบ J-K (J-K Flip-Flop) ที่มีขา Preset และ Clear

ขา **Preset** คือขา Input แบบ Asynchronous ที่มีหน้าที่ในการ Set output ของ Flip-Flop ให้อยู่ ภาวะเซต (Set) แบบทันทีโดยไม่ต้องรอการป้อน Clock Signals ขา **Clear** จะมีหน้าที่ Reset Output ของ Flip-Flop แบบทันทีโดยไม่ต้องรอ Clock Signals โดยขา Preset และ Clear มีทั้ง Active High และ Active Low




ภาพที่ 4.3 Block diagram J-K Flip-Flop ชนิด Active High

Inp	out	โหมดการทำงาน	
PRE	CRL	PNIMAIII IAN IA IR	
0	0	ไม่มีการใช้งานในกรณีนี้	
0	1	Q = 0 (Reset โดยไม่สนใจ Clock Signals)	
1	0	Q = 1 (Set โดยไม่สนใจ Clock Signals)	
1	1	ทำงานตามโหมด Clock Signals ตามปกติ	


ตารางที่ 4.2 Truth Table ของ J-K Flip-Flop

ฟลิปฟลอปแบบ D (D Flip-Flop)

D Flip-Flop คือเมื่อมีสัญญาณ clock มาที่ขา CLK ของ D Flip-Flop แล้วสถานะของข้อมูลที่อยู่ที่ขา D (Data input) จะถูกเก็บไว้ที่ขา Q (Output) และข้อมูลจะคงอยู่จนกว่าจะมีการเปลี่ยนแปลง



ภาพที่ 5.1 Logic diagram D Flip-Flop ที่ สร้างจาก J-K Flip-Flop




ภาพที่ 5.2 Logic diagram D Flip-Flop ชนิด Active High

Inp	Input		Output
D	CLK		Q
0	↑		Q = 0 (Reset)
1	↑		Q = 1 (Set)


ตารางที่ 5 Truth Table ของ D Flip-Flop

ฟลิปฟลอปแบบ T (T Flip-Flop)

T Flip-Flop ย่อมาจาก Toggle ที่สร้างจาก J-K Flip-Flop โดยใช้คุณสมบัติ Toggle ที่เกิดขึ้นใน J-K Flip-Flop เท่านั้น โดย T Flip-Flop จะมี input เพียงขาเดียว เมื่อถูกควบคุมด้วย Clock Signals จะทำการ Toggle output ในกรณีที่ Input มี Logic เป็น 1 และมี Clock Signals เข้ามากระตุ้นที่ขา CLK แต่ในกรณีที่มี Input เป็น Logic 0 ถึงมี Clock Signals เข้ามากระตุ้น ค่า Output ก็ยังมีค่าไม่เปลี่ยนแปลง



ภาพที่ 6.1 Logic diagram T Flip-Flop ที่ สร้างจาก J-K Flip-Flop



ภาพที่ 6.2 Logic diagram T Flip-Flop ชนิด Active High

Inp	ut	Output
Т	CLK	Q
0	×	No change
1	↑	Toggle

ตารางที่ 6 Truth Table ของ T Flip-Flop

หมายเหตุ X เป็นค่าที่สามารถแทนอะไรก็ได้ เช่น ขอบขาขึ้น หรือ ขอบขาลง ในกรณีที่อยู่ ช่อง CLK

การทดลอง เรื่อง Flip-Flop

1. ให้นักศึกษาเติมคำตอบ (Q, \bar{Q} และ State) ของ Output หลังจากผ่าน Flip-Flop แต่ละตัว โดยใช้ค่า Input จากตาราง Turth Table ที่โจทย์กำหนดให้ <u>โดยกำหนด State ที่สามารถใช้ได้ (No change, Set, Reset, Toggle, Not Allowed ถ้ามี State ที่เกี่ยวของกับขา Preset และขา Clear ให้ใส่ Set(Preset), Reset(Clear) หรือถ้า Flip-Flop ไม่มีการทำงานให้ใส่ – ทั้งสามช่องเท่านั้น) และ Output มีความ ต่อเนื่องกัน</u>

1.1 S-R Flip-Flop

	Input			Output				
Set	Reset	CLK		Q	$ar{Q}$	State		
1	0	†						
1	1	↑						
0	1	↑						
0	0	→						
0	1	†						
1	0	↑						
1	0							
0	0	†						
1	1	↑						
0	1	↑						

1.2 J-K Flip-Flop แบบมีขา Clear

	Input					Outp	out
Clear	J	K	CLK		Q	$ar{Q}$	State
1	0	0	†				
1	0	1	†				
0	1	0	↑				
1	1	0	†				
0	0	1	↑				
1	1	0	-				
1	1	1	↑				
0	0	1	↑				
0	1	0	-				
0	1	0	†				
1	0	0	↑				
0	1	1	↑				
0	1	1	↑				
1	1	0	-				
0	0	1	↑				

1.3 J-K Flip-Flop แบบมีขา Preset

Input				Output		
Preset	J	K	CLK	Q	$ar{Q}$	State
1	1	0	†			
0	1	0	†			
0	0	1	†			
0	1	0	†			
1	1	1	-			
1	1	1	↑			
0	0	0	†			
0	0	1	↑			
1	0	1	-			
0	1	0	†			
0	0	1	-			
1	0	1	↑			
0	1	0	†			
0	1	0	†			
1	1	1	†			

1.4 D Flip-Flop

Inp	out	Output			
D	CLK	Q	$ar{Q}$	State	
0	↑				
1	↑				
0	↑				
1	-				
1	↑				
0	↑				
0	-				
1	↑				


1.5 T Flip-Flop

Inp	Input		Output			
Т	CLK		Q	$ar{Q}$	State	
0	↑					
1	↑					
1	-					
0	↑					
0	↑					
0	-					
1	†					
1	†					

วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ (Monostable Multivibrator)


วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ (Monostable Multivibrator) หรือเรียกอีกอย่างหนึ่งว่า "วงจรวันช็อต" (One shot Circuit) เป็นวงจรที่กำเนิดสัญญาณพัลส์โดยต้องมีการกระตุ้นจากสัญญาณอินพุต กล่าวคือ ถ้ามีสัญญาณอินพุตมากระตุ้นจะทำให้มีการเปลี่ยนแปลงระดับสัญญาณทางเอาต์พุต เป็นระยะเวลา ตามที่สามารถออกแบบได้ แล้วกลับคืนสู่สภาวะเดิม

วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ แบ่งตามสัญญาณการกระตุ้นทางอินพุตได้ 2 ชนิด คือ 1. วงจรโมโนสเตเบิลมัลติไวเบรเตอร์แบบกระตุ้นซ้ำได้ (Retriggerable Monostable Multivibrator) เป็นวงจรที่ เริ่มทำงานโดยเมื่อมีการกระตุ้นที่อินพุตแล้วทางเอาต์พุตจะเปลี่ยนสภาวะจาก 0 ไปเป็น 1 ในระยะเวลาที่วงจรจะ ทำได้ในขณะนี้เองถ้าวงจรได้รับสัญญาณการกระตุ้นทางอินพุตอีกครั้งโดยที่สัญญาณเอาต์พุตยังไม่เปลี่ยนเป็นลอจิก 0 วงจรจะเริ่มต้นนับการเกิดสัญญาณลอจิก 1 ทางเอาต์พุตในการกระตุ้นครั้งที่สองนี้ใหม่




ภาพที่ 8.1 Diagram เวลาการทำงานของวงจร Retriggerable Monostable Multivibrator

2. วงจรโมโนสเตเบิลมัลติไวเบรเตอร์แบบกระตุ้นซ้ำไม่ได้ (Non Retriggerable Monostable Multivibrator) เป็นวงจรที่เริ่มทำงานโดยเมื่อมีการกระตุ้นที่อินพุตแล้ว ทางเอาต์พุตจะเปลี่ยนสภาวะจาก 0 เป็นลอจิก 1 ใน ระหว่างนี้ถ้ามีการกระตุ้นทางอินพุตอีกจะไม่มีผลต่อสัญญาณทางเอาต์พุต จนกว่าเอาต์พุตหมดเวลาการคงสภาพ ของสัญญาณลอจิก 1 แล้วเปลี่ยนจากสัญญาณลอจิก 1 เป็นลอจิก 0 จึงจะรับการกระตุ้นทางอินพุตอีกครั้ง



ภาพที่ 8.2 Diagram เวลาการทำงานของวงจร Non Retriggerable Monostable Multivibrator




ภาพที่ 8.3 Diagram เปรียบเทียบเวลาการทำงานของวงจร Non Retriggerable Monostable Multivibrator


ชมิตทริกเกอร์ (Schmitt-Trigger)

Schmitt-Trigger เป็นวงจรที่ใช้ในการสร้างสัญญาณรูปสี่เหลี่ยมจากสัญญาณรูปใด ๆ ไม่ว่าจะเป็นไซน์, สามเหลี่ยม หรือกระแสฟันเลื่อย (sawtooth) แม้กระทั่งรูปสัญญาณสี่เหลี่ยมเองที่เกิดความผิดเพี้ยนหรือถูก รบกวน เมื่อผ่านวงจรนี้แล้ว จะได้เป็นสัญญาณสี่เหลี่ยมที่สมบูรณ์ชัดเจน

จุดสำคัญของ Schmitt-Trigger คือ จุดที่ใช้พิจารณาว่าจะเกิดเป็นสัญญาณซีกบวกและซีกลบ ซึ่งเรียกว่า Upper Trigger Point (UTP) และ Lower Trigger Point (LTP) ซึ่งค่าของแรงดันทั้งสองจุดจะไม่เท่ากัน โดย UTP จะต้องมากกว่า LTP เสมอ



ภาพที่ 7.1 ความสัมพันธ์ของจุด UTP และ LTP ในการ ทำให้สัญญาณเอาท์พุตกลายเป็นสัญญาณสี่เหลี่ยม



ภาพที่ 7.2 วงจร Schmitt-Trigger (ใช้ทรานซิสเตอร์เป็นอุปกรณ์หลัก)

การทดลอง เรื่อง Schmitt-Trigger

2. ให้นักศึกษาวาดรูปสัญญาณที่กำหนดให้ เมื่อผ่าน Schmitt-trigger inverter ในช่องที่กำหนด




Shift Register


คือวงจรหรืออุปกรณ์ที่ใช้ในการเก็บข้อมูลแบบบิต (bit) โดยจะสามารถเลื่อนข้อมูลจากตำแหน่งหนึ่งไปยัง ตำแหน่งถัดไปได้เรื่อยๆ ตามการเข้าสัญญาณควบคุม (clock signal) ที่กำหนด. อุปกรณ์นี้มักถูกนำมาใช้ในการ ประมวลผลข้อมูลในรูปแบบที่ต้องการการเคลื่อนไหวของข้อมูลต่อเนื่อง เช่น ในการเขียนหน่วยความจำ, การส่ง ข้อมูลผ่านสายสัญญาณในการสื่อสาร, หรือในการควบคุมอุปกรณ์ต่างๆ

Serial-In, Serial-Out (SISO) : ใช้ในการเลื่อนข้อมูลเข้าไปที่ตำแหน่งเริ่มต้นของ Shift Register และเลื่อน ข้อมูลไปที่ตำแหน่งถัดไปเมื่อมีสัญญาณควบคุม มักใช้ในการรับข้อมูลแบบบิตเดียวต่อเนื่องจากแหล่งข้อมูล ภายนอก เช่น การรับข้อมูลจากเซ็นเซอร์.


Serial in/serial out (SISO)




Parallel-In, Parallel-Out (PIPO) : สามารถรับและเลื่อนข้อมูลพร้อมกันหลายบิตและส่งข้อมูลออกมาเป็นกลุ่ม ของบิตเดียวกัน ใช้ในการควบคุมหรือการทำงานที่ต้องการความเร็วสูง.



Serial-In, Parallel-Out (SIPO) : เหมือนกับ SISO แต่สามารถเข้ารหัสข้อมูลที่รับเข้ามาในรูปแบบของคำตอบ แบบพาราเลล สามารถนำไปใช้ในการควบคุมอุปกรณ์หรือการแสดงผล.



Parallel-In, Serial-Out (PISO) : ใช้ในการรับข้อมูลพร้อมกันหลายบิตและเลื่อนออกมาเป็นบิตเดียว เหมาะ สำหรับการส่งข้อมูลตัวเลขหรือสัญญาณอื่น ๆ ที่แยกเป็นส่วนย่อย.



การทดลอง เรื่อง Shift Register

3.1 สร้าง วงจร SISO ขนาด 4 บิต โดยใช้ Slide Switch 0 เป็น input ใช้ Led 0 เป็น Output โดยต่อ Clock เข้ากับสวิตช์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA **กำหนดค่า INPUT ให้ Slide**

Switch 0 เป็น 0,1 แล้วทดสอบการทำงานบนบอร์ด FPGA

Input	Output				
กำหนดค่า	ยังไม่กด	1	2	3	4
0					
1					

3.2 สร้าง วงจร PIPO ขนาด 4 บิต โดยใช้ Slide Switch 3-0 เป็น input ใช้ 7-segment เป็น Output โดยต่อ Clock เข้ากับสวิตช์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA <u>กำหนดค่า INPUT ให้ Slide Switch</u>
3-0 เป็น 1010,1110 ตามลำดับ แล้วทดสอบการทำงานบนบอร์ด FPGA

Input		Output
กำหนดค่า	ยังไม่กด	เมื่อกดสวิตซ์
1010		
1110		

3.3 สร้าง วงจร SIPO ขนาด 4 บิต โดยใช้ Slide Switch 0 เป็น input ใช้ 7-segment เป็น Output โดยต่อ Clock เข้ากับสวิตช์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA **กำหนดค่า INPUT ให้ Slide**

Switch 0 เป็น 0,1 แล้วทดสอบการทำงานบนบอร์ด FPGA


Input	Output				
กำหนดค่า	ยังไม่กด	1	2	3	4
0					
1					

3.4 สร้าง วงจร PISO ขนาด 4 บิต โดยใช้ Slide Switch 3-0 เป็น input ใช้ Led 0 เป็น Output โดยต่อ ขา Clock เข้ากับสวิตช์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA <u>กำหนดค่า INPUT ให้ Slide</u>

Switch 3-0 เป็น 0101 ตามลำดับและเป็น Shift Mode แล้วทดสอบการทำงานบนบอร์ด FPGA

Input	Output				
กำหนดค่า	ยังไม่กด	1	2	3	4
0101					

3.5 ให้นักศึกษาออกแบบวงจรไฟวิ่งวน ตามเข็มนาฬิกา A-B-C-D-E-F ตามลำดับ โดยใช้ 7 Segment ที่
Common 0 เป็นที่แสดงผล โดยต่อขา Clock เข้ากับสวิตซ์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA



ใบตรวจการทดลองที่ 7

วัน/เดือน/ปี	🗌 กลุ่มเช้า 🔲 กลุ่มบ่าย 🗌 กลุ่มเย็น กลุ่มที่		
	-1		
รหัสนักศึกษา	ชื่อ-นามสกุล		
วันที่ เ	วลา		
ลายเซ็น			
การตรวจการทดลอง			
การทดลองข้อ 1 และ 2 ตรวจเอก	สาร ลายเซ็นผู้ควบคุมการทดลอง		
การทดลองข้อ 3.5 ลายเซ็นผู้ควบคุมการทดลอง			
คะแนนเป็น 70% 🗌	คะแนนเป็น 80% 🔲		
คะแนนเป็น 90% 🗌	คะแนนเป็น 100% 🗌		

<u>หมายเหตุ</u>

- 1. ไม่รับใบตรวจการทดลองที่มีร่องรอยการแก้ไข ขูด ลบ ขีด ฆ่า เปลี่ยนแปลงทุกชนิด
- 2. ให้พิมพ์ใบตรวจการทดลองนี้ในรูปแบบ สี
- 3. หากออกจากห้อง *หลังจากหมดเวลา* ตั้งแต่ 5 นาทีขึ้นไป *จะถูกหักคะแนน 20 %*
- 4. ให้อาจารย์หรือผู้คุมการทดลองเซ็นใบตรวจการทดลองภายใน 40 นาทีแรกของการทำแลป เกิน <u>เวลาไม่รับเซ็น</u>
- 5. ถ้าโต๊ะไม่เรียบร้อยหลังใช้งาน (ถอดปลั๊กไฟ + ไม่มีขยะบนโต๊ะ) *จะถูกหักคะแนน 10 %*