



Ministère de l'Enseignement Supérieur et de la
Recherche Scientifique

UNIVERSITÉ DE CARTHAGE

Ecole Polytechnique de Tunisie

Projet Module Système Embarqués:

Sujet:
Commande d'une Serrure Numérique

Enseignant: Mr. Slim Ben Saoud

Réalisé par:
Abdessalem Achour | Galaaoui Salma

Contents

List of Figures	2
List of Tables	2
1 Introduction Générale	1
1.1 Cadre du projet	1
1.2 Définition	1
2 Cahier des Charges	3
3 Solution Conçue	4
3.1 Approche et raisonnement	4
3.2 Description en VHDL de la FSM	5
3.2.1 Code Source	5
3.2.2 Test Bench	8
3.2.3 Graphique de Simulation	11
4 Conclusion	12

List of Figures

1	Vivado Design Suite	1
2	Serrure Mécanique	1
3	Serrure Mécanique	2
4	Finite State Machine	3
5	Simulation	11

List of Listings

1	Process description de l'évolution des états	6
2	Process génération de sorties	7
3	Process Stimulus	9
4	Port mapping - Test Bench	10
5	out.txt	11
6	out.txt	12

List of Tables

1	Nomenclature de la FSM	3
---	----------------------------------	---

1 Introduction Générale

1.1 Cadre du projet

L'objectif de ce projet est de consolider les acquis du module Systèmes Embarqués à travers la conception d'une solution de commande d'une serrure numérique. Dans ce projet, on est demandé d'élaborer la machine à état finis (Finite State Machine) de cette application, de coder cette machine en langage VHDL et de coder le Test Bench correspondant sur l'ISE de Xilinx (ancêtre de Vivado Design Suite). On travaillera avec Vivado 2019.2.



Figure 1: Vivado Design Suite

1.2 Définition

La serrure est un système qui permet d'ouvrir ou de fermer une porte. Elle marche par l'actionnement d'une clé, d'une carte ou d'un code.



Figure 2: Serrure Mécanique

La serrure électrique est fabriquée en acier renforcé et ne peut pas être percée ou coupée. Il s'agit ici d'une grande amélioration par rapport aux serrures traditionnelles.

Les serrures électriques sont utiles car elles assurent une très bonne sécurité et elles sont plus faciles à utiliser par rapport aux serrures classiques. Elles offrent également des fonctionnalités nécessaires à une sécurité absolue.



Figure 3: Serrure Mécanique

L'ajout de la connectivité à la serrure permet de fonctionner doublement comme serrure et système d'alarme en ayant la possibilité de notifier le propriétaire du bien sécurisé par la serrure lors d'une intrusion, cette connectivité peut s'effectuer par le biais de plusieurs protocoles de communication (Bluetooth, WiFi, GSM..)

2 Cahier des Charges

Dans ce projet on se place le Use Case d'une serrure électrique dont la gâchette est commandée par un signal émis par un circuit FPGA qu'on se propose de concevoir. La serrure munie d'un clavier alphanumérique ne s'ouvre uniquement que si le code à 4 caractères composé correspond à la combinaison correcte.

Ci dessous le diagramme de la Machine à états Finis (FSM) de cette serrure:




Figure 4: Finite State Machine

Table 1: Nomenclature de la FSM

Abbréviation	Type	Désignation
code	entrée	Variable qui contient le code saisi par l'utilisateur
code_vérif	entrée	Code saisi en cas de blocage de la serrure
O_P	signal de sortie	Signal ordre d'ouverture de la porte
Cnt	variable	Compteur qui indique le nombre de tentatives effectuées
V_R	signal de sortie	Signal d'activation du voyant rouge
V_V	signal de sortie	Signal d'activation du voyant vert
A_A	signal de sortie	Signal pour activer l'alarme
code_envoyé	sortie	Code envoyé par SMS au le numéro de téléphone en cas de blocage de la serrure
limites_tentatives	variable	Indique le nombre maximal de tentatives de saisie avant le blocage de la serrure

On remarque que pour le cas de cette application les signaux de sortie ne dépendent que de l'état actuel, il s'agit donc d'une **machine de Moore**.

La serrure est connectée au réseau cellulaire à travers un module GSM. Elle se trouve initialement dans un état de repos E0 où tout les voyants sont désactivés, lors de l'appui d'un bouton du clavier par l'utilisateur elle passe de l'état E0 à l'état E1 en attendant que l'utilisateur finisse la saisie du code et appuye sur le bouton "Enter" pour passer à l'état E2 ou se trouve un aiguillage selon le code saisi;

- Si le code saisi est conforme à la séquence correcte la serrure passe à l'état E3 ensuite à l'état E4 où elle reste ouverte pendant un intervalle de temps (maintient du signal d'ouverture de la porte).
- Si le code saisi est erroné, l'utilisateur à un nombre limité de tentatives pour reprendre le code (E5 -> E6 -> E7), avec l'affichage d'un message de rappel "Dernière Tentative!" dans le cas ou le nombre de tentatives restantes est à 1. Cependant si l'utilisateur épuise toutes ses tentatives possibles sans saisir la combinaison correcte la serrure se bloque (E8) et l'utilisateur doit à présent saisir le numéro de téléphone de sécurité (saisi par le propriétaire de la serrure lors de sa configuration initiale) pour pouvoir recevoir un code de déblocage par SMS. Si le numéro saisi ne correspond pas au numéro de sécurité correct, un SMS "Alerte Intrusion" est alors envoyé au propriétaire (E10) et la serrure reste bloquée jusqu'à ce que celui-ci vienne la débloquent en saisissant le code de déblocage reçu par SMS (E12 -> E13).

3 Solution Conçue

3.1 Approche et raisonnement

Puisque le but de ce projet est d'apprendre à coder une FSM et le Test Bench correspondant, non pas de synthétiser le circuit et l'implémenter réellement sur un FPGA, on se permet dans la limite de cette application de simuler l'interaction entre l'utilisateur et la serrure à travers des fichiers texte, ceci est possible grâce à l'utilisation de la bibliothèque *textio* dans le Test Bench:

- La lecture du code saisi se fait depuis un fichier "in.txt".
- La lecture du numéro téléphone de sécurité se fait depuis un fichier "num.txt".
- La lecture du code de vérification envoyé par SMS se fait depuis un fichier "codeVin.txt".
- L'envoi du code de vérification se fait par l'écriture dans un fichier "codeVout.txt".
- L'affichage des messages d'alerte et de rappel se fait par l'écriture dans un fichier "log.txt".
- L'affichage du verdict (code correct ou incorrect) se fait par l'écriture dans un fichier "out.txt".

3.2 Description en VHDL de la FSM

3.2.1 Code Source

Lien du [code source](#) sur GitHub.

Les signaux de sorties à générer par la machine étant décrit clairement dans le schéma de la FSM on procède à la description de la machine en séparant dans deux process différents, l'évolution des états selon les entrée (transitions) et la génération de sorties.

- **Process: Évolution États**

```

1  process(etat,CLK) is
2
3
4      variable code_correct : string(4 downto 1) := "AF10";
5      variable numero_correct : string(8 downto 1) := "22222222";
6
7
8      begin
9
10         if(rising_edge(CLK)) then
11
12             case etat is
13                 when E0 =>
14                     etat <= E1;
15                 when E1 =>
16                     if(enter = '1') then
17                         etat <= E2;
18                     end if;
19                 when E2 =>
20                     if(code = code_correct) then etat <= E3;
21                     else etat <= E5;
22                     end if;
23                 when E3 =>
24                     etat <= E4;
25                 when E4 =>
26                     --hold lock open for 5 clk periods
27                     if (delay < 4) then
28                         delay <= delay + 1;
29                     else
30                         delay <= 0;
31                         etat <= E0;
32                     end if;
33                 when E5 =>
34                     if(cnt < limite_tentatives) then etat <= E6;
35                     else etat <= E8;
36                     end if;
37                 when E6 =>
38                     if(cnt = limite_tentatives-1) then etat <= E7;
39                     else etat <= E1;

```



```
40         end if;
41     when E7 =>
42         etat <= E1;
43     when E8 =>
44         etat <= E9;
45     when E9 =>
46         if(numero_tel = numero_correct) then etat <= E11;
47         else etat <= E10;
48         end if;
49     when E10 =>
50         etat <= E11;
51     when E11 =>
52         etat <= E12;
53     when E12 =>
54         if(enter = '1') then
55             etat <= E13;
56         end if;
57     when E13 =>
58         if(code_debloc = integer'image(code_debloc_verif))
59             then etat <= E0;
60         else etat <= E8;
61         end if;
62
63     end case;
64 end if;
65 end process;
```

Listing 1: Process description de l'évolution des états

- Process: Génération des Sorties

```
1  process(etat)
2      begin
3
4          cur_state <= type_etat'pos(etat);
5          --mapped state id
6          Ntries <= limite_tentatives - cnt;
7          --remaining tries to be mapped to TB
8
9          case etat is
10
11              when E0 =>
12                  VV <= '0';
13                  VR <= '0';
14                  cnt <= 0;
15                  OP <= '0';
16                  AA <= '0';
17
18              when E3 =>
19                  VV <= '1';
20                  VR <= '0';
21                  OP <= '1';
22
23              when E5 =>
24                  VR <= '1';
25                  cnt <= cnt+1;
26
27              when E8 =>
28                  AA <= '1';
29
30              when E11 =>
31                  code_debloc_verif <= code_verification;
32
33              when others => null;
34
35          end case;
36      end process;
```

Listing 2: Process génération de sorties

3.2.2 Test Bench

```

1  process(current_state,clock) is
2
3  file buff_in : text open read_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/in.txt";
4  file buff_out : text open write_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/out.txt";
5  file buff_num : text open read_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/num.txt";
6  file buff_codeout : text open write_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/codeVout.txt";
7  file buff_codein : text open read_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/codeVin.txt";
8  file log : text open write_mode is
   ↪  "/home/salmag98/Vivado/Commande_Serrure/log.txt";
9  variable line_in, line_out, line_num, line_codeout, line_codein , line_log
   ↪  : line;
10 --variable v_OLINE      : line;
11 variable codein : string(4 downto 1);
12 variable debloc : string(4 downto 1);
13 variable num : string(8 downto 1);
14 variable v_TIME : time := 0ns;
15
16 begin
17
18     Ent <= tern((current_state = 1) or (current_state = 12), '1', '0');
19     --Ent is HIGH only when state is E1 or E11 and LOW otherwise
20
21     if(rising_edge(clock)) then
22
23         case current_state is
24
25             when 1 =>
26                 readline(buff_in,line_in);
27                 read(line_in, codein);
28                 code_in <= codein;
29
30             when 3 =>
31                 --entered code is correct
32                 write(line_out, time'image(now - v_TIME) & string(" ") & codein &
33                     ↪ string(" matching code"));
34                 writeline(buff_out, line_out);
35
36             when 5 =>
37                 --entered code does not match
38                 write(line_out, time'image(now - v_TIME) & string(" ") & codein &
39                     ↪ string(" uncorrect code"));
40                 writeline(buff_out, line_out);

```

```

41      --Number of tries almost reached.
42      write(line_log, time'image(now - v_TIME) & string(" Dernière
43      ↪ tentative!!"));
44      writeline(log, line_log);
45
46      when 9 =>
47      write(line_log, time'image(now - v_TIME) & string(" Entrer numéro
48      ↪ de telephone de securité:"));
49      writeline(log, line_log);
50      readline(buff_num,line_num);
51      read(line_num, num);
52      num_tel <= num;
53
54      when 10 =>
55      write(line_log, time'image(now - v_TIME) & string(" Alerte
56      ↪ Intrusion!!"));
57      writeline(log, line_log);
58
59      when 11 =>
60      --send verification code
61      write(line_codeout, time'image(now - v_TIME) & string(" ") &
62      ↪ integer'image(code_debloc_v));
63      writeline(buff_codeout, line_codeout);
64
65      when 12 =>
66      --prompt user for verification code sent on cellphone
67      write(line_log, time'image(now - v_TIME) & string(" Entrer
68      ↪ code:"));
69      writeline(log, line_log);
70      -- "read" entered code
71      readline(buff_codein,line_codein);
72      read(line_codein, debloc);
73      code_d <= debloc;
74
75      when others =>
76      null;
77
78      end case;
79      end if;
80
81      --file_close(buff_in);
82      --file_close(buff_out);
83
84      end process;

```

Listing 3: Process Stimulus

Il faut bien entendu changer les chemins des répertoire des fichiers entrée et sortie (ligne 3 à 8) selon l'emplacement du projet.

En faisant la correspondance (mapping) des signaux d'entrée sortie et des variable identi-

fiant les états, le testbench devient interactif et cadencer par la même horloge que le process d'évolution des états dans le code source.

```

1  architecture Behavioral of Commande_Serrure_TB is
2      constant ClockFrequency : integer := 100e6; -- 100 MHz
3      constant ClockPeriod    : time    := 1000 ms / ClockFrequency;
4      component SourceCode
5          port ( code, numero_tel : in string;
6                code_debloc      : in string;
7                code_debloc_verif : buffer integer;
8                cur_state, Ntries : out integer;
9                CLK, enter       : in std_logic;
10                 OP, VV, VR, AA : out std_logic);
11      end component;
12
13      --function switching outputs depending on whether the input condition is
14      --used for the value of Ent signal
15      function tern(cond : boolean; res_true, res_false : std_logic) return
16      -- std_logic is
17      begin
18          if cond then
19              return res_true;
20          else
21              return res_false;
22          end if;
23      end function;
24
25      signal code_in : string(4 downto 1);
26      signal code_d : string(4 downto 1);
27      signal code_debloc_v : integer;
28      signal num_tel : string(8 downto 1);
29      signal current_state : integer;
30      signal Tries_Remaining : integer;
31      signal clock : std_logic := '0';
32      signal Ent : std_logic := '0';
33      signal Ouverture : std_logic;
34      signal VoyantV : std_logic;
35      signal VoyantR : std_logic;
36      signal Alarme : std_logic;
37
38      begin
39          UUT: SourceCode port map (code => code_in, numero_tel => num_tel,
40                                  -- code_debloc => code_d, code_debloc_verif => code_debloc_v, cur_state
41                                  -- => current_state, Ntries => Tries_Remaining, CLK => clock, enter =>
42                                  -- Ent, OP => Ouverture, VV => VoyantV, VR => VoyantR, AA => Alarme);

```

Listing 4: Port mapping - Test Bench

3.2.3 Graphique de Simulation




Figure 5: Simulation

• Interprétations du Graphique:

On remarque bien que la FSM reste dans l'état E4 (i.e `current_state = 4`) pour une durée de 4 périodes d'horloge (maintien du signal d'ouverture).

Le verdit étant émis au niveau de l'état E3 (resp. E5) si le code est conforme (resp. non conforme), on peut voir qu'à la sortie de l'état E3 dans le graphique de simulation le temps de simulation est à *35.000 ns*, on remarque effectivement que la première ligne du fichier *out.txt* générer par la simulation contient le même horodatage:

```
35000 ps AF10 matching code
125000 ps ABCD uncorrect code
165000 ps HFHH uncorrect code
215000 ps JJJJ uncorrect code
315000 ps AF10 matching code
405000 ps HHHF uncorrect code
445000 ps AF10 matching code
535000 ps AJD0 uncorrect code
575000 ps 1234 uncorrect code
625000 ps DKLF uncorrect code
845000 ps KDKK uncorrect code
885000 ps AF10 matching code
975000 ps DDJE uncorrect code
```

Listing 5: out.txt

De même pour la sortie de l'état E7 à *185.000 ns* la première ligne du fichier log.txt contient le même horodatage:

```
185000 ps Dernière tentative!!  
235000 ps Entrer numéro de telephone de securité:  
245000 ps Alerte Intrusion!!  
265000 ps Entrer code:  
595000 ps Dernière tentative!!  
645000 ps Entrer numéro de telephone de securité:  
655000 ps Alerte Intrusion!!  
675000 ps Entrer code:  
705000 ps Entrer numéro de telephone de securité:  
715000 ps Alerte Intrusion!!  
735000 ps Entrer code:  
765000 ps Entrer numéro de telephone de securité:  
775000 ps Alerte Intrusion!!  
795000 ps Entrer code:
```

Listing 6: out.txt

4 Conclusion

Ce projet nous a permis de consolider nos acquis en description des Machines à États Finis mais aussi d'apprendre à manipuler un code VHDL et d'utiliser des bibliothèque selon le besoin pour concevoir une solution adéquate et élégante à un problème et de simuler son fonctionnement.

Comme perspectives pour ce projet, dans le cas ou on souhaite implémenter cette solution sur une carte Xilinx on peut envisager dans l'étape à venir de remplacer la lecture/écriture dans les fichiers texte par la connexion de la carte à un module GSM ainsi qu'un clavier alphanumérique muni d'un écran LCD pour tester la solution réellement.

Pour l'instant puisqu'il s'agit d'un Test Bench le fonctionnement le plus proche d'une interaction Utilisateur-Serrure à travers des SMSs et des affichages serait de communiquer à travers les fichiers texte.