myGPIO 3.2

Generato da Doxygen 1.8.8

Mer 5 Lug 2017 11:53:34

# Indice

| 1 | Pagi  | ina Principale                  | 1  |
|---|-------|---------------------------------|----|
| 2 | India | ce dei moduli                   | 5  |
|   | 2.1   | Moduli                          | 5  |
| 3 | Desi  | ign Unit Index                  | 7  |
|   | 3.1   | Design Unit Hierarchy           | 7  |
| 4 | Desi  | ign Unit Index                  | 9  |
|   | 4.1   | Design Unit List                | 9  |
| 5 | India | ce dei file                     | 11 |
|   | 5.1   | Elenco dei file                 | 11 |
| 6 | Doc   | umentazione dei moduli          | 13 |
|   | 6.1   | MyGPIO                          | 13 |
|   |       | 6.1.1 Descrizione dettagliata   | 13 |
|   | 6.2   | GPIO-array                      | 14 |
|   |       | 6.2.1 Descrizione dettagliata   | 15 |
|   | 6.3   | GPIO-single                     | 16 |
|   |       | 6.3.1 Descrizione dettagliata   | 16 |
|   | 6.4   | AXI-device                      | 17 |
|   |       | 6.4.1 Descrizione dettagliata   | 18 |
|   | 6.5   | AXI-internal                    | 19 |
|   |       | 6.5.1 Descrizione dettagliata   | 21 |
| 7 | Doc   | umentazione delle classi        | 23 |
|   | 7.1   | arch_imp Architecture Reference | 23 |
|   | 7.2   | GPIOarray Entity Reference      | 24 |
|   |       | 7.2.1 Descrizione dettagliata   | 26 |
|   | 7.3   | GPIOsingle Entity Reference     | 26 |
|   |       | 7.3.1 Descrizione dettagliata   | 27 |
|   | 7.4   | myGPIO Entity Reference         | 27 |
|   | 7.5   | mvGPIO AXI Entity Reference     | 28 |

| V | INDIC |
|---|-------|
| V | INDIC |

|       |      | 7.5.1 Descrizione dettagliata                          | 30 |  |  |  |  |  |  |  |
|-------|------|--|----|--|--|--|--|--|--|--|
|       | 7.6  | Structural Architecture Reference                      | 32 |  |  |  |  |  |  |  |
|       | 7.7  | Structural Architecture Reference                      | 32 |  |  |  |  |  |  |  |
| 8     | Doc  | umentazione dei file                                   | 33 |  |  |  |  |  |  |  |
| •     |      |  |    |  |  |  |  |  |  |  |
|       | 8.1  | Riferimenti per il file Src/myGPIO/VHDL/GPIOarray.vhd  | 33 |  |  |  |  |  |  |  |
|       |      | 8.1.1 Descrizione dettagliata                          | 33 |  |  |  |  |  |  |  |
|       | 8.2  | Riferimenti per il file Src/myGPIO/VHDL/GPIOsingle.vhd | 33 |  |  |  |  |  |  |  |
|       |      | 8.2.1 Descrizione dettagliata                          | 34 |  |  |  |  |  |  |  |
| Ind   | dice |  | 35 |  |  |  |  |  |  |  |
| 11 IV | uice |  | ວວ |  |  |  |  |  |  |  |

## **Pagina Principale**

Periferica AXI4 Lite che implementa una GPIO pilotabile da processing-system.

#### Registri interni del device

Il device possiede i registri indicati di seguito. Per oognuno di essi viene indicata la modalità di accesso (R sola lettura, W sola scrittura, R/W lettura scrittura), e l'offset, rispetto all'indirizzo base del device, col quale è possibile indirizzarli.

- MODE (R/W, offset +0x0): consente di impostare i singoli pin del device come ingressi o uscite; solo i GPI
   — O\_width bit meno significativi del registro hanno significato, agire sui restanti bit non produce nessun effetto;
   Il valore che i singoli pin possono assumere è:
  - '1': il pin viene configurato come pin di uscita;
  - 'ò: il pin viene configurato come pin di ingresso;
- WRITE (R/W, offset +0x4): consente di imporre un valore ai pin del device, qualora essi siano configurati
  come uscite; solo i GPIO\_width bit meno significativi del hanno significato, agire sui restanti bit non produce
  nessun effetto;
- READ (R, offset +0x8): consente di leggere il valore dei pin del device, sia quelli configurati come ingressi che
  quelli configurati come uscite (il cui valore coincide con quello settato nel registro WRITE); solo i GPIO\_width
  bit meno significativi del registro hanno significato, gli altri vengono letti zero;
- GIES (Global Interrupt Enable/Status, R/W, offset 0xC): Consente di abilitare/disabilitare gli interrupt globali della periferica; solo due dei bit sono significativi:
  - IE (bit 0): interrupt enable, abilita gli interrupt, può essere scritto e letto; se posto ad '1' la periferica potrà
    generare interrupt quando uno dei pin impostati come ingresso assume valore '1' (ed il corrispondente
    bit in PIE è impostato ad '1'); se posto a '0' il device non genererà mai interruzioni;
  - IS (bit 1): interrupt status, settato internamente ad '1' nel caso in cui la periferica abbia generato interrupt; replica del segnale "interrupt" diretto verso il processing-system.
- PIE (Pin Interrupt Enable, R/W, offset 0x10): consente di abilitare/disabilitare gli interrupt per i singoli pin.
   Con GIES(0)='1' e MODE(n)='0' (cioè se gli interrupt globali sono abilitati e il pin n-esimo è configurato come input), se PIE(n)='1' allora il device genererà un interrupt verso il processing-system quando il pin n-esimo assumerà valore '1', mentre, se PIE(n)='0' non verrà generata una interruzione;
- IRQ (Interrupt Request, R, offset 0x14): IRQ(n)='1' indica che la sorgente di interruzione è il bit n-esimo; la or-reduce di tale registro costituisce il segnale "interrupt" diretto verso il processing system;
- IACK (Interrupt Ack, W, offset 0x18): imponento IACK(n)='1' è possibile segnalare al device che l'interruzione generata dal in n-esimo è stata servita; il bit IRQ(n) verrà resettato automaticamente.

Pagina Principale

Process di scrittura dei registri della periferica

Il process che implementa la logica di scrittura dei registri è stato modificato in modo da ottenere il seguente indirizzamento:

| Indirizzo | Offset | Registro   |
|-----------|--------|------------|
| b"00000"  | 0x00   | MODE       |
| b"00100"  | 0x04   | WRITE      |
| b"01000"  | 0x08   | READ(*)    |
| b"01100"  | 0x0C   | GIES(**)   |
| b"10000"  | 0x10   | PIE        |
| b"10100"  | 0x14   | IRQ(***)   |
| b"11000"  | 0x18   | IACK(****) |

- (\*) Il registro READ è a sola lettura: le scritture su questo registro non producono effetti; la scrittura, infatti, avviene su slv\_reg2, che è inutilizzato;
- (\*\*) La scrittura ha effetto solo sul bit zero del registro;
- (\*\*\*) Il registro IRQ è a sola lettura: le scritture su questo registro non producono effetti; la scrittura, infatti, avviene su slv reg5, che è inutilizzato;
- (\*\*\*\*) La scrittura su IACK è fittizzia, nel senso che appena si smette di indirizzare il registro, esso assume valore zero;

#### Process di lettura dei registri della periferica

Il process che implementa la logica di lettura dei registri è stato modificato in modo da ottenere il seguente indirizzamento:

| Indirizzo | Offset | Registro  |
|-----------|--------|-----------|
| b"00000"  | 0x00   | MODE      |
| b"00100"  | 0x04   | WRITE     |
| b"01000"  | 0x08   | READ(*)   |
| b"01100"  | 0x0C   | GIES(**)  |
| b"10000"  | 0x10   | PIE       |
| b"10100"  | 0x14   | IRQ       |
| b"11000"  | 0x18   | IACK(***) |

- (\*) Il registro READ è direttamente connesso alla porta GPIO\_inout
- (\*\*) Il bit 2 di GIES è il flag "interrupt", che vale '1' nel caso in cui la periferica abbia generato interrupt ancora non gestiti.
- (\*\*\*) Viene letto sempre zero, dal momento che la scrittura su tale registro è fittizzia.

#### Process di scrittura su IRQ

La logica di scrittura su IRQ è semplice (non viene scritto come un normale registro, ma pilotato internamente dalla periferica): se uno dei bit di GPIO\_inout\_masked è '1', (la or-reduce è 1) allora il valore del segnale GPIO\_inout\_masked viene posto in bitwise-or con il valore attuale del registro IRQ, in modo da non resettare i bit di quest' ultimo che siano stati settati a seguito di una interruzione non ancora servita se uno dei bit di IACK è '1' (la or-reduce è '1'), allora il nuovo valore del registro IRQ viene ottenuto

- mascherando IACK con l'attuale valore di IRQ, in modo da non effettuare il set di bit resettati
- ponendo in XOR la maschera precedente con il valore attuale del registro

Pagina Principale

# Indice dei moduli

## 2.1 Moduli

| Questo | À | l'elenco | di t | ritti i | moduli |
|--------|---|----------|------|---------|--------|

| MyGPIO       |      |  |  |      |  |  |  |  |  |  |  |      |  |  |  |  |  | <br> |  |  |  | 13 |
|--------------|------|--|--|------|--|--|--|--|--|--|--|------|--|--|--|--|--|------|--|--|--|----|
| GPIO-array   | <br> |  |  | <br> |  |  |  |  |  |  |  | <br> |  |  |  |  |  |      |  |  |  | 14 |
| GPIO-single  | <br> |  |  | <br> |  |  |  |  |  |  |  | <br> |  |  |  |  |  |      |  |  |  | 16 |
| AXI-device . |      |  |  |      |  |  |  |  |  |  |  | <br> |  |  |  |  |  |      |  |  |  | 17 |
| AXI-internal |      |  |  | <br> |  |  |  |  |  |  |  | <br> |  |  |  |  |  |      |  |  |  | 19 |

6 Indice dei moduli

# **Design Unit Index**

## 3.1 Design Unit Hierarchy

| Questo elenco di ereditarietà è ordinato approssimativamente, ma non completamente, in ordine alfaber | tico |
|---|------|
|---|------|

| myGPIO     | 27 |
|------------|----|
| myGPIO_AXI | 28 |
| GPIOarray  | 24 |
| GPIOsingle | 26 |

8 Design Unit Index

# **Design Unit Index**

## 4.1 Design Unit List

Here is a list of all design unit members with links to the Entities they belong to:

| architecture arch_imp  | 23 |
|--|----|
| entity GPIOarray   |    |
| Array di celle GPIO, pilotabili singolarmente                                | 24 |
| entity GPIOsingle  |    |
| Cella base GPIO  | 26 |
| entity myGPIO  | 27 |
| entity myGPIO_AXI  |    |
| Periferica AXI4 Lite che implementa una GPIO pilotabile da processing-system | 28 |
| architecture Structural  | 32 |
| architecture Structural  | 32 |

10 **Design Unit Index** 

# Indice dei file

| 5 1      | 1 6 | lan   | 00     | أملم | file  |
|----------|-----|-------|--------|------|-------|
| <b>-</b> |     | . 161 | ( -( ) |      | 11111 |


| Questo è un elenco dei file documentati | i con una loro breve descrizione: |  |
|---|-----------------------------------|--|
| •                                       |                                   |  |

12 Indice dei file

## Documentazione dei moduli

## 6.1 MyGPIO

Diagramma di collaborazione per MyGPIO:



## Moduli

- GPIO-array
- GPIO-single
- AXI-device
- AXI-internal

## 6.1.1 Descrizione dettagliata

## 6.2 GPIO-array

Diagramma di collaborazione per GPIO-array:



## **Entities**

· GPIOarray entity

Array di celle GPIO, pilotabili singolarmente.

· Structural architecture

#### Libraries

ieee

#### **Use Clauses**

• std\_logic\_1164

## Components

• GPIOsingle

### Generics

• GPIO\_width natural:= 4

numero di istanze GPIO create, di default pari a 4 celle.

## **Ports**

GPIO enable in std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale di abilitazione, permette di pilotare la linea "GPIO\_inout". Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPIO\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin.

GPIO\_write in std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale di input, diretto verso l'esterno del device. Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPI← O\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin.

GPIO\_inout inout std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale bidirezionale diretto verso l'esterno del device. Può essere usato per leggere/scrivere segnali digitali da/verso l'esterno del device.

GPIO read out std\_logic\_vector(GPIO\_width - 1 downto 0)


segnale di output, diretto verso l'esterno del device. Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPIO\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin, per cui questo segnale assume esattamente il valore con cui viene impostato il segnale GPIO\_write(i). Se GPIO\_enable(i)=0, il valore del segnale può essere forzato dall' esterno del device.

6.2 GPIO-array

6.2.1 Descrizione dettagliata

## 6.3 GPIO-single

Diagramma di collaborazione per GPIO-single:



## **Entities**

GPIOsingle entity
 Cella base GPIO.

· Structural architecture

#### Libraries

• ieee

## **Use Clauses**

• std\_logic\_1164

## **Ports**

• GPIO\_enable in std\_logic

segnale di abilitazione, permette di pilotare la linea "GPIO\_inout". Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_write sono connesse tra loro, consentendo la scrittura del valore del segnale GPIO\_inout

• GPIO\_write in std\_logic

segnale di input, diretto verso l'esterno del device GPIOsingle. Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_write sono connesse tra loro, consentendo la scrittura del valore del pin GPIO\_inout.

• GPIO\_inout inout std\_logic

segnale bidirezionale diretto verso l'esterno del device. Può essere usato per leggere/scrivere segnali digitali da/verso l'esterno del device GPIOsingle

• GPIO\_read out std\_logic

segnale di output, diretto verso l'esterno del device. Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_ write sono connesse tra loro, consentendo la scrittura del valore dei pin, per cui questo segnale assume esattamente il valore con cui viene impostato il segnale GPIO\_write

## 6.3.1 Descrizione dettagliata

6.4 AXI-device 17

## 6.4 AXI-device

Diagramma di collaborazione per AXI-device:



## **Entities**

• myGPIO entity

## Libraries

• ieee

#### **Use Clauses**

- std logic 1164
- numeric\_std

## Generics

- GPIO\_width natural:= 4
  - numero di GPIO offerti dalla periferica, di default pari a 4 celle.
- C\_S00\_AXI\_DATA\_WIDTH integer:= 32
- C\_S00\_AXI\_ADDR\_WIDTH integer:= 5

## **Ports**

- GPIO\_inout inout std\_logic\_vector(GPIO\_width 1 downto 0)
  - segnale bidirezionale diretto verso l'esterno del device.
- interrupt out std\_logic

segnale di interrupt a livelli diretto verso il processing - system. Se le interruzioni sono abilitate ed uno dei pin del device è settato come input ed è abilitato a generare interruzioni, diventa '1' appena tale pin assume valore '1', e mantiene tale valore fino a quando tutte le interruzioni non siano state servite.

- s00\_axi\_aclk in std\_logic
- s00\_axi\_aresetn in std\_logic
- s00\_axi\_awaddr in std\_logic\_vector(C\_S00\_AXI\_ADDR\_WIDTH 1 downto 0)
- s00\_axi\_awprot in std\_logic\_vector( 2 downto 0)
- s00\_axi\_awvalid in std\_logic
- s00\_axi\_awready out std\_logic

```
s00_axi_wdata in std_logic_vector(C_S00_AXI_DATA_WIDTH - 1 downto 0)
s00_axi_wstrb in std_logic_vector((C_S00_AXI_DATA_WIDTH / 8) - 1 downto 0)
s00_axi_wvalid in std_logic
s00_axi_wready out std_logic
s00_axi_bresp out std_logic_vector(1 downto 0)
s00_axi_bvalid out std_logic
s00_axi_bready in std_logic
s00_axi_araddr in std_logic_vector(C_S00_AXI_ADDR_WIDTH - 1 downto 0)
s00_axi_arprot in std_logic_vector(2 downto 0)
s00_axi_arvalid in std_logic
s00_axi_arready out std_logic
s00_axi_rdata out std_logic_vector(C_S00_AXI_DATA_WIDTH - 1 downto 0)
s00_axi_rresp out std_logic_vector(1 downto 0)
s00_axi_rready in std_logic
s00_axi_rready in std_logic
```

## 6.4.1 Descrizione dettagliata

6.5 AXI-internal

## 6.5 AXI-internal

Diagramma di collaborazione per AXI-internal:



## **Entities**

myGPIO\_AXI entity

Periferica AXI4 Lite che implementa una GPIO pilotabile da processing-system.

• arch\_imp architecture

## **Processes**

- PROCESS\_0( S\_AXI\_ACLK )
- PROCESS\_1(S\_AXI\_ACLK)
- PROCESS\_2( S\_AXI\_ACLK )
- PROCESS\_3( S\_AXI\_ACLK )
- PROCESS\_4( S\_AXI\_ACLK )
- PROCESS\_5( S\_AXI\_ACLK )
- PROCESS\_6( S\_AXI\_ACLK )
- PROCESS\_7( MODE , WRITE , slv\_reg2 , GIES , PIE , IRQ , IACK , slv\_reg7 , axi\_araddr , S\_AXI\_AR
   ESETN , slv\_reg\_rden )
- PROCESS\_8(S\_AXI\_ACLK)

## Libraries

• ieee

#### **Use Clauses**

- std\_logic\_1164
- numeric\_std
- std\_logic\_misc

## Components

GPIOarray

#### **Constants**

- ADDR\_LSB integer:=(C\_S\_AXI\_DATA\_WIDTH/ 32 )+ 1
- OPT\_MEM\_ADDR\_BITS integer:= 2

#### Generics

```
• GPIO width natural:= 4
      numero di GPIO offerti dalla periferica, di default pari a 4 celle.
```

- C S AXI DATA WIDTH integer:= 32
- C S AXI ADDR WIDTH integer:= 5

#### **Ports**

GPIO\_inout inout std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale bidirezionale diretto verso l'esterno del device.

· interrupt out std\_logic

segnale di interrupt a livelli diretto verso il processing - system. Se le interruzioni sono abilitate ed uno dei pin del device è settato come input ed è abilitato a generare interruzioni, diventa '1' appena tale pin assume valore '1', e mantiene tale valore fino a quando tutte le interruzioni non siano state servite.

- S AXI ACLK in std\_logic
- S AXI ARESETN in std\_logic
- S\_AXI\_AWADDR in std\_logic\_vector(C\_S\_AXI\_ADDR\_WIDTH- 1 downto 0)
- S AXI AWPROT in std logic vector( 2 downto 0)
- S\_AXI\_AWVALID in std\_logic
- S AXI AWREADY out std logic
- S\_AXI\_WDATA in std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)
- S\_AXI\_WSTRB in std\_logic\_vector((C\_S\_AXI\_DATA\_WIDTH/8)-1 downto 0)
- S\_AXI\_WVALID in std\_logic
- S AXI WREADY out std logic
- S\_AXI\_BRESP out std\_logic\_vector( 1 downto 0 )
- · S AXI BVALID out std\_logic
- S AXI BREADY in std\_logic
- S\_AXI\_ARADDR in std\_logic\_vector(C\_S\_AXI\_ADDR\_WIDTH- 1 downto 0)
- S AXI ARPROT in std\_logic\_vector(2 downto 0)
- S AXI ARVALID in std\_logic
- S AXI ARREADY out std\_logic
- S\_AXI\_RDATA out std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)
- S\_AXI\_RRESP out std\_logic\_vector( 1 downto 0 )
- S\_AXI\_RVALID out std\_logic
- S\_AXI\_RREADY in std\_logic

## **Signals**

- axi awaddr std logic vector(C S AXI ADDR WIDTH- 1 downto 0)
- axi awready std logic
- · axi wready std logic
- axi\_bresp std\_logic\_vector( 1 downto 0 )
- axi\_bvalid std\_logic
- axi\_araddr std\_logic\_vector(C\_S\_AXI\_ADDR\_WIDTH- 1 downto 0)
- · axi arready std logic
- axi\_rdata std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)
- axi\_rresp std\_logic\_vector( 1 downto 0 )
- axi\_rvalid std\_logic
- MODE std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)
- WRITE std logic vector(C S AXI DATA WIDTH- 1 downto 0)
- READ std\_logic\_vector(C S AXI DATA\_WIDTH-1 downto 0)
- GIES std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH-1 downto 0)
- PIE std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)

6.5 AXI-internal 21

```
IRQ std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
IACK std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
slv_reg2 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
slv_reg5 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
slv_reg6 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
slv_reg7 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
slv_reg_rden std_logic
slv_reg_wren std_logic
reg_data_out std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
byte_index integer
GPIO_inout_masked std_logic_vector(GPIO_width - 1 downto 0)
interrupt_tmp std_logic:='0'
```

## 6.5.1 Descrizione dettagliata



## Documentazione delle classi

## 7.1 arch\_imp Architecture Reference

#### **Processes**

```
    PROCESS 0(S AXI ACLK)
```

- PROCESS\_1(S\_AXI\_ACLK)
- PROCESS\_2(S\_AXI\_ACLK)
- PROCESS\_3(S\_AXI\_ACLK)
- PROCESS\_4(S\_AXI\_ACLK)
- PROCESS\_5( S\_AXI\_ACLK )
- PROCESS\_6( S\_AXI\_ACLK )
- PROCESS\_7( MODE , WRITE , slv\_reg2 , GIES , PIE , IRQ , IACK , slv\_reg7 , axi\_araddr , S\_AXI\_AR
   ESETN , slv\_reg\_rden )
- PROCESS\_8(S\_AXI\_ACLK)
- PROCESS\_9( S\_AXI\_ACLK , S\_AXI\_ARESETN , GPIO\_inout\_masked , IACK )

#### Components

GPIOarray

#### **Constants**

```
    ADDR_LSB integer:=(C_S_AXI_DATA_WIDTH/ 32 )+ 1
```

```
    OPT_MEM_ADDR_BITS integer:= 2
```

### **Signals**

```
• axi_awaddr std_logic_vector(C_S_AXI_ADDR_WIDTH- 1 downto 0)
```

- axi\_awready std\_logic
- axi\_wready std\_logic
- axi\_bresp std\_logic\_vector( 1 downto 0 )
- axi\_bvalid std\_logic
- axi\_araddr std\_logic\_vector(C\_S\_AXI\_ADDR\_WIDTH- 1 downto 0)
- axi\_arready std\_logic
- axi\_rdata std\_logic\_vector(C\_S\_AXI\_DATA\_WIDTH- 1 downto 0)
- axi\_rresp std\_logic\_vector( 1 downto 0 )
- axi\_rvalid std\_logic

```
    MODE std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)

• WRITE std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
• READ std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
• GIES std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
• PIE std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
• IRQ std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)

    IACK std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)

    slv reg2 std logic vector(C S AXI DATA WIDTH-1 downto 0)

• slv reg5 std logic vector(C S AXI DATA WIDTH-1 downto 0)

    slv_reg6 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)

• slv_reg7 std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)
• slv_reg_rden std_logic
• slv_reg_wren std_logic

    reg_data_out std_logic_vector(C_S_AXI_DATA_WIDTH- 1 downto 0)

    byte_index integer

• GPIO_inout_masked std_logic_vector(GPIO_width - 1 downto 0)
interrupt_tmp std_logic:='0'
```

#### Instantiations

· gpioarray\_inst GPIOarray

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/myGPIO\_AXI.vhd

## 7.2 GPIOarray Entity Reference

Array di celle GPIO, pilotabili singolarmente.

Diagramma delle classi per GPIOarray





Diagramma di collaborazione per GPIOarray:



#### **Entities**

· Structural architecture

#### Libraries

• ieee

## **Use Clauses**

• std\_logic\_1164

#### Generics

• GPIO width natural:= 4

numero di istanze GPIO create, di default pari a 4 celle.

#### **Ports**

• GPIO\_enable in std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale di abilitazione, permette di pilotare la linea "GPIO\_inout". Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPIO\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin.

GPIO\_write in std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale di input, diretto verso l'esterno del device. Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPI← O\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin.

GPIO\_inout inout std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale bidirezionale diretto verso l'esterno del device. Può essere usato per leggere/scrivere segnali digitali da/verso l'esterno del device.

GPIO\_read out std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale di output, diretto verso l'esterno del device. Quando GPIO\_enable(i)=1, la linea GPIO\_inout(i) e quella GPIO\_write(i) sono connesse tra loro, consentendo la scrittura del valore del pin, per cui questo segnale assume esattamente il valore con cui viene impostato il segnale GPIO\_write(i). Se GPIO\_enable(i)=0, il valore del segnale può essere forzato dall' esterno del device.

## 7.2.1 Descrizione dettagliata

Array di celle GPIO, pilotabili singolarmente.


La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/GPIOarray.vhd

## 7.3 GPIOsingle Entity Reference

Cella base GPIO.

Diagramma delle classi per GPIOsingle



## **Entities**

· Structural architecture

## Libraries

• ieee

## **Use Clauses**

• std\_logic\_1164

## **Ports**

• GPIO\_enable in std\_logic

segnale di abilitazione, permette di pilotare la linea "GPIO\_inout". Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_write sono connesse tra loro, consentendo la scrittura del valore del segnale GPIO\_inout

· GPIO write in std\_logic

segnale di input, diretto verso l'esterno del device GPIOsingle. Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_write sono connesse tra loro, consentendo la scrittura del valore del pin GPIO\_inout.

• GPIO\_inout inout std\_logic

segnale bidirezionale diretto verso l'esterno del device. Può essere usato per leggere/scrivere segnali digitali da/verso l'esterno del device GPIOsingle

· GPIO read out std\_logic

segnale di output, diretto verso l'esterno del device. Quando GPIO\_enable=1, la linea GPIO\_inout e quella GPIO\_⇔ write sono connesse tra loro, consentendo la scrittura del valore dei pin, per cui questo segnale assume esattamente il valore con cui viene impostato il segnale GPIO\_write

## 7.3.1 Descrizione dettagliata

Cella base GPIO.

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/GPIOsingle.vhd

## 7.4 myGPIO Entity Reference

#### Libraries

ieee

#### **Use Clauses**

- std\_logic\_1164
- · numeric std

### Generics

• GPIO width natural:= 4

numero di GPIO offerti dalla periferica, di default pari a 4 celle.

- C\_S00\_AXI\_DATA\_WIDTH integer:= 32
- C\_S00\_AXI\_ADDR\_WIDTH integer:= 5

#### **Ports**

- GPIO\_inout inout std\_logic\_vector(GPIO\_width 1 downto 0)
  - segnale bidirezionale diretto verso l'esterno del device.
- interrupt out std\_logic

segnale di interrupt a livelli diretto verso il processing - system. Se le interruzioni sono abilitate ed uno dei pin del device è settato come input ed è abilitato a generare interruzioni, diventa '1' appena tale pin assume valore '1', e mantiene tale valore fino a quando tutte le interruzioni non siano state servite.

- s00 axi aclk in std\_logic
- s00\_axi\_aresetn in std\_logic
- s00 axi awaddr in std logic vector(C S00 AXI ADDR WIDTH 1 downto 0)
- s00\_axi\_awprot in std\_logic\_vector( 2 downto 0)
- s00 axi awvalid in std logic
- s00\_axi\_awready out std\_logic

```
s00_axi_wdata in std_logic_vector(C_S00_AXI_DATA_WIDTH - 1 downto 0)
s00_axi_wstrb in std_logic_vector((C_S00_AXI_DATA_WIDTH / 8) - 1 downto 0)
s00_axi_wvalid in std_logic
s00_axi_wready out std_logic
s00_axi_bresp out std_logic_vector(1 downto 0)
s00_axi_bvalid out std_logic
s00_axi_bready in std_logic
s00_axi_araddr in std_logic_vector(C_S00_AXI_ADDR_WIDTH - 1 downto 0)
s00_axi_arprot in std_logic_vector(2 downto 0)
s00_axi_arvalid in std_logic
s00_axi_arready out std_logic
s00_axi_rready out std_logic_vector(C_S00_AXI_DATA_WIDTH - 1 downto 0)
s00_axi_rresp out std_logic_vector(1 downto 0)
s00_axi_rready in std_logic
s00_axi_rready in std_logic
```

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/myGPIO.vhd

## 7.5 myGPIO\_AXI Entity Reference

Periferica AXI4 Lite che implementa una GPIO pilotabile da processing-system.

Diagramma delle classi per myGPIO\_AXI





Diagramma di collaborazione per myGPIO\_AXI:



## **Entities**

arch\_imp architecture

#### Libraries

• ieee

## **Use Clauses**

- std logic 1164
- · numeric\_std
- std\_logic\_misc

## Generics

• GPIO\_width natural:= 4

numero di GPIO offerti dalla periferica, di default pari a 4 celle.

- C\_S\_AXI\_DATA\_WIDTH integer:= 32
- C\_S\_AXI\_ADDR\_WIDTH integer:= 5

## **Ports**

• GPIO\_inout inout std\_logic\_vector(GPIO\_width - 1 downto 0)

segnale bidirezionale diretto verso l'esterno del device.

interrupt out std\_logic

segnale di interrupt a livelli diretto verso il processing - system. Se le interruzioni sono abilitate ed uno dei pin del device è settato come input ed è abilitato a generare interruzioni, diventa '1' appena tale pin assume valore '1', e mantiene tale valore fino a quando tutte le interruzioni non siano state servite.

- S\_AXI\_ACLK in std\_logic
- S\_AXI\_ARESETN in std\_logic

- S\_AXI\_AWADDR in std\_logic\_vector(C\_S\_AXI\_ADDR\_WIDTH- 1 downto 0)
- S\_AXI\_AWPROT in std\_logic\_vector( 2 downto 0)
- S\_AXI\_AWVALID in std\_logic
- S AXI AWREADY out std\_logic
- S AXI WDATA in std logic vector(C S AXI DATA WIDTH- 1 downto 0)
- S AXI WSTRB in std logic vector((C S AXI DATA WIDTH/8)-1 downto 0)
- · S AXI WVALID in std logic
- S AXI WREADY out std\_logic
- S AXI BRESP out std\_logic\_vector( 1 downto 0)
- · S AXI BVALID out std logic
- S AXI BREADY in std logic
- S AXI ARADDR in std logic vector(C S AXI ADDR WIDTH- 1 downto 0)
- S\_AXI\_ARPROT in std\_logic\_vector( 2 downto 0 )
- S\_AXI\_ARVALID in std\_logic
- S\_AXI\_ARREADY out std\_logic
- S AXI RDATA out std logic vector(C S AXI DATA WIDTH- 1 downto 0)
- S AXI RRESP out std\_logic\_vector( 1 downto 0)
- S AXI RVALID out std\_logic
- · S AXI RREADY in std\_logic

#### 7.5.1 Descrizione dettagliata

Periferica AXI4 Lite che implementa una GPIO pilotabile da processing-system.

#### Registri interni del device

Il device possiede i registri indicati di seguito. Per oognuno di essi viene indicata la modalità di accesso (R sola lettura, W sola scrittura, R/W lettura scrittura), e l'offset, rispetto all'indirizzo base del device, col quale è possibile indirizzarli.

- MODE (R/W, offset +0x0): consente di impostare i singoli pin del device come ingressi o uscite; solo i GPI
   — O\_width bit meno significativi del registro hanno significato, agire sui restanti bit non produce nessun effetto;
   Il valore che i singoli pin possono assumere è:
  - '1': il pin viene configurato come pin di uscita;
  - 'ò: il pin viene configurato come pin di ingresso;
- WRITE (R/W, offset +0x4): consente di imporre un valore ai pin del device, qualora essi siano configurati come uscite; solo i GPIO\_width bit meno significativi del hanno significato, agire sui restanti bit non produce nessun effetto;
- READ (R, offset +0x8): consente di leggere il valore dei pin del device, sia quelli configurati come ingressi che quelli configurati come uscite (il cui valore coincide con quello settato nel registro WRITE); solo i GPIO\_width bit meno significativi del registro hanno significato, gli altri vengono letti zero;
- GIES (Global Interrupt Enable/Status, R/W, offset 0xC): Consente di abilitare/disabilitare gli interrupt globali della periferica; solo due dei bit sono significativi:
  - IE (bit 0): interrupt enable, abilita gli interrupt, può essere scritto e letto; se posto ad '1' la periferica potrà
    generare interrupt quando uno dei pin impostati come ingresso assume valore '1' (ed il corrispondente
    bit in PIE è impostato ad '1'); se posto a '0' il device non genererà mai interruzioni;
  - IS (bit 1): interrupt status, settato internamente ad '1' nel caso in cui la periferica abbia generato interrupt; replica del segnale "interrupt" diretto verso il processing-system.
- PIE (Pin Interrupt Enable, R/W, offset 0x10): consente di abilitare/disabilitare gli interrupt per i singoli pin.
   Con GIES(0)='1' e MODE(n)='0' (cioè se gli interrupt globali sono abilitati e il pin n-esimo è configurato come input), se PIE(n)='1' allora il device genererà un interrupt verso il processing-system quando il pin n-esimo assumerà valore '1', mentre, se PIE(n)='0' non verrà generata una interruzione;

- IRQ (Interrupt Request, R, offset 0x14): IRQ(n)='1' indica che la sorgente di interruzione è il bit n-esimo; la or-reduce di tale registro costituisce il flag "interrupt" (IS) di GIES, mentre lo stesso segnale, posto in AND con GIES(0) interrupt enable è diretto verso il processing system.
- IACK (Interrupt Ack, W, offset 0x18): imponento IACK(n)='1' è possibile segnalare al device che l'interruzione generata dal in n-esimo è stata servita; il bit IRQ(n) verrà resettato automaticamente.

Process di scrittura dei registri della periferica

Il process che implementa la logica di scrittura dei registri è stato modificato in modo da ottenere il seguente indirizzamento:

| Indirizzo | Offset | Registro   |
|-----------|--------|------------|
| b"00000"  | 0x00   | MODE       |
| b"00100"  | 0x04   | WRITE      |
| b"01000"  | 0x08   | READ(*)    |
| b"01100"  | 0x0C   | GIES(**)   |
| b"10000"  | 0x10   | PIE        |
| b"10100"  | 0x14   | IRQ(***)   |
| b"11000"  | 0x18   | IACK(****) |

- (\*) Il registro READ è a sola lettura: le scritture su questo registro non producono effetti; la scrittura, infatti, avviene su slv\_reg2, che è inutilizzato;
- (\*\*) La scrittura ha effetto solo sul bit zero del registro;
- (\*\*\*) Il registro IRQ è a sola lettura: le scritture su questo registro non producono effetti; la scrittura, infatti, avviene su slv reg5, che è inutilizzato;
- (\*\*\*\*) La scrittura su IACK è fittizzia, nel senso che appena si smette di indirizzare il registro, esso assume valore zero;

Process di lettura dei registri della periferica

Il process che implementa la logica di lettura dei registri è stato modificato in modo da ottenere il seguente indirizzamento:

| Indirizzo | Offset | Registro  |
|-----------|--------|-----------|
| b"00000"  | 0x00   | MODE      |
| b"00100"  | 0x04   | WRITE     |
| b"01000"  | 0x08   | READ(*)   |
| b"01100"  | 0x0C   | GIES(**)  |
| b"10000"  | 0x10   | PIE       |
| b"10100"  | 0x14   | IRQ       |
| b"11000"  | 0x18   | IACK(***) |

- (\*) Il registro READ è direttamente connesso alla porta GPIO\_inout
- (\*\*) Il bit 2 di GIES è il flag "interrupt", che vale '1' nel caso in cui la periferica abbia generato interrupt ancora non gestiti.
- (\*\*\*) Viene letto sempre zero, dal momento che la scrittura su tale registro è fittizzia.

#### Process di scrittura su IRQ

La logica di scrittura su IRQ è semplice (non viene scritto come un normale registro, ma pilotato internamente dalla periferica): se uno dei bit di GPIO\_inout\_masked è '1', (la or-reduce è 1) allora il valore del segnale GPIO\_inout\_ masked viene posto in bitwise-or con il valore attuale del registro IRQ, in modo da non resettare i bit di quest' ultimo che siano stati settati a seguito di una interruzione non ancora servita se uno dei bit di IACK è '1' (la or-reduce è '1'), allora il nuovo valore del registro IRQ viene ottenuto

- mascherando IACK con l'attuale valore di IRQ, in modo da non effettuare il set di bit resettati
- ponendo in XOR la maschera precedente con il valore attuale del registro

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/myGPIO\_AXI.vhd

## 7.6 Structural Architecture Reference

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/GPIOsingle.vhd

## 7.7 Structural Architecture Reference

## Components

• GPIOsingle

## Instantiations

• single\_gpio GPIOsingle

La documentazione per questa classe è stata generata a partire dal seguente file:

• Src/myGPIO/VHDL/GPIOarray.vhd

## Documentazione dei file

## 8.1 Riferimenti per il file Src/myGPIO/VHDL/GPIOarray.vhd

## **Entities**

- GPIOarray entity
  - Array di celle GPIO, pilotabili singolarmente.
- · Structural architecture

#### 8.1.1 Descrizione dettagliata

**Autore** 

Salvatore Barone salvator.barone@gmail.com

Data

07 04 2017

## Copyright

Copyright 2017 Salvatore Barone salvator.barone@gmail.com

This file is part of Zynq7000DriverPack

Zynq7000DriverPack is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version.

Zynq7000DriverPack is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details.

You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 8.2 Riferimenti per il file Src/myGPIO/VHDL/GPIOsingle.vhd

#### **Entities**

- · GPIOsingle entity
  - Cella base GPIO.
- · Structural architecture

34 Documentazione dei file

## 8.2.1 Descrizione dettagliata

**Autore** 

Salvatore Barone salvator.barone@gmail.com

Data

07 04 2017

Copyright

Copyright 2017 Salvatore Barone salvator.barone@gmail.com

This file is part of Zynq7000DriverPack

Zynq7000DriverPack is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version.

Zynq7000DriverPack is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details.

You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

# **Indice analitico**

Structural, 32