

امر مال الدوم الدوم

گزارش پروژه درس معماری کامپیوتر

استاد: دكتر شريعتمدار

دانشکده مهندسی برق

اعضای گروه:

سميرا سلجوقي 9823048

محمدمسيح شالچيان 9823051

فهرست مطالب

مقدمهمقدمه	3
بخش ROM	
بخش RAM	
. ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ	
بخش Program Counter	
بخش اصلی برنامه	
بحس احقی برداد تست پردازنده	21
منابع و ماجع	

مقدمه

در این پروژه می خواهیم بخش های مختلف یک CPU ساده را پردازش کنیم. این پردازنده شامل حافظه های State در این پروژه می خواهیم بخش های است اصلی PRAM و قسمت اصلی RAM و قسمت اصلی ALU و قسمت اصلی Machine می باشد که هر بخش به طور مفصل توضیح داده خواهند شد. سی پی یو در واقع مغز کامپیوتر است که تمام پردازش ها در این قطعه انجام می گیرد. اجرای برنامه ها و انجام محاسبات، همه و همه بر عهده سی پی یو است. نحوه کار کردن سی پی یو ها از ابتدای زمانی که مورد استفاده قرار گرفتند تا کنون تغییرات زیادی داشته است اما پایه عملکرد آن ها، تا کنون به مراحل واکشی، رمزگشایی و اجرا تقسیم پذیر بوده است.

• واكشى (Fetch)


واکشی به معنی دریافت دستوراتی است که سی پی یو در نهایت باید اجرا کند. این دستور العمل ها در قالب صفر و یک از رم به سی پی یو می رسند و هر دستور یک بخش بسیار کوچک از یک عملیات است. نشانی دستور فعالی از طریق یک شمارشگر برنامه نگه داشته می شود و سپس این شمارش گر و دستور العمل ها در بخش ثبت دستور یا IR قرار می گیرند. پس از آن، طول شمارش گر افزایش پیدا می کند تا به نشانی دستورالعمل بعدی ارجاع دهد.

رمزگشایی(Decode)

زمانی که یک دستور توسط سی پی یو واکشی و دریافت می شود و سپس در IR ذخیره می گردد، سی پی یو دستور را به مداری به اسم رمزگشا انتقال می دهد. این مدار دستور را به سیگنال هایی تبدیل می کند که برای فعالیت به سایر بخش های سی پی یو فرستاده می شوند.

اجرا(Execute)

در نهایت، دستوراتی که توسط رمزگشا، کدگشایی شده اند می بایست اجرا شوند. نتایج این کد گشایی ها در قسمتی از سی پی یو ثبت می گردند تا در دستور العمل های بعدی نیز بتوان به آن ها بازگشت. مثل عملکرد حافظه ماشین حساب.[1]



بخش ROM

حافظه ROM نوعی از حافظه است که دستورات در آن بخش ذخیره می شوند و فقط عملیات خواندن در آن اجرا می شود. ROMمخفف Read-Only Memory است. حافظه رام برخلاف رم، پایدار است و حتی وقتی کامپیوتر خاموش شود، محتوای آن باقی می ماند. رام در واقع یک مدار کوچک کامپیوتری روی مادربورد است که اطلاعات آن را شرکت سازنده پر میکند. اطلاعات داخل این قطعه می تواند بارها اجرا شود؛ پس قطعه مهمی است و بر عکس رم، اطلاعات حافظه rom با خاموش شدن کامپیوتر از بین نمی رود.

در کد زیر که حافظه ROM طراحی شده است، در ابتدا پس از تعیین مقادیر ثابت اندازه حافظه -در اینجا 1024*16 است-، یک ورودی برای گرفتن آدرس و یک خروجی برای خواندن دستور تعریف می کنیم. سپس برای نوشتن دستورات یک rom_type با ابعاد گفته شده تعریف می کنیم و دستورات را به صورت زیر می نویسیم که شامل تمام دستورات خواسته شده است و برای دستوراتی که نیازمند آدرس هستند نیز آدرس یکی از خانه های حافظه RAM را قرار می دهیم. در آخر نیز با تبدیل آدرس ورودی به عدد صحیح از حافظه دستور مورد نظر را داخل خروجی قرار می دهیم. این بخش از کد با کمک سایت [2] نوشته شده است.

```
2 library IEEE;
 3 use IEEE.STD LOGIC 1164.ALL;
 4 use IEEE.NUMERIC_STD.ALL;
   entity ROM Module is
        generic(
 8
             addr width : integer := 1024; --total number of elements to store (put exact number)
             addr_bits : integer := 10; -- bits requires to store elements specified by addr_width
10
             data_width : integer := 16
                                         -- number of bits in each elements
11
12 port (
13
         addr : in std_logic_vector(addr_bits-1 downto 0); --input port for getting address
         data : out std_logic_vector(data_width-1 downto 0) --ouput data at location 'addr'
15
    end ROM Module;
16
17
    architecture Behavioral of ROM Module is
18
         type rom_type is array (0 to addr_width-1) of std_logic_vector(data_width-1 downto 0);
19
         constant ROM Memory : rom_type := (
                                     "00000100000000100".
20
                                1 => "000010000001000",
                                                         --Store
21
                                2 => "0000110000010000",
22
                                                         --Load
                                3 => "0001000000000001",
                                                         --Add
23
                                4 => "0001010000000000",
                                                         -- Increment AC
24
                                5 => "0001100000000000",
                                                         --Clear AC
25
                                6 => "0001110000000000",
                                                         --Clear E
26
                                7 => "0010000000000000",
27
                                                         -- Circular Left Shift
                                8 => "0010010000000000",
                                                         -- Circular Right Shift
28
                                9 => "0010100000000000",
29
                                10 => "0010110000000000", --SNA
30
                                11 => "001100000000000", --SZE
31
                                12 => "001101000000000", --SZA
32
                                13 => "0011100000000000", --Linear Left Shift
33
                                14 => "0011110000000000", --Linear Right Shift
34
                                15 => "010000000001100", --Multiply
35
                                16 => "1000000000000011". -- SOR
36
37
                                others => (others => '0'));
38
         data <= ROM Memory(to integer(unsigned(addr)));
39
40 end Behavioral;
```

بخش RAM

RAM که مخفف Ramory است نوعی حافظه است که امکان خواندن و نوشتن را فراهم RAM که مخفف RAM که مخفف عبرق از بین می رود. RAM می کند. این حافظه فرار در نظر گرفته می شود، به این معنی که محتوای آن با قطع برق از بین می رود. خوانده و ذخیرهسازی سریع و موقتی برای دادههایی فراهم می کند که پردازشگر یا سایر اجزا می توانند از آنها خوانده و نوشته شوند.

ویژگی های کلیدی رم:

- عملیات خواندن و نوشتن: RAM اجازه می دهد داده ها هم از سلول های حافظه خوانده و هم نوشته شوند.
 - حافظه فرار: RAM برای حفظ اطلاعات ذخیره شده خود به منبع تغذیه مداوم نیاز دارد.
- دسترسی تصادفی: سلول های حافظه در RAM به صورت تصادفی قابل دسترسی هستند، به این معنی که به هر مکانی می توان مستقیماً بدون نیاز به پیمایش متوالی کل حافظه دسترسی داشت.
- زمان دسترسی سریع: RAM دسترسی سریع به داده های ذخیره شده را فراهم می کند و آن را برای ذخیره سازی موقت و پردازش سریع داده ها مناسب می کند.

شرح كد:

در RAM_Module دو متغییر با مثدار ثابت adr_width و data_width تعریف شده که اولی نشان دهنده ی طول آدرس حافظه ی رم است و دومی برابر تعداد بیت های هر کلمه ی رم است.

ماژول رم ما دارای 5 ورودی به شرح زیر است:

- clk: سیگنال ساعت برای عملیات همزمان
- برای کنترل عملیات نوشتن، اگر برابر یک شود عملیات نوشتن انجام میشود
 - addr: پورت ورودی برای آدرس محل حافظه برای خواندن یا نوشتن در آن.
 - din: داده های ورودی برای ذخیره در ماژول RAM
 - dout: داده های خروجی خوانده شده از ماژول RAM

ram_type به عنوان یک نوع آرایه که نشان دهنده حافظه RAM است تعریف می شود. اندازه آرایه با addr_width به عنوان یک نوع آرایه که برابر 2 به توان addr_width است. هر عنصر آرایه یک std_logic_vector از طول data_width است.

سیگنال RAM_Data با استفاده از ram_type تعریف می شود و با مقادیر از پیش تعریف شده مقداردهی اولیه می شود. با توجه به دستور کار برای حافظه 64 RAM مقدار دیتا در نظر می گیریم و مقدار دهی می کنیم. این سیگنال حافظه RAM را نشان می دهد و داده ها را ذخیره می کند.

```
1 -- RAM Module
 3 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 4
    use IEEE.NUMERIC STD.all;
 8
    entity RAM_Module is
 9
      generic (
         addr_width : integer := 10; --total number of elements to store (put exact number)
10
        data_width : integer := 16 --number of bits in each elements
11
12
13
      port(
14
        clk: in std_logic;
15
        we : in std_logic;
16
                                                              --write enable
        addr : in std_logic_vector(addr_width-1 downto 0); --input port for getting address
17
         din : in std_logic_vector(data_width-1 downto 0); --input data to be stored in RAM
18
         dout : out std_logic_vector(data_width-1 downto 0) --output data read from RAM
19
20
    end RAM_Module;
21
22
23
24
    architecture Behavioral of RAM_Module is
        type ram_type is array (0 to 2**addr_width-1) of std_logic_vector (data_width-1 downto 0);
25
        signal RAM_Data : ram_type := ( 0 => "00000000000000",
26
                                      1 => "0000000000000001",
27
                                      28
                                      3 => "0000000000000011",
29
                                       4 => "00000000000000100",
30
                                      5 => "0000000000000101",
 31
                                       6 => "0000000000000110",
 32
                                      7 => "0000000000000111",
 33
                                      8 => "000000000001000",
 34
                                      9 => "000000000001001",
 35
                                      10 => "0000000000001010",
 36
                                      11 => "0000000000001011",
 37
 38
                                      12 => "0000000000001100",
                                      13 => "0000000000001101",
 39
 40
                                      14 => "0000000000001110",
                                      15 => "0000000000001111",
 41
 42
                                      16 => "000000000010000",
                                      17 => "0000000000010001",
 43
 44
                                      18 => "0000000000010010",
                                      19 => "0000000000010011",
 45
                                      20 => "000000000010100",
 46
                                      21 => "0000000000010101",
 47
                                      22 => "0000000000010110",
 48
                                      23 => "0000000000010111",
 49
                                      24 => "000000000011000",
                                      25 => "0000000000011001",
 51
                                      26 => "000000000011010",
                                      27 => "0000000000011011",
 53
                                      28 => "0000000000011100",
 54
                                      29 => "000000000011101",
 55
                                      30 => "000000000011110",
 56
                                      31 => "0000000000011111",
 57
                                      32 => "000000000100000",
                                      33 => "0000000000100001",
59
                                      34 => "0000000000100010",
60
```

در داخل فرآیند، یک بخش کلاک، حساس به سیگنال clk وجود دارد. هنگامی که یک لبه در حال افزایش تشخیص داده می شود('clk'event ='1')، فرآیند اجرا میشود.

اگر سیگنال فعال کردن نوشتن به ما اعلام شود (we='1') ، به این معنی است که یک عملیات نوشتن درخواست to_i to_integer (unsigned (addr)) به std_logic_vector با استفاده از تبدیل (din) و (din) در آدرس مشخص شده در RAM ذخیره می شود.

قسمت آخر کد با خواندن حافظه رم از آدرسی که توسط adr مشخص شده است، داده های خروجی را در dout قرار میدهد. این بخش از کد با کمک سایت [3] نوشته شده است.

```
43 => "0000000000101011".
 69
                                         44 => "0000000000101100",
 70
                                         45 => "0000000000101101".
 71
                                         46 => "0000000000101110"
 72
                                         47 => "0000000000101111",
 73
                                         48 => "0000000000110000",
 74
                                         49 => "0000000000110001",
 75
                                         50 => "0000000000110010",
 76
                                         51 => "0000000000110011",
 77
                                         52 => "0000000000110100",
 78
                                         53 => "0000000000110101",
 79
                                         54 => "0000000000110110",
 80
                                         55 => "0000000000110111",
 81
                                         56 => "0000000000111000",
 82
                                         57 => "0000000000111001",
 83
                                         58 => "0000000000111010",
 84
                                         59 => "0000000000111011",
 85
                                         60 => "0000000000111100",
 86
                                         61 => "0000000000111101",
 87
                                         62 => "0000000000111110",
 88
                                         63 => "00000000001111111");
 89
 90
     begin
 91
 92
 93
         process(clk)
 95
         begin
            if (clk'event and clk='l') then
 96
               if (we='1') then
                                                  -- write data to address 'addr'
 97
                   --convert 'addr' type to integer from std_logic_vector
 98
 99
                   RAM Data(to integer(unsigned(addr))) <= din;
100
               end if;
101
            end if:
102
         end process;
103
        -- read data from address 'addr'
104
        -- convert 'addr' type to integer from std logic vector
105
        dout <= RAM Data(to integer(unsigned(addr)));
106
      end Behavioral;
107
```

بخش ALU

یک واحد منطقی حسابی (ALU) یک مدار دیجیتالی است که عملیات حسابی و منطقی را روی داده های باینری انجام می دهد. این یک جزء اساسی از واحد پردازش مرکزی (CPU) در یک کامپیوتر است. ALU مسئول اجرای عملیات حسابی است مانند جمع کردن ، شیفت دادن و عملیات منطقی AND کردن. این نکته قابل تامل هست که عملیات قابل انجام توسط هر ALU در پردازنده های متفاوت فرق میکند.

شرح كد:

در ابتدا به ورودی و خروجی های ماژول ALU میپردازیم.

پورت های ورودی:

- AC_IN: ورودی 16 بیتی برای AC اولیه
 - اورودی 16 بیتی دیتا از حافظه X_IN
 - ALU_Sel: ورودی 6 بیتی اپکد
 - E_IN ●
- Enable: فعال كردن سيگنال براى عمليات ALU.

پورت های خروجی:

- AC_OUT: خروجی 16 بیتی برای AC بدست آمده بعد انجام عملیات
 - E_OUT: خروجی مقدار E

```
1 --ALU_Module
 3 library IEEE;
 4 use IEEE.STD LOGIC 1164.ALL;
 5 use IEEE.NUMERIC STD.ALL;
 6 use IEEE.STD_LOGIC_UNSIGNED.ALL;
    entity ALU Module is
       Port (
        AC IN : in STD LOGIC VECTOR (15 downto 0);
10
                                                      --input AC
11
        X IN : in STD LOGIC VECTOR (15 downto 0);
                                                      --input of memory
        ALU Sel : in STD LOGIC VECTOR (5 downto 0);
                                                       --input 6-bit for selecting function
        E IN : in STD LOGIC;
13
                                                       --input E
        Enable : in STD LOGIC;
                                                        --input enable
14
                 : out STD_LOGIC_VECTOR(15 downto 0); --output AC
15
16
        E_OUT : out STD_LOGIC
                                                        --output E
17
18 end ALU_Module;
```

سيگنال ها:

- ALU_Result: سیگنال 17 بیتی (با در نظر گرفتن E) بدون علامت برای محاسبات میانی در Lu استفاده می شود.
 - MUL_Result: سیگنال 12 بیتی برای ذخیره نتیجه عملیات ضرب.
 - SQRT_Result: سیگنال 8 بیتی برای ذخیره نتیجه عملیات ریشه مربع.

در ادامه نیز ماژول های ضرب کننده و جذرگیر را اضافه کرده و سیگنال های مربوطه را متصل می کنیم.

```
architecture Behavioral of ALU Module is
20
21
       -- Temporary
22
23
       signal ALU Result : unsigned (16 downto 0);
       signal MUL Result : STD LOGIC VECTOR (11 downto 0);
24
       signal SQRT_Result : STD_LOGIC_VECTOR (7 downto 0);
25
26
27
       -- Component of Multiplier Module
       component simple multi
28
29
            port (
                x : in STD LOGIC VECTOR (5 downto 0);
30
                 y : in STD LOGIC VECTOR (5 downto 0);
31
32
                p : out STD LOGIC VECTOR (11 downto 0));
33
       end component;
34
35
       -- Component of Square root Module
       component main
36
37
              port ( A : in STD LOGIC VECTOR (16 downto 1);
                     q : out STD LOGIC VECTOR (8 downto 1));
38
39
       end component;
40
41
42
43
    begin
44
       Multiplier Module: simple multi
45
          port map ( x => AC IN(5 downto 0),
46
                      y => X IN(5 downto 0),
47
                      p => MUL Result);
48
49
       Square_root_Module: main
50
          port map ( A => X_IN(15 downto 0),
51
                     q => SQRT_Result);
52
```

وقتی Enable فعال یا برابر 1 باشد، مقدار ALU_Sel با دستور case حالت بندی میشود و برای آپکد دستورات و محاسبات مربوط به آن آپکد اجرا می کند.

ایکد ها:

AND •

وقتی ALU_Sel =000001 است، ALU_Sel است، ALU_Sel منطقی را بین نمایش های بدون علامت AND منطقی را بین نمایش های بدون علامت AC_IN و X_IN انجام می دهد.نتیجه در ALU_Result (بیت های 15 تا 0) ذخیره می شود.خروجی 16 بیتی AC_OUT با نتیجه به روز می شود. سیگنال خروجی E_OUT برابر 0 قرار داده میشود.

ADD •

وقتی ALU_Sel= 000100 امایش های بدون علامت ALU_Sel= 000100 و اضافه می کند و AC_IN با مجموع AC_IN و AC_IN و AC_IN با مجموع ALU_Result نتیجه را در ALU_Result ذخیره می کند. خروجی 16 بیتی AC_IN با مجموع E_OUT و [ALU_Result[16]]. و AC_IN با توجه به مقدار سرریز به روز می شود (ALU_Result [16]]. AC_IN با چسباندن 0 به مجموع AC_IN و AC_IN تشکیل می شود.

```
56 stim proc: process
    begin
57
58
       wait for 1 ns;
       if Enable='l' then
59
       case (ALU Sel) is
60
          when "0000001" => -- AND
61
             ALU Result(15 downto 0) <= unsigned(AC IN) and unsigned(X IN);
62
             AC OUT <= std logic vector(ALU Result(15 downto 0));
63
             E OUT <= '0';
64
65
          when "000100" => -- ADD
66
             ALU Result <= '0' & unsigned (AC IN) + unsigned (X IN);
67
             AC OUT <= std logic vector (ALU Result(15 downto 0));
68
             E OUT <= ALU Result(16);
69
```

INC •

وقتى ALU_Sel= 000101 است

ALU نمایش بدون علامت AC_IN را 1 افزایش می دهد.

نتیجه در ALU_Result ذخیره می شود و یک 0 اضافی به سمت چپ اضافه می شود.

خروجي 16 بيتي AC_OUT با مقدار افزايش يافته AC_IN به روز مي شود

سیگنال خروجی E_OUT با توجه به مقدار سرریز به روز می شود.

CLA •

مقدار AC_OUT را برابر 0 قرار میدهد.

CLE •

مقدار E_OUT را 0 قرار میدهد.

```
when "000101" => --Increment AC
70
             ALU_Result <= unsigned('0' & unsigned(AC_IN) + 1);
71
72
             AC_OUT <= std_logic_vector(ALU_Result(15 downto 0));
             E_OUT <= ALU_Result(16);</pre>
73
74
          when "000110" =>
                              --clear AC
75
             AC OUT <= (others => '0');
76
77
          when "000111" =>
                             -- clear E
78
             E OUT <= '0';
79
80
```

Circular Left Shift •

وقتی ALU_Sel= 001000 باشد، ALU_Sel= 001000 یک جابجایی دایره ای به چپ در ورودی 16 بیتی ALU_Sel= 001000 انجام می دهد. بیت های [0:14]AC_IN یک موقعیت به چپ منتقل می شوند و در [1:15]ALU_Result ذخیره می شوند. مهم ترین بیت [AC_IN[15]) به کم اهمیت ترین بیت (ALU_Result قنییر دایره ای اختصاص داده می شود. خروجی 16 بیتی AC_OUT با نتیجه شیفت دایره ای به چپ (ALU_Result[15:0]) به روز می شود. سیگنال خروجی COUT با مقدار سمت چپ ترین بیت AC_IN به روز می شود.

Circular Right Shift •

مشابه چرخش به چپ است.

```
when "001000" => -- circular left shift
81
              ALU Result(15 downto 1) <= unsigned(AC IN(14 downto 0));
82
              ALU Result(0) <= E IN;
83
              AC_OUT <= std_logic_vector(ALU_Result(15 downto 0));
84
              E OUT <= AC IN(15);
85
86
          when "001001" => -- circular right shift
87
              ALU Result(14 downto 0) <= unsigned(AC IN(15 downto 1));
88
89
              ALU Result(15) <= E IN;
              AC OUT <= std logic vector (ALU Result(15 downto 0));
90
              E OUT <= AC IN(0);
91
```

Linear Left Shift •

وقتی ALU ،ALU_Sel = 001110 یک شیفت خطی به چپ در ورودی 16 بیتی AC_IN انجام می دهد. بیتهای AC_1N انجام می دهد. بیتهای AC_1N یک موقعیت به چپ منتقل میشوند و در AC_1N اذخیره میشوند. کم اهمیت ترین بیت (AC_1N الله AC_1N) برابر 0 قرار داده میشود. خروجی 16 بیتی AC_1N با نتیجه شیفت خطی به چپ (AC_1N AC_2N) به روز می شود. سیگنال خروجی AC_1N با سمت چپ ترین بیت (AC_1N) به روز می شود.

Linear Right Shift •

مشابه چرخش به چپ با این فرق که E_OUT برابر صفر میشود.

```
-- linear left shift
 94
           when "001110" =>
               ALU_Result(15 downto 1) <= unsigned(AC_IN(14 downto 0));
 95
               ALU Result(0) <= '0';
 96
               AC_OUT <= std_logic_vector(ALU_Result(15 downto 0));
 97
               E OUT <= AC IN(15);
 98
 99
100
101
           when "001111" => -- linear right shift
               ALU_Result(14 downto 0) <= unsigned(AC_IN(15 downto 1));
102
               ALU_Result(15) <= E_IN;
103
               AC_OUT <= std_logic_vector(ALU_Result(15 downto 0));
104
               E OUT <= '0';
105
106
```

Multiply •

وقتی ALU_Sel = 010000 ورودیهای ALU_Sel = 010000 و (0.5) به ترتیب به پورتهای x و y می ALU_Sel = 010000 وقتی Simple_multi ورودیهای میشوند. خروجی 12 بیتی ماژول ضرب، MUL_Result، به 12 بیت سمت راست AC_OUT اختصاص داده می شود. 4 بیت سمت چپ AC_OUT برابر 0000 قرار داده میشود. سیگنال خروجی E_OUT روی 0 تنظیم شده است که نشان دهنده از عدم سرریز است.

SQR •

وقتى ALU_Sel = 100000 (نشان دهنده عمليات ريشه مربع است)

ورودی X_IN (15 تا 0) به پورت A ماژول ریشه مربع متصل می شود. خروجی SQRT_Result ماژول ، به 8 بیت سمت راست AC_OUT اختصاص داده می شود. 8 بیت سمت چپ AC_OUT برابر 00000000 قرار داده میشود. سیگنال خروجی E_OUT برابر 0 قرار داده میشود است که عدم سرریز از عملیات ریشه مربع را نشان دهد.

```
107
108
           when "0100000" => -- Multiply
              AC OUT (15 downto 12) <= "0000";
109
              AC_OUT(11 downto 0) <= std_logic_vector(MUL_Result);
110
              E OUT <= '0';
111
112
113
           when "1000000" =>
                              --SQR
114
               AC OUT (7 downto 0) <= SQRT Result;
115
               AC OUT(15 downto 8) <= "000000000";
116
              E OUT <= '0';
117
118
119
           when others =>
                               --Nothing
120
121
122
123
        end case;
        end if;
124
125
      end process;
126
127 end Behavioral;
```

بخش Program Counter

رجیستر شمارنده برنامه (PC) جزء اساسی یک CPU است که آدرس حافظه دستورالعمل بعدی را که قرار است fetch و execute شود را نگهداری می کند و نقش مهمی در اجرای برنامه ها و کنترل جریان پردازنده دارد.

در یک CPU، شمارنده برنامه به صورت متوالی افزایش می یابد تا دستور بعدی را در حافظه دریافت کند، و به پردازنده اجازه می دهد دستورالعمل ها را به ترتیب صحیح اجرا کند. با این حال، شمارنده برنامه را میتوان از طریق دستورالعملهای جریان کنترلی مانند پرشها، شاخهها و فراخوانیهای ساب روتین تغییر داد و اجرای دستورات غیر متوالی را امکان پذیر کرد.

شمارنده برنامه از یک ریجستر باینری تشکیل شده است که آدرس حافظه را ذخیره می کند. بر اساس آپکد فعلی و سیگنال های کنترلی از دیکدر دستورالعمل به روز می شود. آپکد عملیاتی را که باید روی شمارنده برنامه انجام شود، مشخص می کند که کدام یک از عملیات که شامل افزایش، تخصیص مقدار جدید، ریست کردن یا بدون تغییر نگه داشتن مقدار فعلی است انجام شود.

شرح کد: Program Counter را با 4 ورودی که به شرح زیر است تعریف میکنیم.

- clk: یک سیگنال ساعت ورودی
- PC_in: یک سیگنال ورودی که نشان دهنده مقداری است که باید به شمارنده برنامه نسبت داده شود زمانی که کد عملیات روی PC_ASSIGN تنظیم شود.
 - PC_opcode: یک سیگنال ورودی که کد opcode را برای عملیات شمارنده برنامه نشان می دهد
 - PC_out: یک سیگنال خروجی نشان دهنده مقدار فعلی شمارنده برنامه

معماری Behavioral رفتار شمارنده برنامه را توصیف می کند. یک سیگنال current_pc از نوع STD_LOGIC_VECTOR را برای ذخیره مقدار فعلی شمارنده برنامه اعلام می کند. در ابتدا تماما روی صفر تنظیم شده است.

در داخل عبارت process، شمارنده برنامه بر اساس کد opcode و سیگنال ساعت به روز می شود. هنگامی که لبه افزایشی ساعت رخ می دهد (case و case)، فرآیند با استفاده از یک دستور case، کد عملیاتی را ارزیابی می کند.

● اگر کد عملیاتی PC_HLT باشد، شمارنده برنامه بدون تغییر باقی می ماند (هیچ عملیاتی انجام نمی شود).

- اگر کد عملیاتی PC_INC باشد، شمارنده برنامه با استفاده از تبدیل بدون علامت یک عدد افزایش می یابد و سپس به current_pc اختصاص داده می شود.
- اگر کد عملیاتی PC_TWO_INC باشد، شمارنده برنامه با استفاده از تبدیل بدون علامت دو عدد افزایش می یابد و سیس به current_pc اختصاص داده می شود.
 - اگر کد عملیات PC_RESET باشد، شمارنده برنامه به صفرها بازنشانی می شود.
 - اگر کد عملیاتی مقدار دیگری باشد، هیچ عملیاتی انجام نمی شود.

در نهایت، مقدار current_pc به PC_out اختصاص داده می شود تا خروجی ماژول شمارنده برنامه را فراهم کند. این بخش از کد با کمک سایت [4] نوشته شده است.

```
2 library IEEE;
 3 use IEEE.STD_LOGIC_1164.ALL;
 4 use IEEE.NUMERIC_STD.ALL;
 7 entity Program_Counter is
       generic (
            PC_width : integer := 10 --total number of program counter
 11
        12
 13
                 PC_opcode : in STD_LOGIC_VECTOR (1 downto 0);
                PC_out : out STD_LOGIC_VECTOR (PC_width-1 downto 0)
 16
 17 end Program_Counter;
20 architecture Behavioral of Program Counter is
        signal current_pc: STD_LOGIC_VECTOR(PC_width-1 downto 0) := "0000000000";
 21
 22
 23
        constant PC_HLT: SID_LOGIC_VECTOR(1 downto 0):= "00"; --Halt (keep PC tonstant PC_INC: SID_LOGIC_VECTOR(1 downto 0):= "01"; --one increment
constant PC_TWO_INC: SID_LOGIC_VECTOR(1 downto 0):= "10"; --two increment
 24
                                                                 -- Halt (keep PC the same)
 25
 26
        constant PC_RESET: STD_LOGIC_VECTOR(1 downto 0):= "11"; --Reset
28
29 begin
30
 31
 32
       process (clk)
 33
 34
          if (clk'event and clk='l') then
            case PC_opcode is
 35
               when PC_HLT =>
 36
 37
              when PC INC =>
 38
                 current pc <= STD LOGIC VECTOR (unsigned (current pc) + 1);
 39
 40
 41
              when PC_TWO_INC =>
 42
                 current_pc <= STD_LOGIC_VECTOR(unsigned(current_pc) + 2);</pre>
 43
              when PC_RESET =>
 44
                 current_pc <= "00000000000";
 45
 46
              when others =>
 47
            end case:
 48
 49
          end if:
 50
        end process;
 51
        PC_out <= current_pc;
 54 end Behavioral;
55
```

بخش اصلى برنامه

این قسمت بخش اصلی برنامه و CPU است که در آن استیت های مختلف اجرا می شوند. کلاک و ریست را به عنوان ورودی در نظر می گیریم و در ادامه ماژول هایی که در بخش های قبل توضیح داده شدند را به صورت component به کد اضافه می کنیم.

```
3 library IEEE;
 4 use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD LOGIC UNSIGNED.ALL;
 5
    use IEEE.NUMERIC_STD.all;
 8 entity State_Machine is
      port( reset : in STD_LOGIC;
 9
             clk : in STD LOGIC);
10
    end State_Machine;
11
13 architecture Behavioral of State Machine is
14
15
    component ALU Module
16
       Port (
         AC_IN : in STD_LOGIC_VECTOR(15 downto 0);
                                                           --input AC
17
         X_IN : in STD_LOGIC_VECTOR(15 downto 0);
                                                           --input of memory
18
         ALU_Sel : in STD_LOGIC_VECTOR(5 downto 0);
                                                           --input 6-bit for selecting function
19
         E_IN : in STD_LOGIC;
                                                           --input E
20
         Enable : in STD_LOGIC;
21
         AC_OUT : out STD_LOGIC_VECTOR(15 downto 0); --output AC
22
         E OUT : out STD LOGIC
                                                            --output E
23
24
         );
25
    end component;
26
27 component RAM Module
      generic (
28
         addr_width : integer := 10; --total number of elements to store (put exact number)
29
        data_width : integer := 16
                                       --number of bits in each elements
30
31
32
33
      port (
         clk: in std_logic;
34
35
         we : in std logic;
                                                                --write enable
         addr : in std_logic_vector(addr_width-1 downto 0); --input port for getting address
36
37
         din : in std_logic_vector(data_width-1 downto 0);
                                                               --input data to be stored in RAM
         dout : out std_logic_vector(data_width-1 downto 0) --output data read from RAM
38
39
         ):
40 end component;
41 -----
42 component ROM Module
43
        generic(
44
            addr_width : integer := 1024; --total number of elements to store (put exact number)
            addr_bits : integer := 10; -- bits requires to store elements specified by addr_width data_width : integer := 16 -- number of bits in each elements
45
46
47
48 port (
49
         addr : in std_logic_vector(addr_bits-1 downto 0); --input port for getting address
        data : out std_logic_vector(data_width-1 downto 0) --ouput data at location 'addr'
    end component;
52
53
   component Program_Counter
54
       generic (
55
56
          PC_width : integer := 10 --total number of program counter
57
58
       Port ( clk : in STD_LOGIC;
59
               PC_in : in STD_LOGIC_VECTOR (PC_width-1 downto 0);
60
               PC_opcode : in STD_LOGIC_VECTOR (1 downto 0);
61
               PC out : out STD LOGIC VECTOR (PC width-1 downto 0)
62
63
64 end component;
```

در قسمت تعریف کردن سیگنال های مورد نیاز با استفاده از دستور type برای 6 استیت مورد نظر که شامل او fetch,decode,read_ram,execute,ac_update,hlt است را مشخص می کنیم که استیت مقدار دهی Ac_update برای گرفتن خروجی های alu استفاده می شود و hlt پایان اجرای دستورات است. مقدار دهی Fetch قرار می دهیم. در ادامه نیز برای اتصال ماژول ها به برنامه اصلی نیاز داریم تا تعدادی سیگنال تعریف و مقداردهی کنیم که مطابق کد زیر تعریف شده اند:

```
-----useful signals
64 attribute FSM_ENCODING : string;
65 type State is (Fetch, Decode, Read_RAM, Execute , AC_UPDATE , HLT);
66 signal curr_state : State := Fetch;
67 signal nxt_state : State := Fetch;
€8
69 signal PC_state: std_logic_vector(1 downto 0):= "00";
70 signal PC_out: std_logic_vector(9 downto 0):= "0000000000";
71 signal PC_input: std_logic_vector(9 downto 0):= "00000000000";
72 signal IR: std_logic_vector(15 downto 0);
73 signal WriteEnable: std logic:='0';
74
75 signal RAM_Address : std_logic_vector (9 downto 0):="0000000000";
76 signal RAM_Input: std_logic_vector(15 downto 0);
77 signal DR: std_logic_vector(15 downto 0);
78
79 signal E: std_logic;
80 signal AC: std_logic_vector(15 downto 0):="0000000000000000;
81 signal Operand: std_logic_vector(15 downto 0);
82 signal Opcode : std logic vector(5 downto 0);
83 signal Address : std_logic_vector(9 downto 0);
84
85 signal AC_signal: std_logic_vector(15 downto 0):="0000000000000000;
86 signal E_signal: std_logic:='0';
87 signal Enable ALU: std logic:= '0';
```

در قسمت بعدی برای راحت تر و واضح تر شدن استفاده از opcode های دستورات در برنامه، آن ها را به صورت زیر نام گذاری کردیم:

```
93
                                                                                           --constant opcodes
 94
 95 constant op_and :std_logic_vector:= "000001";
 96 constant op_sta :std_logic_vector:= "000010";
97 constant op_lda :std_logic_vector:= "000011";
 98 constant op_add :std_logic_vector:= "000100";
99  constant op_inc :std_logic_vector:= "000101";
100
     constant op_cla :std_logic_vector:= "000110";
101 constant op_cle :std logic_vector:= "000111";
102 constant op_cil :std_logic_vector:= "001000";
103 constant op_cir :std_logic_vector:= "001001";
104 constant op_spa :std_logic_vector:= "001010";
105   constant op_sna :std_logic_vector:= "001011";
106 constant op_sze :std_logic_vector:= "001100";
107 constant op_sza :std_logic_vector:= "001101";
108 constant op lls :std logic vector:= "001110";
109 constant op lrs :std_logic_vector:= "001111";
110 constant op_mul :std_logic_vector:= "0100000";
111 constant op_sqr :std_logic_vector:= "100000";
112
```

در بخش بعدی نیز پورت های Program Counter ،RAM ،ROM و های Program Counter ،RAM ،ROM و ALU به سیگنال هایی که تعریف شدند، متصل کردیم:

```
----PORTMAP Modules
122
     PC_Module: Program_Counter port map(
123
                                  clk => clk,
124
                                   PC_in => PC_input,
125
                                   PC_opcode => PC_state,
                                   PC_out => PC_out);
126
127
128
     ROM: ROM_Module port map(
                      addr => PC_out,
129
                      data => IR
130
                  ) :
131
132
     RAM: RAM_Module port map(
133
                         clk => clk.
134
135
                         we => WriteEnable,
136
                         addr => RAM_Address,
                         din => RAM Input,
137
                         dout => DR
138
139
140
141 ALU: ALU Module port map (
                      AC IN => AC,
142
143
                      X_IN => Operand,
                      ALU_Sel => Opcode,
144
                      E_IN => E,
145
                      Enable => Enable_ALU,
146
147
                      AC_OUT => AC_signal,
                      E_OUT => E_signal
148
149
150
```

در بخش process که قسمت اصلی برنامه است و به clock و clock حساس است، در ابتدا حالت pc را بر روی لاک مقدار دهی می کنیم و سپس بررسی می کند که اگر ریست فعال شده است، استیت کنونی را به حالت HLT مقدار دهی می کنیم و سپس بررسی می کند که اگر ریست فعال شده استیت بعدی رفته و تغییر استیت بدهد که Fetch در بیاورد و در غیر این صورت با آمدن لبه بالارونده کلاک به استیت بعدی رفته و تغییر استیت بدهد که در ادامه هر کدام را توضیح می دهیم.

```
145
                                                              -----process
14€
    process(clk,reset)
147
        begin
        PC state <= "00";
148
        if reset = '1' then
149
            curr_state <= Fetch;
150
151
         elsif rising edge(clk) then
152
            curr_state <= nxt_state;
153
154
        end if;
155
```

در این قسمت حالت های مختلف استیت کنونی را بررسی می کنیم. اگر در حالت Fetch باشد در ابتدا با استفاده از بیت های 10 تا 15 رجیستر IR که از ROM خوانده می شود، OPCODE را مشخص می کند و به استیت بعدی یعنی دیکد کردن می رود.

در بخش دیکد دوباره مقدار OPCODE را به دست آورده و اگر یکی از 6 دستور می رود و در and,store,load,add,multiply,sqr باشد که به آدرس نیاز دارند، به استیت خواندن از رم می رود و در غیر این صورت چون نیازی به خواندن از حافظه ندارد مستقیما به مرحله اجرا می رود و اگر اپکد از دستورات مشخص شده نباشد HLT می کند.

```
169
                                                                                                                 when Decode =>
                                                                                                                                                            case Opcode is
170
                                                                                                                                                                          when op_and | op_sta | op_lda | op_add | op_mul | op_sqr =>
 172
                                                                                                                                                                                         nxt_state <= Read_RAM;
                                                                                                                                                                          when op_inc | op_cla | op_cle | op_cil | op_cir | op_spa 
 173
                                                                                                                                                                                         nxt_state <= Execute;
 174
 175
                                                                                                                                                                          when others =>
                                                                                                                                                                                         nxt_state <= HLT;
 176
                                                                                                                                                           end case;
 177
```

در بخش Read_RAM در ابتدا مقدار آدرس مربوطه را از IR جدا کرده و از طریق RAM مقدار دیتا را به دستور می آوریم و به استیت بعدی که اجرا است می رویم.

در بخش اجرا opcode گرفته شده را بررسی می کنیم که اگر جزو دستوراتی باشد که در ALU قابل محاسبه است مقدار operand را از حافظه گرفته و پایه enable ماژول ALU را فعال کند تا در این ماژول مقدار E محاسبه گردد و در نهایت به استیت AC_UPDATE می رود. همچنین سایر دستورات نیز به صورت زیر اجرا می شوند.

اگر دستور Store باشد، پایه نوشتن RAM فعال شده، مقدار AC ذخیره شده و به FETCH رفته و یکی به مقدار PC اضافه می کند.

اگر دستور Load باشد، پایه نوشتن RAM غیر فعال شده و مقدار DR در AC ریخته می شود. در نهایت به FETCH رفته و یکی به مقدار PC اضافه می کند.


اگر 4 دستور SZE،SNA ،SPA و SZE،SNA باشد، پس از بررسی شرط های لازم AC و E، اگر شروط برقرار نبود فقط یک مقدار به PC اضافه می کند، اما اگر شروط موردنظر برقرار بودند، دو عدد به PC اضافه می شود.

در استیت AC_UPDATE نیز مقادیر به دست آمده از ALU را ذخیره کرده و پایه ENABLE آن را صفر می کند و به PC یک مقدار اضافه کرده و به مرحله FETCH می رود.

```
when Execute =
188
                 case Opcode is
                     when op_and | op_add | op_inc | op_cla | op_cle | op_cil | op_cir | op_lls | op_lrs | op_mul | op_sqr =>
189
                         Operand <= DR ;
Enable_ALU <= '1';
191
                         nxt_state <= AC_UPDATE;</pre>
192
                     when op sta =>
194
                          WriteEnable <= 'l';
 195
                          RAM_Input <= AC;</pre>
                          nxt_state <= Fetch;
197
199
                     when op_lda =>
200
201
                          WriteEnable <= '0';
                          AC <= DR;
202
                          nxt_state <= Fetch;
204
                          PC_state <= "01";
205
                     when op_spa =>
                        if AC(15) = '0' then
207
                            PC_state <= "10";
208
209
                            PC_state <= "01";
210
                         end if;
                         nxt_state <= Fetch;
212
213
214
                    when op_sna =>
if AC(15) = '1' then
215
                            PC_state <= "10";
217
                            PC_state <= "01";
218
                         end if;
                         nxt_state <= Fetch;
220
221
222
                          when op sze =>
                              if E = '0' then
223
                                   PC_state <= "10";
224
225
226
                                   PC state <= "01";
                               end if;
227
                              nxt_state <= Fetch;
228
229
230
                          when op_sza =>
                              if AC = "0000000000000000" then
231
                                  PC_state <= "10";
232
233
                                  PC state <= "01";
234
                               end if:
235
236
                               nxt_state <= Fetch;
237
                          when others =>
238
239
                     end case;
240
                when AC UPDATE =>
241
242
                     AC <= AC_signal;
243
                     E <= E_signal;</pre>
244
                     Enable_ALU <= '0';
245
                     PC_state <= "01";
246
                     nxt_state <= Fetch;
247
248
                when others =>
249
250
251
                end case;
253 end process;
```


تست پردازنده

در این قسمت یک برنامه test bench به نام StateMachine_test ایجاد کرده که در آن کلاک ساخته می شود. پس از اجرای آن می توان از ستون سمت چپ برنامه تمام سیگنال های مورد نظر و رجیستر های لازم را اضافه کرده و مقادیر آن ها را به صورت زیر بررسی کنیم.



به عنوان نمونه دستورات زير را به پردازنده اعمال مي كنيم:

```
17 architecture Behavioral of ROM_Module is
        type rom type is array (0 to addr width-1) of std logic vector(data width-1 downto 0);
18
19
        constant ROM_Memory : rom_type := (
                               0 => "000110000000000", --Clear AC
20
21
                               1 => "0000110000000010", --Load
22
                               2 => "01000000000000000", --Multiply
23
                               3 => "001010000000000", --SPA
                               4 => "0000010000000001",
                                                         --AND
24
25
                               5 => "0010010000000000", --Circular Right Shift
                               6 => "0001000000000011", --Add
26
27
                               others => (others => '0'));
28 begin
29
        data <= ROM Memory(to integer(unsigned(addr)));
30 end Behavioral;
```



همانطور که مشخص است مقدار ac در ابتدا صفر شده و سپس مقدار باینری عدد 2 در آن load می شود. در ادامه مقدار باینری عدد 2 با عدد 4 ضرب شده و مقدار 8 در ac ذخیره می شود. سپس بررسی می کند که اگر مقدار ac مثبت است، به دو خط بعدی برود ه مقدار ac را شیفت چرخشی به سمت راست می دهد و در نهایت با عدد 3 جمع می کند که مقدار نهایی برابر 7 خواهد شد.

به همین ترتیب می توان دستورات متنوع دیگری را نیز با این پردازنده بررسی و تست کرد.

منابع و مراجع

- cpu (aryatehran.com) چیست و چه کاربردی دارد | انواع سی پی یو و اجزای آن | تاریخچه cpu
- [2] 11. Design examples FPGA designs with VHDL documentation (vhdlguide.readthedocs.io)
- [3] 11. Design examples FPGA designs with VHDL documentation (vhdlguide.readthedocs.io)
- [4] Designing a CPU in VHDL, Part 6: Program Counter, Instruction Fetch, Branching Domipheus Labs
- [5]https://web.engr.oregonstate.edu/~traylor/ece474/vhdl lectures/essential vhdl pdfs/essential vhdl 107-127.pdf

قابل ذکر است در ابتدا کلیت بخش های RAM و ROM توسط محمدمسیح شالچیان و بخش های Program Counter و ALU توسط سمیرا سلجوقی نوشته شده و سایر موارد اعم از بخش اصلی کد و گزارشکار و بررسی کلی کد ها توسط هردو نفر همزمان انجام شده است.