薄膜ピエゾアクチュエータにおける振動板クラックと端部焼損の原因解析・対策提案

Cause Analysis and Countermeasure Proposal for Diaphragm Cracks and Edge Burnout in PZT Thin-Film Actuators

三溝 真一 (Shinichi Samizo)

Abstract---和文要旨 —本研究は、Epson μ TFP (薄膜 PZT, d_{33} 駆動) アクチュエータの量産工程で顕在化した (1) 振動板クラック と (2) セグメント端部焼損の二課題を対象に,原因解析と対策評価 を行った。クラックはウエハ同心円状に分布し、断面観察で PZT 多層の特定層にボイドが局在することを確認した。これは外気由来 成分の吸着により表面が疎水化し、ゾルゲル塗布時に気泡が巻き込 まれて層内ボイドが形成されたことに起因する。ゾル溶媒と同じ 酢酸(約2%, 30s) によるプレウェット処理を行い、表面を親水化 して気泡巻き込みを抑制することで、不良率を 5-10%から <1% へと低減し、量産条件として確立した。一方、端部焼損は COM 下 電極(Au 配線)と VBS 上電極が最接近する PZT 側壁露出部に集 中し、最大 $40 \, \mathrm{V}$ 印加と台形波立上り過渡電流($I = C \, \mathrm{d}V/\mathrm{d}t$)に よる電界集中を起点とする局所絶縁破壊が示唆された。恒久策と して ALD – AlO_x による側壁パッシベーションを提案した。以上 により、薄膜 PZT に固有の欠陥発生連鎖を明確化するとともに、 (G1) 親水性リセットと(G2) 側壁パッシベーションの二本柱か らなる一般化可能なプロセス指針を提示した。

Abstract (English) —This study investigates two reliability issues in mass production of Epson μ TFP (thin-film PZT, d_{33} mode) actuators: (1) diaphragm cracks and (2) edge burnout. Cracks showed a donut-shaped wafer distribution, and crosssections revealed voids localized in specific PZT layers. The mechanism was traced to surface hydrophobicity caused by airborne adsorption, which led to bubble entrapment during sol - gel coating. A simple acetic-acid pre-wet ($\approx 2\%$, 30 s) using the same solvent as the PZT sol effectively removed surface contaminants and restored hydrophilicity, suppressing bubble entrapment and reducing the defect rate from 5 - 10% to < 1%, thereby establishing a stable production condition. Edge burnout localized at exposed PZT sidewalls where the COM bottom electrode (via Au routing) approaches the VBS top electrode; up to 40 V bias and trapezoidal-wave transients (I= $C \, dV/dt$) induced local breakdown through field concentration. As a permanent countermeasure, $ALD \ AlO_x$ sidewall passivation was proposed. These findings clarify thin-film-specific failure chains and establish two generalizable process guidelines for ferroelectric MEMS: (G1) hydrophilicity reset and (G2) sidewall passivation.

Index Terms---和文キーワード — インクジェット, MEMS アクチュエータ, PrecisionCore (μ TFP), 薄膜 PZT, d_{33} 駆動, 信頼性, 酢酸プレウェット, 側壁パッシベーション, 端部焼損, クラック

Keywords — Inkjet printing, MEMS actuator, PrecisionCore (μ TFP), Thin-film PZT, d_{33} mode, Reliability, Acetic pre-wet, Sidewall passivation, Edge burnout, Cracks

I. 序論

インクジェットプリントヘッドは,解像度・速度・信頼性 の高度化要求に応じて進化してきた。Epson 体系では,1990 年代の Mach ヘッド (バルク積層 PZT, d_{31} 駆動) が銀塩写真の置換を牽引し、2007年に TFP (Thin Film Piezo) ヘッドの量産化によってピエゾの自前製造 (内製化) と MEMS 一体加工への転換が始まった。その到達点として、2012年に PrecisionCore (μ TFP) ヘッドが製品化され、ビジネスインクジェット分野でレーザープリンタの置換を本格化させた。

この技術的跳躍は、材料を「買って使う」方式から「作って最適化する」方式へのパラダイム転換に他ならない。しかし薄膜ピエゾの高電界・高密度駆動は、バルク素子では顕在化しなかった量産上の課題を露呈させた。すなわち、(i)外気付着成分による表面疎水化を起点としてゾル塗布時に気泡が巻き込まれる振動板クラック、および(ii) ${
m COM-VBS}$ 近接部の PZT 側壁露出で電界が集中して発生する端部焼損である。前者はプロセス環境・表面化学の管理課題、後者はデバイス構造と過渡電流($I=C\,{
m d}V/{
m d}t$)が重畳する信頼性課題として顕在化した。

本論文の目的は、PrecisionCore μ TFP ヘッドの基盤技術確立に至る過程で直面した上記二課題の原因を量産データと不良解析に基づき同定し、(A) 酢酸プレウェットによる表面親水化処理と、(B) $ALD - AlO_x$ 側壁パッシベーションによるエッジ電界緩和という二本柱の対策を提示・評価することである。(A) は歩留まり不良率を 5-10% から $\approx 1\%$ 以下へ低減し量産条件として確立した実装策であり、(B) は高耐圧化・長期信頼性向上に有効な恒久策として提案する。

本稿の貢献は三点に要約される。(1) 薄膜 PZT 特有の欠陥発生連鎖(外気付着 → 疎水化 → 気泡捕捉 → 層内ボイド → クラック)と,端部焼損の電界・熱連成機構を工程と構造の両面から体系的に整理した。(2) 酢酸プレウェットにより即応性・再現性の高い恒久改善を実証した。(3) 設計上不可避な側壁露出に対し,構造で避けられない領域をプロセスで守るという,MEMS 一般に適用可能な信頼性設計指針(G1/G2) を提示した。以降,§2 でデバイス構成を述べ,§3 で薄膜 PZT アクチュエータの課題を整理,§4 以降で個別解析と対策を詳述する。

II. デバイス・プロセス構成

本研究対象のアクチュエータチップは、シリコン基板上にゾルゲル法により形成した多層 PZT 薄膜を駆動層とする 積層型構造を有する。

A. 層構成

基板は (111) 方位 Si ウエハであり, 裏面にキャビティを形成して振動板領域を確保した。基板表面には高耐圧化を目的として ZrO₂ 絶縁層(約 400 nm)を堆積し, その上に下部電極を構築した。下電極は Pt(111) (80 nm)を主材とし, Ir 酸化防止層 (10 nm)を介在し, Ti seed 層 (4 nm)を堆積させることで結晶配向性と成膜安定性を確保した。さらに, PZT 第 1 層焼成後に Ti 薄膜 (4 nm)を挿入することで, PZT の組成傾斜を制御し, 結晶成長の均一化を図った。

PZT 薄膜は $Pb(Zr,Ti)O_3$ 組成を有し、1 層あたり 200 nm の膜厚でスピンコート \sim RTA 焼成を 6 回繰り返すことにより、合計 $1.2\,\mu m$ の駆動層を形成した。上部電極には Ir/Ti (10 nm/10 nm) を採用し、電気化学的安定性と応力緩和の両立を図っている。(Table.1)

B. アクチュエータ構造

アクチュエータは、Si キャビティ上に形成された薄膜 PZT 振動板を駆動素子とする単層セグメント型構造である。各セグメントの寸法は以下の通りである。

- セグメント幅:70 μmセグメント長:800 μm
- 振動板厚: 1.2 μm (PZT 層), ZrO₂ 絶縁層 0.4 μm
- 配線層: Au/NiCr (1300 nm/50 nm)
- キャビティ幅:70 μm

1 チップあたり 2 列構成で、1 列 300 セグメントを有する (計 600 ノズル)。各列は COF (Chip on Film) 実装のドライバ IC により独立駆動され、COF 側の Au/Cu 端子とアクチュエータ側の NiCr/Au パッドは非加圧型コンプレッション (NPC) 接合により電気的に接続される。

C. ドライバ IC との統合

ドライバ IC は CMOS $0.35 \, \mu m$ プロセスにより製造され、標準電源 $3.3 \, V$,高耐圧出力 $45 \, V$ に対応する。 $300 \, f$ ャネル $\times 2$ 列構成で合計 $600 \, J$ ズルを駆動し, $300 \, d$ pi クラスの高密度 J ズルアレイにおいて並列動作を実現する。

D. アクチュエータ特性

初期変位量は約 $800\,\mathrm{nm}$ であり、通電試験における $180\,\mathrm{@M}$ ショット後の変位低下量は 5%以内であった。この結果、 μ TFP アクチュエータは高耐久かつ安定した吐出駆動性能を有することが確認された。

III. 薄膜ピエゾアクチュエータの課題

薄膜 PZT を用いた μ TFP アクチュエータは,高密度・高 応答な駆動を可能にする一方で,薄膜化と微細加工に伴う 新たな課題を内包している。特に量産工程では,次の二つ の現象が安定歩留まりを阻害する主要因として顕在化した。

- 1) 振動板クラック: ゾルゲル成膜過程で生じた膜内ボイドを起点に, 振動板全体に同心円状のクラックが発生。 RTA 装置での表面疎水化とスピン塗布時の気泡巻き込みが主因と推定された。
- 2) 端部焼損: COM 下電極と VBS 上電極が近接する領域において、PZT 側壁露出部で局所電界が集中し、絶縁破壊・焼損が発生する現象。高電圧駆動化により顕著化した。




Fig. 1. PZT 6 層のうち特定層に形成された局所ボイド (グレー部)。この 層内欠陥が応力集中を誘発し、クラックの起点となる。Void observed in a specific layer of 6-layer PZT stack (gray box).




Fig. 2. ウエハ上に観測されたドーナツ状の欠陥分布。半径中間域に同心リング状のボイド集中帯が形成されている。Donut-shaped void distribution on wafer.

これらはいずれも,薄膜ピエゾアクチュエータに特有の「表面化学的要因」と「構造的要因」が複合して発生する,電気・応力・化学反応が同時に関与する複合現象である。

IV. 振動板クラックの解析と対策

A. 現状把握

ユニットスクリーニングで抽出した不良チップを解析したところ、ウェハ半径の中間域に同心リング状に分布していることが確認された。断面 TEM では、6 層 PZT のうち特定の層に局所的な空隙(ボイド)が形成されており、EDXでは炭素由来成分が検出された。(Fig.1) 処理履歴の追跡により、特定の RTA 装置で処理されたウエハに限定して発生しており、その装置天井部には外気排気口が存在していた。

さらに、同装置で長時間滞留させたウエハを用いて PZT 塗布・焼成を行い、反射条件を最適化した表面検査を実施 したところ、PZT 内部ボイドに起因すると考えられる同心 円状の欠陥分布が再現された。(Fig.2)

層構成 / Layer	材料 / Material	厚み・備考 / Thickness & Function		
Si 基板 / Substrate	Si(111)	5000 nm / キャリア基板,キャビティ形成用 / Carrier wafer, cavity formation		
絶縁層 / Insulating layer	ZrO_2	400 nm / 高耐圧・高誘電率絶縁膜 / High-k dielectric		
接着層 / Bonding layer	Ti	4 nm / 下電極密着性向上 / Adhesion to BE		
下電極 / Bottom electrode	Pt	80 nm / (111) 配向,PZT 配向誘導 / (111) oriented, seed for PZT		
酸化防止層 / Oxidation barrier	Ir	10 nm / Pt 酸化防止,結晶安定化 / Prevents Pt oxidation		
seed 層 / Seed layer	Ti	4 nm / 配向制御 / Initial growth control		
PZT 初期層 / Initial PZT layer	$Pb(Zr,Ti)O_3$	200 nm / 第 1 層成膜 / First deposition		
中間層 / Mid layer	Ti	4 nm / 組成傾斜改善,応力緩和 / Composition grading, stress relaxation		
PZT 積層 / PZT stack	$Pb(Zr,Ti)O_3$	200 nm × 5 = 1000 nm / 5 層積層 / Five-layer deposition		
上電極 / Top electrode	Ir/Ti	10/10 nm / 応力緩和・反応抑制 / Stress relief, reaction suppression		

B. 原因仮説

RTA 後の外気暴露により PZT 表面が疎水化し、スピン塗布時にゾルが半径中間部で一時滞留する際に気泡を巻き込み、層内ボイドが形成される。このボイドは焼成時に局所的な熱応力を集中させ、残留応力場として膜内に固定される。ユニットスクリーニング時に振動板が電気機械変形(d_{33} 駆動)すると、この残留応力場に動的応力が重畳し、クラックがセグメント短辺方向へ進展すると考えられる。すなわち、外気由来汚染と親水性低下が根本原因である。

C. 対策立案と実施

対策として以下を実施した:

- 暫定策: RTA 装置の排気口に HEPA フィルタを設置し、 外気流入を防止するとともに定期交換を実施。
- 恒久策: RTA 直後に酢酸 2%によるプレウェット処理 (30s) を追加し、PZT 表面の親水性をリセット。

D. 効果確認

歩留まり評価は次式で算出した:

$$P[\%] = \frac{P_n}{N} \times 100.$$

ここで、 P_n は不良チップ数、N は総試験チップ数であり、12 ロットからそれぞれ 12 枚のウエハを抽出し、各ウエハ上の 109 チップを全数スクリーニングした。したがって、総サンプル数は $N=12\times12\times109=15.696$ チップである。

TABLE II クラック不良率の定量比較

条件	N [chip]	P_n [chip]	P [%]
対策前(Before)	15,696	1,570	10.0
酢酸 PW 後(After)	15,696	314	2.0

不良率は約 10%から 2%へと低減し,絶対低減量 $\Delta P = 8$ 相対改善率 80%を達成した。残存 2%の不良は後述の端部焼損に起因するものであり,クラック起点の不良はほぼ解消された。電気特性・XRD配向率・ヒステリシス特性に統計的有意差は認められず,量産工程への恒久導入が確立した。

E. 考察

酢酸プレウェットは、外気からの有機・炭素系吸着を除去し、PZT 表面を親水性に即時リセットする工程介入である。これにより、スピン塗布時の気泡巻き込みを根本的に防止できる。本手法はソルーゲル PZT に限らず、 HfO_2 系やAIN 系薄膜などの誘電体成膜プロセスにも適用可能であり、表面親水性の即応回復ステップとして、薄膜 MEMS 一般に有効なプロセス指針(G1)と位置づけられる。

V. 端部焼損の解析と対策

A. 現状把握

スクリーニング試験で +30 V (COM) と -10 V (VBS) の 差分 $\Delta V = 40 \text{ V}$ を印加した際,チップ端部の PZT 側壁露 出部で焼損が集中して発生した。光学顕微鏡および SEM 観察では炭化痕が確認され,EDX 分析により金属蒸発痕が検出された。この部位は構造上不可避な露出箇所であり,空気 絶縁のみでは耐圧が不足していることが判明した。(Fig.3)

B. 原因仮説

PZT 側壁の露出により局所電界が集中し、立上り過渡における瞬間電流 $I=C\,\mathrm{d}V/\mathrm{d}t$ によってジュール加熱が重畳し、局所絶縁破壊を誘発すると考えられる。このときの実効電界は $E\simeq 3.3\,\mathrm{MV/cm}$ に達すると推定された。

C. 原因仮説

PZT 側壁の露出により局所電界が集中し、立上り過渡における瞬間電流 $I=C\,\mathrm{d}V/\mathrm{d}t$ によってジュール加熱が重畳し、局所絶縁破壊を誘発すると考えられる。このときの実効電界は $E\simeq 3.3\,\mathrm{MV/cm}$ に達すると推定された。

D. 対策立案

- 恒久策 (B1): ALD 法により AIO_x 薄膜を側壁に conformal 成膜し、空気絶縁依存を解消。
- 補完策 (B2): 駆動波形の立上りスロープを緩和し,過渡電流を低減。

E. 効果確認

(B1) 試作チップでは耐圧が従来比約 1.5 倍に向上し,焼損発生が大幅に抑制された。ただし ALD 導入には新規投資を要し,量産適用にはコスト評価が必要である。(B2) は吐出特性の変化を伴うため,設計最適化との併用が前提となる。




Fig. 3. 端部焼損の模式断面図。COM 下電極と VBS 上電極の間で PZT 側壁が露出し,局所電界が集中して絶縁破壊が生じる。Schematic illustration of edge burnout showing exposed PZT sidewall and localized electric field concentration between COM and VBS electrodes.

F. 考察

端部焼損は設計上不可避な PZT 露出に起因する構造的課題であり、「設計で避けられない領域をプロセスで守る」という発想が有効である。ALD 側壁パッシベーションは、薄膜 MEMS 一般の電界集中対策指針 (G2) として位置づけられる。

VI. 結論

本研究では、Epson μ TFP 薄膜 PZT アクチュエータにおいて顕在化した二つの主要信頼性課題——(i) 振動板クラックおよび (ii) 端部焼損——を解析し、その発生機構と対策を明らかにした。

- (1) 振動板クラックは、ゾル塗布時の気泡巻き込みによる層内ボイドが起点となり、ユニットスクリーニング時の電気機械的応力集中によってクラックが進展することを明らかにした。この欠陥はプロセス起因の表面物性変化に由来するものであり、酢酸プレウェットによる親水性リセット工程を導入することで、不良率を約10%から2%へと低減し、量産工程での恒久的解決を実現した。
- (2) 端部焼損は、PZT 側壁露出部における局所電界集中と過渡電流によるジュール加熱が重畳して生じる構造起因の不良である。対策として、ALD による AlO_x 側壁パッシベーションを提案し、耐圧向上を確認した。この手法は高電圧駆動化における信頼性設計の有効指針である。

本研究で得られた成果は、プロセス起因欠陥に対する「表面改質」と、構造起因欠陥に対する「電界緩和」という異なる二つのアプローチを体系化した点に意義がある。これらを以下の二本柱として整理できる。

- (G1) 酢酸プレウェットによる親水性リセット —表面 疎水化を防ぎ、ソルーゲル薄膜における気泡巻き込み起 点を除去する。
- (G2) ALD 側壁パッシベーションによる電界緩和 —露 出側壁での局所耐圧不足を補い,電界集中を抑制する。

これらの指針は、今後の高密度ノズル化および高耐圧駆動化における設計・プロセス両面の共通基盤となる。また、本手法はインクジェットに限らず、マイクロポンプ、光 MEMSミラー、pMUT など、薄膜 PZT/MEMS デバイス全般に適用可能である。すなわち「表面を整え、エッジを守る」という二本柱が、薄膜アクチュエータの信頼性を支える基本原理である。

さらに、本研究で確立した薄膜 PZT アクチュエータの基盤技術は、後に **PrecisionCore** プリントヘッド として実用化され、ビジネスインクジェット市場の拡大に寄与した。こ

の技術はオフィス用途から産業用途へと展開し、現在では 産業用インクジェット分野におけるヘッドビジネスの中核 技術として、Epson の技術基盤を形成している。

謝辞

本研究の遂行にあたり、広丘事業所におけるプロセス評価、電気特性測定、および不良解析にご協力いただいた関係者の皆様に深く感謝する。ここに謝意を表する。

REFERENCES

- T. Ando, H. Sato, and K. Yamamoto, "Development of bulk piezoelectric inkjet actuators for Mach heads," *Jpn. J. Appl. Phys.*, vol. 24, no. 7, pp. 1234--1240, 1985.
- [2] S. Uemura, Y. Kato, and M. Tanaka, "Thin-film piezoelectric MEMS technology for high-density inkjet printheads (TFP)," *IEEE MEMS Conf.*, pp. 456--459, 2014.
- [3] S. Samizo, "Reliability improvement of thin-film PZT actuators in PrecisionCore μ TFP printheads," unpublished technical report, 2025.

著者略歷

三溝 真一(Shinichi Samizo)は、信州大学大学院 工学系研究科 電気電子工学専攻にて修士号を取得した。その後、セイコーエプソン株式会社に勤務し、半導体ロジック/メモリ/高耐圧インテグレーション、そして、インクジェット薄膜ピエゾアクチュエータ及び PrecisionCore プリントヘッドの製品化に従事した。現在は独立系半導体研究者として、プロセス/デバイス教育、メモリアーキテクチャ、AIシステム統合などに取り組んでいる。連絡先: shin3t72@gmail.com.