UNIVERSITÀ DI PISA

Progettazione di un amplificatore differenziale di tipo p con source follower p di uscita

Progettazione di Sistemi Microelettronici, modulo analogico

A.A. 2024/2025

A cura di:
Samuele De Carlo
Matteo Chelini

Sommario

1 Introduzione

1.1 Descrizione e funzionamento del circuito

2 Dimensionamento dei MOSFET

3 Simulazioni su LTspice

3.1 Punto di riposo

3.2 Caratteristica di uscita senza carico

3.3 Caratteristica di uscita con carico

4 Design su Glade

1 Introduzione

Di seguito sarà riportata una descrizione del principio di funzionamento di un amplificatore differenziale di tipo p con carico a specchio e source follower di tipo p di uscita e verranno presentate le varie fasi di progetto.

1.1 Descrizione e funzionamento del circuito

La cella da progettare consiste in un amplificatore differenziale con carico a specchio, seguito da un source follower in uscita.



Figura 1: circuito da progettare

L'amplificatore è costituito da una coppia differenziale di tipo p (M1 e M2) e da un carico a specchio semplice di tipo n (M3 e M4) che elabora le correnti prodotte dalla coppia mostrando alla sua uscita (gate di M5) la differenza (Id1-Id2)*. Il transistore M5 è in configurazione inseguitore di source, agisce da buffer, facendo vedere una bassa resistenza di uscita e stabilizzando così il guadagno in presenza di carichi resistivi. Per quanto riguarda la polarizzazione della cella, questa è data dalla corrente Ib, specchiata, attraverso M8, su M7 che costituisce il tail della coppia e su M6 che polarizza il source follower. Lo specchio in questione è di tipo p dato che deve fornire una corrente di tipo source alla coppia e al source follower, entrambi di tipo p.

Si nota che con $V_D = 0$, per simmetria elettrica, abbiamo $V_{DS3} = V_{DS4}$: lo specchio è preciso.

Il guadagno differenziale della cella corrisponde a quello dell'amplificatore interno, dato che il source follower ha guadagno circa unitario: $A_D \approx g_{m1}(r_{d2}||r_{d4})$** quindi considerando $g_m r_d \approx 100$ e $r_{d2} \approx r_{d4}$ avremo $A_D \approx 50$. Anche il guadagno a modo comune è circa quello dell'amplificatore, a maggior ragione quindi lo sarà il CMRR.

La minima Vdd è : $|V_{DSsat7}| + |V_{DSsat1}| + V_{GS3}$.

Il range di modo comune: $|V_{DSsat2}| - |V_{GS2}| + V_{GS4} < Vc < Vdd - |V_{DSsat7}| - |V_{GS2}|$.

Il range di V_{out} è peggiorato dalla presenza del source follower:

- $V_{out} > |V_{GS5}| + V_{DS4} = ||V_{GS5}| + V_{GS3}$ dato il laccetto su M3 e la relazione $V_{DS3} = V_{DS4}$ vista in precedenza.
- $V_{out} < Vdd - |V_{DSsat6}|$

*Consideriamo le correnti di drain dei transistori p-MOS con verso convenzionale positivo uscente.

**Consideriamo infinita la resistenza di ingresso dell'inseguitore.

2 Dimensionamento dei MOSFET a partire dalle specifiche di progetto

Abbiamo come condizioni: $Vdd = 2.5\,V$, $Ib = 10\mu A$, $I_0 = 20\mu A$, $I_Z = 40\mu A$, $L = 1\mu m$

Notiamo innanzitutto che la Vdd è maggiore della minima calcolata in precedenza.

Una corrente più grande I_Z a polarizzare M5 implica un $g_{m5} = \frac{I_Z}{V_{TE}}$ maggiore e quindi una resistenza di uscita $\frac{1}{g_{m5}}$ minore. Ciò ovviamente va a compromesso con un aumento delle perdite statiche.

Si richiede di fissare le W/L dei MOSFET del circuito in modo da avere per ognuno un overdrive:

$$|V_{GS} - V_t| = 200mV \pm 20mV$$

Dato che L è fissato da specifiche, il compito si riduce alla determinazione delle sole W.

Trovo la W di M8 dalla formula: $|V_{GS} - V_t| = \sqrt{\frac{2I_D}{\beta}} = \sqrt{\frac{2L\,I_D}{W\,\mu\,C_{ox}}}$ da cui $W = \frac{2L\,I_D}{(V_{GS}-V_t)^2 \mu C_{ox}}$

Sapendo che $I_b = I_{D8} = 10\mu A$ $\mu_p C_{ox} = 50 \cdot 10^{-6}\ {}^{A}/_{V^2}$

Ottengo $W_8 = 10\mu m$

Il modello parabolico che ho usato per calcolare la W è molto meno accurato rispetto a quello usato dal simulatore: posso ottenere un'overdrive più vicino alla specifica facendo una simulazione LTspice di M8 , chiudendolo a diodo* e polarizzandolo con la corrente attesa a riposo. Otterrò dalla simulazione un'overdrive $(V_{GS} - V_t)_{sim}$ diverso da 200mV, posso a questo punto correggere la W_{par} ricavata dal modello parabolico con la relazione:

$$\frac{W}{L} = \frac{W_{par}}{L}\left(\frac{(V_{GS} - V_t)_{sim}}{V_{GS} - V_t}\right)^2$$



Ricavo $V_D = -0{,}748$ e $V_t = -0{,}567$ da cui $|(V_{GS} - V_t)_{sim}| = 0{,}181$

Trovo così $W = 9{,}05\mu m$ che approssimo a $W = 9{,}0\mu m$ considerando la risoluzione del processo ($0{,}5\mu m$).

Dimensiono ora gli altri transistori con semplici relazioni a partire dalla larghezza W_8 che ho trovato:

Se due transistori sono ai capi di uno specchio semplice con rapporto K_M : $\frac{W_2}{L} = K_M \frac{W_1}{L}$

Se sono di tipo diverso ma portano la stessa corrente: $\frac{W_2}{L} = \left(\frac{\mu_p}{\mu_n}\right) \frac{W_1}{L}$ con $\left(\frac{\mu_p}{\mu_n}\right) \approx \frac{1}{3}$

M8: $W_8 = 9\mu m$

M7: considero lo specchio semplice di cui M8 è il master, $K_M = 2$ $W_7 = 18\mu m$

M6: considero lo specchio semplice di cui M8 è il master, $K_M = 4$ $W_6 = 36\mu m$

M1, M2: portano a riposo la stessa corrente, metà di quella su M7 $W_1 = 9\mu m$, $W_2 = 9\mu m$

M3, M4: portano la stessa corrente di M1 e M2, ma sono di tipo n $W_3 = 3\mu m$, $W_4 = 3\mu m$

M5 : porta la stessa corrente di M6 $W_5 = 36\mu m$

* in questo caso il transistore è chiuso a diodo anche nel circuito reale perciò il mio risultato sarà più accurato

3 Simulazioni LTspice



Vista schematico della cella

3.1 Punto di riposo

Per le analisi del punto di riposo fissiamo $V_C = 1.25V, \quad V_D = 0$



Vista simbolo

Transistore	$\lvert V_{GS} - V_t \rvert\ [V]$	W$[\mu m]$
M1	0.189	9
M2	0.189	9
M3	0.183	3
M4	0.183	3
M5	0.193	36
M6	0.192	36
M7	0.193	18
M8	0.193	9

Vediamo che tutti i MOSFET rispettano la specifica sull'overdrive: non c'è bisogno di aggiustare le loro dimensioni con la formula già utilizzata per M8.

Gli overdrive più lontani dal valore obbiettivo di 200mV sono quelli di M3 e M4, i due N-MOS, probabilmente a causa dell'approssimazione effettuata sul valore di $\left(\frac{\mu_p}{\mu_n}\right)$.

3.2 Caratteristica di uscita senza carico

Effettuiamo uno sweep lineare sulla tensione differenziale V_D fra -400mV e 400mV con passo 0.1mV.





Andamento della tensione di V_O in funzione di V_D

Per la stima dell'amplificazione della cella è sufficiente utilizzare due cursori posizionati all'interno della zona lineare.

Dato che vorremo confrontare l'amplificazione ottenuta in questo caso con quella ponendo un carico all'uscita, simuliamo anche la derivata della V_O con V_D:



Andamento di $\frac{dV_O}{dV_D}$

Troviamo $A_D \approx 44.7$, valore che rispecchia le nostre aspettative.

3.3 Caratteristica di uscita con carico

Ripetiamo la simulazione mettendo un carico $R_L = 100k\Omega$.







Vediamo come l'amplificazione sia stabile al variare del carico in uscita: è cambiata di meno del 3% rispetto al caso senza carico.

Facciamo infine uno sweep su due valori: variamo come prima linearmente V_D, variamo poi V_C secondo la lista: 0V; 0.5V; 1V; 1.25V; 2V; 2.5V.





Sono indicate, con i colori corrispondenti, le tensioni di modo comune a cui le curve si riferiscono.

Riprendendo il range di modo comune: $|V_{DSsat2}| - |V_{GS2}| + V_{GS4} < Vc < Vdd - |V_{DSsat7}| - |V_{GS2}|$,

In questo circuito i transistori della coppia di ingresso (p-mos) hanno una tensione di soglia più grande in modulo, a causa dell' effetto body. Il range di modo comune, quindi, può partire da valori leggermente negativi: con $V_C = 0$ siamo ancora nel range. Se V_C è bassa, quando applico una tensione differenziale, uno dei due NMOS andrà facilmente in triodo e perciò la cella saturerà prima: la dinamica si riduce (curve verde e blu).

Se invece applico una tensione Vc troppo alta, i PMOS della coppia non conducono (o lo fanno sotto soglia), quando poi aumento la tensione V_D ,a un certo punto uno dei due transistori della coppia condurrà ma il guadagno differenziale risulta nullo (curva grigia).

4 Design su Glade

Abbiamo disegnato il layout della cella cercando di compattarla il più possibile.



Vista layout



Vista extracted ottenuta dopo il superamento del DRC

Abbiamo infine eseguito la verifica LVS, il cui superamento ci assicura un'equivalenza elettrica con lo schematico disegnato su LTSpice. Di seguito il report, da cui non emergono discrepanze.

```
-------------------------------------------------------------------------------
           Netlist summary before reduction : Amplificatore_diff_p_extracted.cdl
-------------------------------------------------------------------------------
  Number of devices :       8
  Number of nets    :       9
  Number of ports   :       0


-------------------------------------------------------------------------------
           Netlist summary before reduction : Amplificatore_differenziale_p.cir
-------------------------------------------------------------------------------
  Number of devices :       8
  Number of nets    :       9
  Number of ports   :       0

-------------------------------------------------------------------------------
           Netlist summary after reduction :
-------------------------------------------------------------------------------
                      Amplificatore_diff_p_extracted.cdl          Amplificatore_differenziale_p.cir
  Number of devices :       8                           8
  Number of nets    :       9                           9
  Number of ports   :       0                           0

There were no device property errors.
10 (58%) matches were found by local matching.
All nodes were matched in 3 passes.

The netlists match.

0 devices and 0 nets written to C:\Users\Utente\OneDrive\Desktop\psm_work_v2024\glade\Amplificatore_diff_p.err

Gemini completed at 18:56:42 on 13/09/2025
# INFO: LVS finished with exit code 0
# INFO: LVS completed.
```