Nami: Anderson Silva Sou Ja Matrials: 475242

> Proma terricar Anquitetura e conjunização de computadores II

1 R10 = 0x55 00 6644

R11 = 0x0000 1234

R12 = 0x0000 (000

R13 = 0x 2000 000

STMFD AP! 1 10-112 ANTES DA EXECUÇÃO

Enolerece Valor

0x 20018 0x00000000

0x 20014 0x0000001

0x 20010
0x 20000 -

DEPOIS DA EXECUÇÃO

0000000
0000001
0001000
0001234
55 aabb 44

6 STMEA MP1/110 ANTES DA EXECUÇÃO

	Enderego	Unlar	
	0120018	0x00000000	
	0x20014	0X00000001	
7	0×20010		

DEPOIS DA EXECUÇÃO

Enderego	Unlog
0X20018	000000000
0x 200 14	000000001
0x 20010	OX 55.44BB 44
0X 2000C	THE TAX IN THE

sp-1

@ STMIR MO! , 111,12

ANTES DA EXECUÇÃO

K10 = 0 x 55 AA BB 44

K11 = 0 x 00001234

K12 = 0 x 00001000

A instrução STMIB rai armagenar na memória os realores de K11, K12. DEPOIS QUE ARMAZENA O VALOR DE RIZ NA MEMORÍA

· R10 = OX 55 A ABB48

DEPOIS QUE ARMAZENA O VALOR DE RIT NA MEMORIA

· Kio = Ox SSA ABBYC

d) STMIA sp: 1911,112

A instrução STMIA reai ormazenar na memória os contecidos de K11 e K12 apontado pelo "sp". A atualização de sp ocorre após o ormazenamento na memória.

ANTES DA EXECUÇÃO

.SP = 0x 20010

DEPOR QUE ARMAZENAR O CONTEÚDO DE R12 NA MEMÓRIA

· SP = 0x 20014

DEPOIS QUE ARMAZENAR O CONTEÚDO DE KAA NA MEMÓRIA

. SP = 0x20018

DETR 10/ [K12]

A instructed STK voi armogenar a contentale de K10 nos
endergo de memorio apontado pelo K12

ANTES DA EXECUÇÃO

mem 32 [0x00001000] = ?

DEVOIS DA EXECUÇÃO

mem 32 [0x00001000] = contentale de 110

mem 32 [0x00001000] = 0155 AABB44

STK R11 | [RIO, KIZ].

[ANTES DA EXECUÇÃO]

mem 32 [OX55AABB44 + OX 00001000] = 7.

K10

K10

CFFSET

DEPOIS DA EXECUÇÃO | mem 32 [0x55AACB 44] = 0x0000 1234 R10 = 0x 65AACB 44 | R11

no registardos de enderezo bose, ou refo, mo 10.

(2) Termes algumes justificationes para a ARM mão ser considerados, puremente Risc. Mon prefetter que sois estire sendo desurruetandos, Tem a necessidade de presenvolor ser mois rápido no presenumento das informações, mas principalmente é preciso que erses processordores tenhorm um boixo acusemo de energia. Em sur pro principal utilização, sistemas emborardos, ele deixa de ser peramente RISC conque algumos instruccies le nom mois de uni ciclo poros ser executados. Como i o como dos instruções que corregom en arinazena em milliplos registradores.

- June interrupção esé um cuarto que dernio o fluro de execução de instruçãos paro uma posição prefixados de membrios oude será traterdo uma reclisor de interrupção. Obuendo ocorre uma interrupção, o CPU determinar o PC para um enderço de memorios. Esse enderço esta contido no tededo de rectores e prodemos ter veesso a esti endereço, pelo effect. Quembo o precusados cará tratos uma interrupção, ele suspende a execução do precipamo e dos início a retirar o e interrupção selecionados na toledo de rectores.
- Pipeline, remelhante a una linha de priedució, é una parma que es processadores ARM uliliza para executar as instruções. Esse mecanismo tem como finalidade executar a proxima instrucció enquanto outra esta sendo decadificado, sendo assim, occlerando o processo de execució do conjunto de instruções. O pipeline do orm tem uma avarilénstica de instruções. O pipeline do orm tem uma avarilénstica que mão permito a execució de o processamento o que mão permito a execució de o processamento.

PREINDEX WITH WRITEBACK

Realiza um cálculo do registrador com endereço base + offset

e caloca mos mos registrador que contem o endereço base o

resultado da soma. Parlanto, o endereço base sera alunizado.

PREINDEX

40 fealige o calculo do registrador com embreço base + expest, mos o registrados que cantém o endereço base uño sero alualizado cem o reales da soma.

lostindex

Le Apenon atualizar a registradar que coutin a materiça base depois de seur ulilização.

O SPSP é um registrador de states. Quando temos ema exações, o unla de CPSP é saluo nele(SPSR). Ele não esto disposível mos porque nos modos USER e SYT SYSTEM não fazem o tratamento de exações.

Translation Leiskaride Buffer (TLB) é un dispositivo de pardellare utilizado esem a finalidade de realizar o maplamento de endergos reintenir en endergos físicos sem a ma necessidade de velessar os talsela de parginas. A TLB fica dentro da MMV. Seu funcionamento é da surguina susuinte formo, quando un programa enreia un endereça untual à MMV, o hardenare compara o enderça nucleido com todas os entrodos da tabela TLB de forma simultanea. Casa enconte, este pargina é carregada dintermente da TLB. Sua principal função é acelerar o acenso à memória.

Pademos observas que se troto de umo cache associativa en conjunto. En former de organizar à coche é THRASHING. Dirudindo a coche em questro conjuntos agusis. Os leits 4,9,6,7,8 e y de endereze, chamados de "set index" sernem para relecioner una linha des questro confento em cada um dos questro conjustos. Quando una informação for ormagenados preusa ser armazenada ela pede ser escrito em equelemento alla selvitor alla selvitore alla selvito Bosicamente esse é o funcionamento de cumo cache · obunguos me avitairoma

Pri-condicae

(1) 10 = 0x 000 80010

M= 0x00000000

12= OK0000 0000

13= 0x0000 0000

Instructo

LDMIA RO!, {R1-R3}

Pér-condiçõe

10= 0x000 800 1C

4= 0x00000001

12 = 0x 00000000 2

13 = Ox 000000003

Pri-condição

no = 0x 000 800 10

11 = 0x00000000

12 = 0x00000000

13 = 0200000000

Instruction

LDMIB RO! {R1- R3}

Pien - condição

no = 0x 000 8001C

11 = 0X0000 000 L

22 = 0x000000003

1= 0x00000004

Pri - condição

10-0x000 8001C

1= 0x00000002

12= 0K000000003

13 = 0x000000004

Pri-condició

40 = 0x0008 00 (4

n= 0x00000001

Nz= 0x000000002

13=0x00000003

Instrução STM DB ROL, {R1-R3}

Pos condição

10 = 0x00080010

mem 32 [0x800 10] - 0x02

mem 32 [0x 800 14] = 0x 03

mem 32 [0x80018]= 0x04

Instrução

STMIA KOL, {R1-R3}

Pión - condição

10 = 0x000 80020

mem32[0x8001c] = 0x03

mem 32[0x 700 (8] = 0x 02

mem 32[0x800|4] = 0x01

(2) Como codo conjunto tem 1024 limbos, oro terdo teremes 1024. 4 = 4096 limbos. Temos que codo limbos tem 128 bits, 1024. 4 = 4096 limbos. Temos que codo limbos tem 128 bits, 4096. 128 = 524288 bits. Direidindo por 8, temos o quanti dode em bytes.

524288 = 65536 Bytes on 64KB.

- (b) Cada linha tem em termanho de 16 BYTES e são necessórios 4 bits, eu seja, 2 = 16. Loyo, os bits 0,1,2 e 3 são do data index, que são responsáreis pelo endereçamento do beste.
- E Temos que codo conjento tem 1024 linhos. Pour endereça-los é necessorio y 10 lots, ou seja, 2º = 1024. Os loits responsáncis por determinar uma linha da conche são: 4,5,6,7,8,9,10,11, 12 e 13 chamados de set index.
- (d) On beiln responsairen pela tay vão: 14,15,16,17,18,19,20,21,22,27,24,25,26,27,28,29,30 e 31. 18 beiln poura a Tay.
- Duem déterminer a lémbrer der cache é o campo set index. Porterrito, sues leits devem serum ignosis. Logo,

OX 32 E31 AA7

OX 14A3FAA7 OX 32CB7AA7