

Université Paris-Saclay – M1 E3A

TP4 Architecture des processeurs

Conception d'un processeur 8 bits

Ce TP a pour objectif de réutiliser les briques développées dans les TP précédents, notamment le **multiplieur** basé sur l'algorithme des additions décalages et l'unité de calcul de la **racine carrée entière**, afin de concevoir un **processeur 8 bits** simple.

Ce processeur devra intégrer les opérateurs suivants :

- un **additionneur–soustracteur** ;
- un **opérateur de décalage** ;
- un **opérateur logique** ;
- le **multiplieur** développé précédemment ;
- l'unité de calcul de la **racine carrée** développée précédemment.

Le développement sera réalisé en VHDL, simulé sous MODELSIM, puis implanté sur carte FPGA.

Exercice 1 : Conception des opérateurs de base

On souhaite réaliser les différentes briques nécessaires à la conception d'une unité arithmétique et logique (UAL) destinée à un processeur 8 bits.

1) Additionneur–soustracteur

Concevoir un opérateur réalisant les opérations d'addition ou soustraction sur deux données **A** et **B** codées sur 8 bits. La sélection entre addition et soustraction sera assurée par un signal de commande.

2) Opérateur de décalage

Concevoir un opérateur capable de réaliser les fonctions suivantes :

- décalage logique à gauche ;
- décalage logique à droite ;
- décalage arithmétique à droite ;
- rotation à gauche.

Le décalage est réalisé sur un bit.

3) Opérateur logique

Concevoir un opérateur permettant d'effectuer les opérations logiques suivantes :

- **AND** ;
- **OR** ;
- **XOR** ;
- **NOT** appliqué à l'opérande **A**.

Travail demandé

- 1) Décrire en VHDL chacun des opérateurs précédents dans une approche comportementale ou structurelle.
- 2) Simuler individuellement chaque bloc sous MODELSIM.
- 3) Vérifier le bon fonctionnement des opérateurs à l'aide de jeux de tests adaptés.

Exercice 2 : Réutilisation des briques précédentes

On souhaite maintenant réutiliser les blocs déjà développés dans les TPs précédents :

- le **multiplieur** 8 bits donnant un résultat sur 16 bits ;
- le bloc de calcul de la **racine carrée entière** d'un mot de 16 bits.

Travail demandé

- 1) Reprendre les descriptions VHDL des deux blocs réalisés précédemment.
- 2) Vérifier leur compatibilité avec une intégration dans une UAL commune.
- 3) Préciser les signaux de commande nécessaires au lancement du calcul et à la détection de fin d'opération.

Exercice 3 : Conception d'une UAL 8 bits

On souhaite regrouper l'ensemble des opérateurs précédents au sein d'une même unité arithmétique et logique.

Cette UAL reçoit en entrée :

$$A(7 \text{ downto } 0), \quad B(7 \text{ downto } 0), \quad OP(3 \text{ downto } 0)$$

et fournit en sortie :

$$RESULT(7 \text{ downto } 0)$$

Elle devra également générer les indicateurs d'état suivants :

- **Z** : résultat nul ;
- **N** : bit de signe ;
- **C** : retenue ;
- **V** : débordement.

Le champ **OP** permettra de sélectionner l'opération à exécuter selon le tableau suivant :

Code OP	Instruction	Fonction
0000	ADD	$R \leftarrow A + B$
0001	SUB	$R \leftarrow A - B$
0010	AND	$R \leftarrow A \text{ AND } B$
0011	OR	$R \leftarrow A \text{ OR } B$
0100	XOR	$R \leftarrow A \text{ XOR } B$
0101	NOT	$R \leftarrow \text{NOT } A$
0110	SHL	$R \leftarrow A \ll 1$
0111	SHR	$R \leftarrow A \gg 1$
1000	SAR	décalage arithmétique à droite
1001	ROL	rotation à gauche
1010	MUL	$R \leftarrow A \times B$
1011	SQRT	$R \leftarrow \sqrt{A}$

Travail demandé

- 1) Décrire l'architecture de l'UAL.
- 2) Réaliser l'intégration des différents sous-blocs.
- 3) Simuler le fonctionnement de l'UAL pour différentes valeurs de A, B et OP.

Exercice 4 : Conception du processeur 8 bits

On souhaite maintenant réaliser un processeur minimal intégrant l'UAL conçue précédemment.

Le processeur devra comporter au minimum :

- deux registres de travail A et B ;
- un registre résultat R ;
- un registre instruction IR ;
- un compteur de programme PC ;
- une mémoire de programme ;
- une unité de commande.

Le processeur exécute séquentiellement les instructions contenues dans la mémoire programme.

Travail demandé

- 1) Proposer l'architecture générale du processeur sous forme de schéma bloc.
- 2) Décrire le fonctionnement de l'unité de commande.
- 3) Réaliser en VHDL le processeur complet.
- 4) Simuler l'exécution séquentielle d'un programme stocké en mémoire.

Programme de test

Le processeur devra exécuter le programme suivant :

```
A = 25
B = 7

ADD
SUB
AND
OR
XOR
SHL
SHR
SAR
ROL
MUL
SQRT
```

Après chaque instruction, on observera :

- le contenu du registre résultat ;
- les indicateurs d'état Z, N, C et V.

Questions d'analyse

- 1) Comparer le coût matériel des différents opérateurs intégrés dans l'UAL.
- 2) Quel opérateur semble être le plus coûteux en ressources matérielles ?
- 3) Comparer les temps de calcul des opérations suivantes :
 - addition/soustraction ;
 - décalage ;
 - opérations logiques ;
 - multiplication ;
 - racine carrée.
- 4) Expliquer pourquoi les opérations de multiplication et de racine carrée sont plus complexes que les opérations logiques simples.

Résultats attendus

Le travail rendu devra contenir :

- les fichiers VHDL des différents opérateurs ;
- le fichier VHDL de l'UAL ;
- le fichier VHDL du processeur ;
- les chronogrammes de simulation ;
- une courte analyse des résultats obtenus.