Progetto Finale di Reti Logiche

a.a. 2020/2021

Alessandra Moro

codice persona: 10620673 alessandra.moro@mail.polimi.it

Alberto Mosconi

codice persona: 10653349

albertomaria.mosconi@mail.polimi.it

Indice

1	Intr	roduzione	1
	1.1	La specifica del problema	1
	1.2	Un esempio di equalizzazione	
2	Arc	chitettura	4
	2.1	La macchina a stati finiti	4
		2.1.1 Prima fase	5
		2.1.2 Seconda fase	5
	2.2	Implementazione in VHDL	6
	2.3	Ottimizzazioni	6
3	Ris	ultati Sperimentali	8
	3.1	Sintesi	8
4	Sim	nulazioni	9
	4.1	Immagine vuota	9
	4.2	Reset asincrono	9
	4.3	Immagini di varie dimensioni	9
	4.4	Più immagini consecutive	10
	4.5	Ricerca ottimizzata di massimo e minimo	10
5	Cor	nclusioni	10

1 Introduzione

1.1 La specifica del problema

Lo scopo del progetto è la realizzazione di un componente hardware per svolgere l'equalizzazione dell'istogramma di una immagine in scala di grigi.

L'equalizzazione è una tecnica che permette di manipolare i livelli di grigio dei pixel di una immagine in modo da incrementarne il contrasto. La figura 1 illustra il prima e il dopo di questo processo.





Figure 1: Confronto prima (sinistra) e dopo (destra) l'equalizzazione [wikipedia]

Il componente sviluppato si interfaccia con una memoria RAM, con indirizzi di 16 bit e celle da 8 bit, da cui legge prima le due dimensioni dell'immagine, e poi sequenzialmente tutti i valori dei pixel.

Sempre sulla RAM, dopo aver concluso l'elaborazione, scrive i nuovi valori dei pixel.

INDIRIZZO	VALORE	NOTE
0	4	numero di colonne
1	4	numero di righe
2	138	primo byte immagine
3	204	
4	64	
5	64	
6	204	
7	89	

Figure 2: Rappresentazione della memoria RAM

1.2 Un esempio di equalizzazione

Si prende come esempio l'immagine sottostante, di dimensioni 4x4 pixel, e si svolge il processo di equalizzazione.



138	204	64	64
204	64	89	64
64	138	89	138
138	204	204	64

Figure 3: A sinistra l'immagine e a destra i valori dei pixel corrispondenti.

Per ricalcolare il valore di ogni pixel bisogna prima trovare il massimo e minimo valore che può assumere nell'immagine originale, e calcolare la differenza tra i due.

Nel caso dell'esempio si ha che il minimo livello di grigio assunto da un pixel è pari a 64, e dunque MIN_PIXEL_VALUE=64, e il massimo è 204, MAX_PIXEL_VALUE=204. Ricavo quindi che DELTA_VALUE=140.

A questo punto si può ricavare il valore SHIFT_LEVEL, che serve per gli step successivi.

$$SHIFT_LEVEL = (8 - floor(log_2(DELTA_VALUE + 1)))$$

Nel caso dell'esempio:

$$SHIFT_LEVEL = (8 - floor(log_2(141))) = (8 - floor(7.139)) = (8 - 7) = 1$$

Ora, per ognuno dei pixel che compongono l'immagine, si trova il nuovo valore temporaneo


e si salva il nuovo valore limitandolo ad un massimo di 255:

La seguente tabella mostra questi calcoli applicati a tutta l'immagine.

CURRENT_PIXEL_VALUE	TEMP_PIXEL	NEW_PIXEL_VALUE
138	148	148
204	280	255
64	0	0
64	0	0
204	280	255
64	0	0
89	50	50
64	0	0
64	0	0
138	148	148
89	50	50
138	148	148
138	148	148
204	280	255
204	280	255
64	0	0

Sono stati ottenuti così tutti i nuovi valori dei pixel, e l'immagine è stata equalizzata.





148	255	0	0
255	0	50	0
0	148	50	148
148	255	255	0

Figure 4: In ordine, l'immagine originale, l'immagine equalizzata e i valori dei suoi pixel corrispondenti.


2 Architettura

Il processo di equalizzazione si divide in due fasi:

- in un primo momento vengono cercati e riconosciuti il valore massimo ed il valore minimo tra i pixel costituenti l'immagine ed infine calcolato lo shift level,
- in un secondo momento, ripartendo dall'indirizzo contenente il primo byte, vengono calcolati i valori dei nuovi pixel e scritti nelle celle di memoria della RAM.

Il comportamento del modulo implementato rispecchia quello di una Macchina a Stati Finiti (FSM).

2.1 La macchina a stati finiti



2.1.1 Prima fase

Partendo dallo stato di RESET, in cui tutti i segnali corrispondono al loro valore di default, si attende che il segnale di start venga portato a 1.

Quando ciò si verifica, sequenzialmente, iniziano la lettura ed il salvataggio delle dimensioni di righe e colonne ed il confronto tra i valori dei pixel per determinarne un massimo ed un minimo. Questo processo avviene con l'alternarsi di due stati.

- Il primo, WAIT READ, ha lo scopo di attendere che la RAM legga il valore richiesto e lo restituisca in output.
- Il secondo, READ, invece, riceve in input il valore letto dalla cella di memoria RAM, e si occupa di salvare rispettivamente il numero di colonne, il numero di righe, ed i valori di massimo e di minimo.

Dopo aver stabilito massimo e minimo, avviene il passaggio allo stato SHIFT COUNTER, dove inizia il calcolo del valore di shift (shift level).

Riprendendo la formula per calcolare lo shift level, definita nella specifica dell'algoritmo,

$$SHIFT_LEVEL = (8 - floor(log_2(DELTA_VALUE + 1)))$$

si può notare che il sottraendo $floor(log_2(DELTA_VALUE + 1))$ equivale al minimo numero di bit necessari per rappresentare $(DELTA_VALUE + 1)$.

Pertanto, servendosi di un segnale pos_count inizializzato al numero massimo di bit (8), si analizza il vettore (DELTA_VALUE + 1) partendo dal bit più significativo, ovvero quello in posizione pos_count, e lo si scorre bit per bit fino a quello meno significativo.

Finché si incontra un bit uguale a 0, pos_count viene decrementato di 1 e si rimane sullo stato SHIFT COUNTER.

Nell'istante in cui si incontra il bit più significativo pari ad 1, pos_count non viene ulteriormente decrementato poiché il suo valore corrisponde a quello cercato.

Svolti questi passaggi, si calcola lo shift level e si inizia la seconda fase tornando allo stato di WAIT READ.

2.1.2 Seconda fase

Ripartendo dall'indirizzo contenente il primo byte, si inizia un processo analogo alla prima fase, leggendo iterativamente tutti i byte dell'immagine.

Ogni valore letto viene utilizzato nello stato READ per il calcolo del pixel equalizzato, come indicato nella specifica dell'algoritmo.

Ottenuto il nuovo valore, passando attraverso lo stato WAIT WRITE, si attende la scrittura dello stesso nella prima cella di memoria libera, il cui indirizzo si può ricavare facilmente conoscendo le dimensioni dell'immagine.

Supponendo che il byte letto si trovi ad un indirizzo X, l'indirizzo X_1 di scrittura risulta:

$$X_1 = X + (n_righe \times n_colonne)$$

In seguito all'avvenuta scrittura, si torna allo stato WAIT READ per la lettura del successivo byte.

Esauriti tutti i byte dell'immagine, si è concluso il processo di equalizzazione e dallo stato di WAIT WRITE si passa direttamente allo stato DONE portando ad 1 il segnale o_done.

La permanenza in questo stato termina non appena il segnale di start viene spento; a questo punto si torna nello stato RESET in attesa della prossima immagine.

2.2 Implementazione in VHDL

La FSM è implementata con un singolo processo, sensibile agli eventi di clock e di reset. Se il segnale di reset viene portato ad 1 in qualsiasi momento, la macchina è riportata nello stato RESET, riassegnando ad ogni segnale il proprio valore di default.

Sono elencati di seguito i segnali e le variabili utilizzati.

SEGNALE/VARIABILE	DETTAGLI	FUNZIONE
n_col	vector, 8bit	Numero di colonne dell'immagine
n_rig	vector, 8bit	Numero di righe dell'immagine
current_address	vector, 16bit	Indirizzo cella in lettura
current_state	state_type	Stato corrente della FSM
max_pixel_value	vector, 8bit	Valore massimo assunto dai pixel
		dell'immagine
min_pixel_value	vector, 8bit	Valore minimo assunto dai pixel
		dell'immagine
shift_level	vector, 4bit	Numero di posizioni di shift, usato nel
		ricalcolo dei valori dei pixel
pos_count	vector, 4bit	Contatore usato per ricavare il numero
		minimo di bit necessari per rappresentare
		il vettore delta_plus_one
second_phase	single bit	Assume valore 0 durante la prima fase e
		valore 1 durante la seconda fase
delta_plus_one	vector, 9bit	Variabile contenente la differenza
		tra valore massimo e minimo dei pixel
		incrementata di 1
temp_pixel_value	vector, 9bit	Variabile utilizzata per passaggi intermedi
		durante il ricalcolo del valore dei pixel

2.3 Ottimizzazioni

Si è deciso di ottimizzare sul numero di stati della FSM, in modo che questa abbia le dimensioni più piccole possibili.

Per quanto riguarda il calcolo dei valori di massimo e di minimo dei pixel, è stata inserita un condizione per cui se, prima che vengano confrontati tutti valori dei pixel, max_pixel_value vale 255 e min_pixel_value vale 0, la FSM passa direttamente allo stato SHIFT COUNTER.

Inoltre ogni segnale definito utilizza il numero minimo di bit necessario. In particolare:

- I valori dei pixel dell'immagine sono rappresentati su 8 bit, con un massimo, quindi, di 255.
 Di conseguenza anche la DELTA VALUE definita nell'algoritmo ha una dimensione di 8 bit.
 Tuttavia, essendo necessario incrementarla di 1, ne consegue che delta_plus_one debba comprendere 9 bit.
- 2. Durante il calcolo del nuovo valore dei pixel, è possibile che questo superi 255. In particolare, si può calcolare che il massimo valore temporaneo ottenibile è pari a 508 per min_pixel_value = 0, max_pixel_value = 254 e current_pixel = 254.
 - Risulta quindi necessario che la variabile temp_pixel_value sia di 9 bit per salvarne il valore prima di imporre il limite massimo a 255.
- 3. Per evitare comportamenti imprevedibili durante la sintesi del circuito, all'inizio dell'esecuzione del processo è stato scelto di assegnare esplicitamente ad ogni segnale il proprio valore precedente. Questo verrà poi adeguatamente sovrascritto a seconda dello stato corrente. In questo modo viene preventivamente impedita la generazione automatica da parte di Vivado di inferred latches.

3 Risultati Sperimentali

3.1 Sintesi

La sintesi si completa senza warnings o errori e, dall'utilization report, risulta quanto segue.

Site Type	Used	Available	Util %
Slice LUTs	282	134600	0.21
LUT as Logic	282	134600	0.21
LUT as Memory	0	46200	0.00
Slice Registers	87	269200	0.03
Register as Flip Flop	87	269200	0.03
Register as Latch	0	269200	0.00
F7 Muxes	0	67300	0.00
F8 Muxes	0	33650	0.00

Dal synthesis report si evidenzia anche la costituzione del componente da noi sviluppato:

Component	Inputs number	Output size	Count
	3 Input	17 bit	Adders := 1
Adders	2 Input	16 bit	Adders := 1
Adders	3 Input	9 bit	Adders := 2
	2 Input	4 bit	Adders := 2
		16 bit	Registers := 2
		8 bit	Registers := 5
Registers		4 bit	Registers := 2
		3 bit	Registers := 1
		1 bit	Registers := 4
	2 Input	16 bit	Muxes := 8
	7 Input	16 bit	Muxes := 1
	4 Input	16 bit	Muxes := 1
	7 Input	8 bit	Muxes := 3
	4 Input	8 bit	Muxes := 1
Muxes	2 Input	8 bit	Muxes := 3
riuxes	7 Input	4 bit	Muxes := 2
	4 Input	3 bit	Muxes := 1
	2 Input	3 bit	Muxes := 2
	2 Input	2 bit	Muxes := 1
	7 Input	1 bit	Muxes := 13
	2 Input	1 bit	Muxes := 6


4 Simulazioni

Con lo scopo di verificarne l'effettivo funzionamento, la macchina è stata sottoposta a diversi test riguardanti i casi limite.

Tra questi, sono stati selezionati e approfonditi cinque particolari situazioni: il caso in cui venga inserita in ingresso un'immagine vuota, il reset asincrono, l'inserimento in ingresso di più immagini consecutive, di immagini di varie dimensioni ed, infine, la ricerca ottimizzata di massimo e minimo.


4.1 Immagine vuota

Nel caso in cui venga inserita un'immagine vuota, dopo aver riscontrato nello stato di READ che una o entrambe le dimensioni sono pari a 0, la FSM porta ad 1 il segnale o_done e passa allo stato di DONE, pronta per ricevere una eventuale successiva immagine.



4.2 Reset asincrono

Vi è la possibilità che durante il regolare funzionamento della FSM, il segnale di i_rst venga portato ad 1 con una tempistica non sincrona al segnale di clock. In questo caso il processo si risveglia e la FSM torna allo stato di RESET, indipendentemente dallo stato in cui si trova e dalle azioni che sta svolgendo.



4.3 Immagini di varie dimensioni

La FSM è stata inoltre sottoposta a più test che ne verificassero il funzionamento anche con dimensioni dell'immagine estreme come, ad esempio, 128x128 e 1x1 o con notevoli differenze tra il numero di righe ed il numero di colonne, per esempio 1x128.

4.4 Più immagini consecutive

Nel caso vi siano ulteriori immagini da equalizzare, sono stati creati dei test che verificassero il corretto funzionamento della FSM sia nel caso in cui avviene un reset tra un'immagine e l'altra, sia nel caso in cui questo non si verifica.



4.5 Ricerca ottimizzata di massimo e minimo

Nel caso in cui, durante il riconoscimento dei valori di massimo e di minimo, si incontri un massimo di 255 e un minimo di 0 prima della lettura completa dei rimanenti byte, la FSM salta direttamente allo stato di SHIFT COUNTER.



5 Conclusioni

In conclusione, lo sviluppo di questo progetto ha portato all'acquisizione e al consolidamento di conoscenze base sulla progettazione e sulla sintesi di componenti logici. Le conoscenze teoriche assimilate durante il corso sono state quindi applicate in un contesto pratico.