SBAS184D – МАРТ 2001 – ИЗМЕНЕНО ИЮНЬ 2009

24-бит, 20кГц, низкое энергопотребление

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ОСОБЕННОСТИ

- **24 БИТА — БЕЗ ПРОПУЩЕННЫХ КОДОВ**
- **19 БИТ ЭФФЕКТИВНОГО РАЗРЕШЕНИЯ ПРИ СКОРОСТИ ДО 20кГц**
- **НИЗКИЙ ШУМ: 1,5 ppm**
- **ДИФФЕРЕНЦИАЛЬНЫЕ ВХОДЫ**
- **INL: 15 ppm (макс.)**
- **ВНЕШНЯЯ ОПОРНАЯ НАПРЯЖЕНИЕ (0,5В до 5В)**
- **РЕЖИМ ЭНЕРГОСБЕРЕЖЕНИЯ**
- **РЕЖИМ СИНХРОНИЗАЦИИ**
- **НИЗКОЕ ЭНЕРГОПОТРЕБЛЕНИЕ: 8 мВт при 20кГц**
  5 мВт при 10кГц

ПРИМЕНЕНИЕ

- **КАРДИОДИАГНОСТИКА**
- **ПРЯМЫЕ ИНТЕРФЕЙСЫ ТЕРМОПАР**
- **АНАЛИЗ КРОВИ**
- **ИНФРАКРАСНЫЕ ПИРОМЕТРЫ**
- **ЖИДКОСТНАЯ/ГАЗОВАЯ ХРОМАТОГРАФИЯ**
- **ТОЧНОЕ УПРАВЛЕНИЕ ПРОЦЕССОМ**

ОПИСАНИЕ

ADS1251 — это высокоточный аналогово-цифровой (АЦП) преобразователь с широкой динамикой и дельта-сигма архитектурой, разрешением 24 бита, работающий от одного источника +5В. Архитектура дельта-сигма обеспечивает широкую динамику и 24 бита без пропущенных кодов. Эффективное разрешение 19 бит (1,5 ppm среднеквадратичного шума) достигается при скорости преобразования до 20 кГц.

ADS1251 предназначен для высокоточных измерительных приложений в кардиодиагностике, интеллектуальных передатчиках, промышленном управлении процессами, весовых системах, хроматографии и портативных приборах. Преобразователь оснащён гибким двухпроводным синхронным последовательным интерфейсом для недорогой гальванической развязки.

ADS1251 — одноканальный преобразователь в корпусе SO-8. Совместим по выводам с более быстрым ADS1252 (скорость передачи данных 41,7 кГц).



Обратите внимание на важное уведомление по доступности, стандартной гарантии и использованию в критических приложениях полупроводниковых продуктов Texas Instruments и соответствующим отказам от ответственности, которое размещено в конце данного руководства по данным.

Все товарные знаки являются собственностью их соответствующих владельцев.

Информация ПРОИЗВОДСТВЕННЫЕ ДАННЫЕ актуальна на дату публикации. Продукты соответствуют спецификациям в рамках стандартной гарантии Texas Instruments. Производственный процесс не обязательно включает испытания всех параметров.

Texas ИНСТРУМЕНТЫ

www.ti.com

Copyright © 2001-2009, Texas Instruments Incorporated

АБСОЛЮТНЫЕ МАКСИМАЛЬНЫЕ РЕЙТИНГИ(1)

Аналоговый вход: ток	±100 мА, мгновенный
	±10 мА, непрерывный
Напряжение	GND – 0.3В до VDD + 0.3В
VDD к GND	–0.3В до 6В
Напряжение VREF к GND	–0.3В до VDD + 0.3В
Напряжение цифрового входа к GND	–0.3В до VDD + 0.3В
Напряжение цифрового выхода к GND	–0.3В до VDD + 0.3В
Рабочая температура	–40°C до 85°C
Потребляемая мощность	500 мВт

ПРИМЕЧАНИЕ: (1) Напряжения выше перечисленных в "Абсолютно максимальные показатели" могут привести к постоянному повреждению устройства. Экспозиция к условиям абсолютного максимума в течение длительных периодов может повлиять на надежность устройства.

ЧУВСТВИТЕЛЬНОСТЬ К ЭЛЕКТРОСТАТИЧЕСКОГО РАЗРЫВА

Этот интегральный цепь может быть поврежден ESD. Texas Instruments рекомендует обращаться со всеми интегральными схемами с надлежащей осторожностью. Несоблюдение правильной обработки и процедур установки может привести к повреждению.

Повреждение ESD может варьироваться от незначительного ухудшения производительности до полного выхода устройства из строя. Прецизионные интегральные схемы могут быть более чувствительны к повреждениям, потому что очень небольшие параметрические изменения могут привести к несоответствию устройства опубликованным спецификациям.

УПАКОВКА/ИНФОРМАЦИЯ О ЗАКАЗЕ(1)

ПРОДУКТ	ДИЗАЙНАТОР КОНТАКТА УПАКОВКИ	УПАКОВКА	ОПРЕДЕЛЕННО ТЕМПЕРАТУРА ДИАПАЗОН	УПАКОВКИ МАРКИРОВКА	ЗАКАЗАНИЕ НОМЕР	ТРАНСПОРТИРОВКА МЕДИА, КОЛИЧЕСТВО
ADS1251	SO-8	D	–40°C до +85°C	ADS1251U	ADS1251U	Рельсы, 100
" """" "					ADS1251U/2K5 Tape и Reel, 2500	

ПРИМЕЧАНИЕ: (1) Для получения самой актуальной информации об упаковке и заказе смотрите дополнение к варианту упаковки в конце этого документа или сайт TI на www.ti.com.

СЕМЕЙСТВО ПРОДУКТОВ

ПРОДУКТ	количество входов	КОММЕНТАРИИ ПО МАКСИМАЛЬНОЙ СКОРОСТИ	
ADS1250	1 Дифференциал	25.0 кГц	Включает PGA от 1 до 8
ADS1251	1 Дифференциал	20.8 кГц	
ADS1252	1 Дифференциал	41.7 кГц	
ADS1253	4 Дифференциала	20.8 кГц	
ADS1254	4 Дифференциала	20.8 кГц	Включает отдельные аналоговые и цифровые питания

ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Все характеристики при TMIN до TMAX, VDD = +5В, CLK = 8МГц и VREF = 4.096, если не указано иное.

ПАРАМЕТР	УСЛОВИЯ	ADS1251U MIN.	ADS1251U СР.	ADS1251U МАКС.	ЕДИНИЦЫ
АНАЛОГОВЫЙ ВХОД					
Полная шкала входного напряжения	+VIN – (–VIN)		±VREF		V
Абсолютное входное напряжение	+VIN или –VIN к GND	–0.3		VDD	V
Дифференциальное входное сопротивление	CLK = 3.84 кГц		430		MΩ
	CLK = 1 МГц		1.7		MΩ
	CLK = 8 МГц		210		kΩ
Емкость входа			6		пФ
Входной паразитный ток утечки	При +25°C		5	50	пА
	При диапазоне TMIN...TMAX			1 нА	nA
ДИНАМИЧЕСКИЕ ХАРАКТЕРИСТИКИ					
Скорость передачи данных				20.8	кГц
Полоса пропускания	–3 дБ, CLK = 8 МГц	4.24			кГц
Серийный тактовый сигнал (SCLK)				8 МГц	MHz
Системный входной тактовый сигнал (CLK)				8 МГц	MHz
ТОЧНОСТЬ					
Интегральная нелинейность	Дифференциальный вход		±0.0002	±0.0015	% от FSR
THD	Ввод 1 кГц; на 0.1 дБ ниже FS		105		дБ
Шум			1.5	2.5	ppm от FSR, RMS
Разрешение		24			бит
Без пропущенных кодов		24			бит
Сигнальная подавления общего режима	60 Гц, перем. ток	90	98		дБ
Ошибка усиления			0.1	1	% от FSR
Погрешность смещения			±30	±100	ppm от FSR
Чувствительность усиления к VREF			1:1		
Коэффициент подавления питания		70	80		дБ
ХАРАКТЕРИСТИКИ ПРИ ИЗМЕНЕНИИ ТЕМПЕРАТУРЫ					
Смещение дрейфа			0.07		ppm/°C
Дрейф усиления			0,4		ppm/°C

ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ (продолжение)

Все характеристики при TMIN до TMAX, VDD = +5В, CLK = 8МГц и VREF = 4.096, если не указано иное.

ПАРАМЕТР	УСЛОВИЯ	ADS1251U МИН	ADS1251U ТИП	ADS1251U МАКС	ЕДИНИЦЫ
ОПОРНОЕ НАПРЯЖЕНИЕ					
VREF		0.5	4.096	VDD	В
Ток нагрузки			32		
ЦИФРОВОЙ ВХОД/ВЫХОД					
Семейство логики			CMOS		
Логический уровень: VIH		+4.0		+VDD + 0.3	В
VIL		–0.3		+0.8	В
VOH	IOH = –500мкА	+4.5			В
VOL	IOL = 500мкА			0.4	В
Гистерезис входа (SCLK, CLK)			0.6		В
Формат данных		Смещение по двойному дополнению двоичной системы			
ТРЕБОВАНИЯ К ПИТАНИЮ					
Эксплуатация		+4.75	+5	+5.25	VDC
Состояние паразитного тока	VDD = +5VDC		1.5	2	мА
Рабочая мощность			7.5	10	мВт
Ток отключения питания			0.4	1	
ДИАПАЗОН ТЕМПЕРАТУР					
Работа		–40		+85	
Хранение		–60		+100	

КОНФИГУРАЦИЯ КОНТАКТОВ



ОПИСАНИЕ КОНТАКТОВ

КОНТАКТ	ИМЯ	ОПИСАНИЕ КОНТАКТА
1	+VIN	Аналоговый вход: положительный вход различ-ий аналоговый вход
2	–VIN	Аналоговый вход: отрицательный вход различ-ий аналоговый вход.
3	+VDD	Вход: Напряжение питания, +5V
4	CLK	Цифровой вход: системные часы устройства. Это система часов в форме CMOS-совместимых часов. Это триггер Шмитта-вход.
5	DOUT/$\overline{\text{DRDY}}$	Цифровой вывод: последовательный выход данных/данные Готово. Этот выход указывает, что новый выходное слово доступно из ADS1251 регистратора вывода данных. Последовательные данные выводятся из последовательного выхода данных в сдвиговый регистр с использованием SCLK.
6	SCLK	Цифровой вход: последовательная тактовая частота. Последовательная тактовая частота представлена в форме CMOS-совместимых часов. Последовательная тактовая частота работает независимо от системных часов, поэтому возможно запуск SCLK на более высокой частоте чем CLK. Нормальное состояние SCLK — LOW. Удержание SCLK HIGH приведет к ини-выполните сброс модулятора для синхронизации несколько преобразователей или переведитесь в режим энергосбережения режим. Это вход Шмитта-триггер
7	GND	Вход: Заземление
8	VREF	Аналоговый вход: вход опорного напряжения

Типичные характеристики

При TA = +25°C, VDD = +5V, CLK = 8 МГц и VREF = 4.096, если не указано иное.











ТИПИЧЕСКИЕ ХАРАКТЕРИСТИКИ (прод.)

При TA = +25°C, VDD = +5V, CLK = 8МГц и VREF = 4.096, если не указано иное.











ТИПИЧЕСКИЕ ХАРАКТЕРИСТИКИ (прод.)

При TA = +25°C, VDD = +5V, CLK = 8МГц и VREF = 4.096, если не указано иное.











ТЕОРИЯ РАБОТЫ

ADS1251 — прецизионный, с высоким динамическим диапазоном, 24-битный, Дельта-сигма А/Ц преобразователь, способный достигать очень высокого разрешения цифровых результатов при больших скоростях передачи данных. Аналоговый входной сигнал дискретизируется с частотой, определяемой частотой системного тактового сигнала (CLK). Применённый аналоговый вход модулируется дельта-сигма А/Ц модулятором, за которым следует цифровой фильтр. Цифровой фильтр нижних частот Sinc5 обрабатывает выход дельта-сигма модулятора и записывает результат в регистр вывода данных. Штифт DOUT/DRDY подтянут к LOW, что означает доступность новых данных для чтения внешним микроконтроллером/микропроцессором. Как показано на блок-схеме на передней странице, основные функциональные блоки ADS1251 — это 4-порядковый дельта-сигма модулятор, цифровой фильтр, управляющая логика и последовательный интерфейс. Каждый из этих функциональных блоков описан в следующих разделах.

АНАЛОГОВЫЙ ВХОД

ADS1251 имеет полностью дифференциальный аналоговый вход. Чтобы обеспечить низкий уровень шума системы, подавление общих режимов 98 дБ и отличное подавление питающего напряжения, топология дизайна основана на полностью дифференциальной архитектуре на переключаемых конденсаторах. Диапазон биполярных входов от –4,096 до +4,096 В, когда опорное напряжение равно +4,096 В. Биполярный диапазон относится к –VIN, а не к GND.

Дифференциальное входное сопротивление аналогового входа изменяется в зависимости от частоты системного тактового сигнала ADS1251 (CLK). Соотношение следующее:

$$\text{Сопротивление } (\Omega) = (8 \text{ МГц} / \text{CLK}) \cdot 210000$$

См. примечание по приложению Understanding the ADS1251, ADS1253 и ADS1254 Input Circuitry (SBAA086), доступное для загрузки на сайте TI www.ti.com.

Что касается сигнала на входе, общая аналоговая производительность устройства зависит от трех факторов. Во-первых, входное сопротивление может влиять на точность. Если сопротивление источника сигнала велико или если перед ADS1251 используется пассивная фильтрация, значительная часть сигнала может теряться на внешнем сопротивлении. Величина эффекта зависит от требуемой производительности системы.

Во-вторых, ток в или из аналоговых входов должен быть ограничен. Ни при каких условиях ток в входах или из входов не должен превышать 10 мА.

third, чтобы предотвратить искажённое слияние частот входного сигнала, полоса пропускания входного сигнала должна быть ограничена; полоса пропускания зависит от частоты системного тактового сигнала. Система частота тактового генератора 8 МГц, скорость вывода данных 20.8 кГц с частотой –3 дБ 4.24 кГц. Частота –3 дБ зависит от частоты системного тактового сигнала.

Чтобы обеспечить наилучшую линейность ADS1251 и максимизировать устранение ошибок шума парной гармоники, рекомендуется полностью дифференциальный сигнал.

Для дополнительной информации о входной структуре ADS1251 см. примечание по приложению SBAA086 на сайте www.ti.com.

БИПОЛЯРНЫЙ ВХОД

Каждый из дифференциальных входов ADS1251 должен находиться в диапазоне от –0,3 В до VDD. При опорном напряжении меньше половины VDD один вход может быть привязан к опорному напряжению, а другой вход может варьироваться от 0 В до 2 • VREF. Используя схему на три операционных усилителя с одним усилителем и четырьмя внешними резисторами, ADS1251 можно сконфигурировать для приема биполярных входов, отсчитанных относительно земли. Традиционные диапазоны входов ±2,5 В, ±5 В и ±10 В можно подключить к ADS1251, используя значения резисторов, показанные на Рисунке 1.



БИПОЛЯРНЫЙ ВХОД	R1	R2
±10V	2.5kΩ	5kΩ
±5V	5kΩ	10kΩ
±2.5V	10 кОм	20kΩ

РИСУНОК 1. Схема сдвига уровня для диапазонов биполярного входа.

ДЕЛЬТА-СИГМА МОДУЛЯТОР

ADS1251 работает от номинальной частоты системного тактового сигнала 8 МГц. Частота модулятора фиксирована по отношению к частоте системного тактового сигнала. Частота системного тактового сигнала делится на 6 для получения частоты модулятора (fMOD). Следовательно, при частоте тактового сигнала 8 МГц частота модулятора составляет 1,333 МГц. Кроме того, коэффициент сверхобразования модулятора фиксирован по отношению к частоте модулятора. Коэффициент сверхобразования модулятора равен 64, и при частоте модулятора 1,333 МГц скорость передачи данных составляет 20,8 кГц. Использование более медленного системного тактового сигнала приведет к меньшей скорости вывода данных, как показано в Таблице I.

Тактирование (МГц)	СКОРОСТЬ ВЫВОДА ДАННЫХ (Гц)
8(1)	20 833
7.372800(1)	19 200
6.144000(1)	16 000
6.000000(1)	15 625
4.915200(1)	12 800
3.686400(1)	9600
3.072000(1)	8000
2.457600(1)	6400
1.843200(1)	4800
0.921600	2400
0.460800	1200
0.384000	1000
0.192000	500
0.038400	100
0.023040	60
0.019200	50
0.011520	30
0.009600	25
0.007680	20
0.006400	16,67
0.005760	15
0.004800	12,50
0.003840	10

ПРИМЕЧАНИЕ: (1) Стандартный генератор тактового сигнала.

ТАБЛИЦА I. Частота CLK по отношению к скорости вывода данных.

ОТКЛЮЧЕНИЕ ССЫЛКИ ВХОД

Опорный вход потребляет средний ток 32 мкА при системном тактовом сигнале 8 МГц. Этот ток будет пропорционален частоте тактового сигнала. Для ADS1251 рекомендуется буферизованный опорный сигнал. Рекомендованная схема опоры показана на Рисунке 2.

Опорные напряжения выше 4.096 В увеличивают полный диапазон, тогда как внутренний шум цепи преобразователя остается тем же самым. Это уменьшит шум в частях на миллион по полному диапазону, что повысит эффективное разрешение (см. типичную характеристику RMS-шум против напряжения VREF).

ЦИФРОВОЙ ФИЛЬТР

Цифровой фильтр ADS1251, называемый фильтром Sinc5, вычисляет цифровой результат на основе наиболее недавних выходов модулятора-дельта-сигма. В базовом уровне цифровой фильтр можно рассматривать как усреднение результатов модулятора в взв weighed форме и представление этого среднего как цифрового вывода. Скорость вывода данных, или частота передачи, прямо пропорциональна частоте системного тактового сигнала. Это позволяет изменять скорость вывода данных в очень широком диапазоне (пять порядков величины) путем изменения частоты тактового сигнала. Однако важно отметить, что точка -3 дБ фильтра равна 0,2035 от скорости вывода данных, поэтому скорость вывода данных должна иметь достаточный запас, чтобы предотвратить ослабление сигнала интереса.

Поскольку результат преобразования по существу является средним значением, скорость вывода данных определяет расположение последующих вырезов в цифровом фильтре (см. Рисунок 3). Обратите внимание, что первый впадина расположена на частоте скорости вывода данных, а последующие впадины расположены на целочисленных кратностях скорости вывода данных; это позволяет отвергать не только основную частоту, но и гармонические частоты. Таким образом, скорость вывода данных может использоваться для установки конкретных частот вырезов в отклике цифрового фильтра.

Например, если требуется подавлять частоты электросети, скорость вывода данных можно просто установить на частоту электросети. Для подавления 50 Гц системный тактовый генератор



Рисунок 2. Рекомендуемая внешняя схема опорного напряжения для минимального шума при работе с ADS1251.

частота должна быть 19,200 кГц, что устанавливает скорость вывода данных 50 Гц (см. Таблицу I и Рисунок 4). Для подавления 60 Гц частота системного CLK должна быть 23,040 кГц, что устанавливает скорость вывода данных 60 Гц (см. Таблицу I и Рисунок 5). Если требуется подавление как 50 Гц, так и 60 Гц, то системный CLK должен быть 3,840 кГц; это устанавливает скорость вывода данных 10 Гц и подавляет как 50 Гц, так и 60 Гц (см. Таблицу I и Рисунок 6).

Существует дополнительное преимущество использования более низкой скорости вывода данных. Это обеспечивает лучшее подавление сигналов в интересующей полосе частот. Например, при скорости вывода данных 50 Гц значительный сигнал на 75 Гц может быть алиасирован обратно в полосу пропускания на 25 Гц. Это связано с тем, что подавление на 75 Гц может составлять всего 66 дБ в полосе подавления — для частот выше первой частоты режекции (см. Рисунок 4). Однако установка скорости вывода данных 10 Гц обеспечивает подавление 135 дБ на 75 Гц (см. Рисунок 6). Аналогичное преимущество достигается на частотах, близких к скорости вывода данных (см. Рисунки 7, 8, 9 и 10). Например, при скорости вывода данных 50 Гц подавление на 55 Гц может составлять всего 105 дБ (см. Рисунок 7). При скорости вывода данных 10 Гц подавление на 55 Гц будет 122 дБ (см. Рисунок 8). Если более низкая скорость вывода данных не соответствует требованиям системы, то аналоговый фронт-энд может быть спроектирован для обеспечения необходимого ослабления с целью предотвращения алиасинга. Кроме того, скорость вывода данных может быть увеличена, а дополнительная цифровая фильтрация может быть выполнена в процессоре или контроллере.

Примечание к применению SBAA103, Электронная таблица для расчета частотной характеристики ADS1250-54, доступная для загрузки на сайте TI по адресу www.ti.com, предоставляет простой инструмент для расчета частотной характеристики ADS1250 для любой частоты CLK.

Цифровой фильтр описывается следующей передаточной функцией:

$$|H(f)| = \left| \frac{\sin\left(\frac{\pi \cdot f \cdot 64}{f_{MOD}}\right)}{64 \cdot \sin\left(\frac{\pi \cdot f}{f_{MOD}}\right)} \right|^5$$

или

$$H(z) = \left(\frac{1 - z^{-64}}{64 \cdot (1 - z^{-1})} \right)^5$$

Цифровому фильтру требуется пять преобразований для полной стабилизации. Модулятор имеет коэффициент передискретизации 64; следовательно, требуется 5 • 64, или 320 результатов модулятора (или тактов), чтобы полностью стабилизироваться. Поскольку тактовый сигнал модулятора формируется от системного CLK (тактовый сигнал модулятора = CLK ÷ 6), количество системных тактов, необходимых для полной стабилизации цифрового фильтра, составляет 5 • 64 • 6, или 1920 тактов CLK. Это означает, что любое значительное ступенчатое изменение на аналоговом входе требует пяти полных преобразований для стабилизации. Однако, если ступенчатое изменение на аналоговом входе происходит асинхронно с импульсом DOUT/$\overline{\text{DRDY}}$, требуется шесть преобразований для полной стабилизации.

ЛОГИКА УПРАВЛЕНИЯ

Логика управления используется для связи и управления ADS1251.

Последовательность включения питания

Перед включением питания все цифровые и аналоговые входные контакты должны быть в низком уровне (LOW). В момент включения питания этим входам может быть задано напряжение, отличное от 0 В; однако оно никогда не должно превышать +VDD.

После включения питания ADS1251, линия DOUT/$\overline{\text{DRDY}}$ будет импульсно переходить в низкий уровень при первом преобразовании, для которого данные действительны с аналогового входного сигнала.

DOUT/$\overline{\text{DRDY}}$

Сигнал DOUT/$\overline{\text{DRDY}}$ выходной сигнал чередуется между двумя режимами работы. Первый режим — это режим готовности данных (DRDY), который указывает, что новые данные загружены в регистр вывода данных и готовы к чтению. Второй режим — это режим вывода данных (DOUT), который используется для последовательного вывода данных из регистра вывода данных (DOR). См. Рисунок 11 для временного разделения функций DRDY и DOUT.

См. Рисунок 12 для базового временного диаграммы DOUT/$\overline{\text{DRDY}}$. В течение времени, определенного t2, t3 и t4, DOUT/$\overline{\text{DRDY}}$ контакт функционирует в режиме DRDY. Состояние контакта DOUT/$\overline{\text{DRDY}}$



Рис. 3. Нормализованный отклик цифрового фильтра.



Рис. 4. Отклик цифрового фильтра (50 Гц).



РИС. 5. Реакция цифрового фильтра (60 Гц).



РИС. 6. Реакция цифрового фильтра (кратные 10 Гц).



Рисунок 7. Расширенный отклик цифрового фильтра (50 Гц с скоростью выдачи данных 50 Гц).



Рисунок 8. Расширенный отклик цифрового фильтра (50 Гц с скоростью выдачи данных 10 Гц).



РИСУНК 9. Расширенный ответ цифрового фильтра (60 Гц с скорость выдачи данных 60 Гц).



Рисунок 10. Расширенный ответ цифрового фильтра (60 Гц с скорость выдачи данных 10 Гц).

высокий до внутреннего переноса новых данных в DOR. Результат преобразования А/Ц записывается в DOR от старшего разряда (MSB) к младшему разряду (LSB) за время, заданное t1 (см. Рис. 11 и 12). Линия DOUT/DRDY затем импульсивно LOW на время, заданное t2, а затем подает HIGH на время, заданное t3, чтобы указать, что новые данные доступны для считывания. На этом этапе,

функция DOUT/DRDY выход пина изменяется на DOUT режим. Данные сдвигаются по выводу после t7. Если старший бит равен единице (из-за отрицательного результата), сигнал DOUT/DRDY останется HIGH после конца времени t3. Устройство, передающее данные ADS1251, может обеспечить SCLK для ADS1251 после времени, заданного t6. Нормальный режим чтения данных с ADS1251 — устройство, читающее ADS1251, должно запомнить данные на подъемном фронте SCLK (поскольку данные выводятся из ADS1251 на спуске SCLK). Чтобы получить допустимые данные, весь DOR должен быть считан до того, как вывод DOUT/DRDY вернется в режим DRDY.

Если SCLK не подаются к ADS1251 во время режима DOUT, старший разряд DOR присутствует на линии DOUT/DRDY до начала времени, определяемого t4. Если чтение ADS1251 неполное во время режима DOUT (то есть предоставлено менее 24 SCLK), состояние последнего считываемого бита присутствует на линии DOUT/DRDY до начала времени, определяемого t4. Если во время режима DOUT подано более 24 SCLK, линия DOUT/DRDY остается LOW до времени, определяемого t4.

внутренний указатель данных для считывания данных на DOUT/DRDY сбрасывается на спадающем фронте времени, заданного t1 и t4. Это обеспечивает, что первый бит данных, сдвинутых из ADS1251 после режима DRDY, всегда является MSB новых данных.

СИНХРОНИЗАЦИЯ НЕСКОЛЬКИХ ПРЕОБРАЗОВАТЕЛЕЙ

Нормальное состояние SCLK — LOW; однако при удерживании SCLK в HIGH можно синхронизировать несколько ADS1251. Это достигается удерживанием SCLK HIGH как минимум четыре, но менее 20 последовательных циклов DOUT/DRDY (см. рисунок 13). После того как внутренняя схема ADS1251 обнаружит, что SCLK стал.

удержанный HIGH для четырех последовательных DOUT/DRDY циклы, эти вывод DOUT/DRDY импульс LOW на один цикл тактов и затем удерживается HIGH, и модулятор находится в состоянии сброса. Модулятор выйдет из состояния сброса, и синхронизация произойдет на спадающем фронте SCLK. При наличии нескольких преобразователей спад фронта SCLK должен происходить синхронно на всех устройствах. Важно отметить, что до того как

синхронизация, этот DOUT/DRDY импульс нескольких ADS1251 в системе могут иметь разницу во времени до одного периода DRDY. Поэтому для обеспечения синхронизации SCLK должен быть удержан в HIGH как минимум пять DRDY циклов. Первый импульс DOUT/DRDY после спада SCLK

происходит на t14. Первые импульс указывает на допустимость данные DOUT/DRDY.

РЕЖИМ ВЫКЛЮЧЕНИЯ ПИТАНИЯ

Обычное состояние SCLK — НИЗКИЙ уровень; однако, удерживая SCLK в ВЫСОКОМ состоянии, ADS1251 перейдет в режим выключения питания. Это достигается удержанием SCLK в ВЫСОКОМ состоянии не менее 20 последовательных периодов DOUT/DRDY (см. рисунок 14). После того как схема ADS1251 обнаружит, что SCLK удерживался в ВЫСОКОМ состоянии в течение четырех последовательных циклов DOUT/DRDY, вывод DOUT/DRDY импульсно переходит в НИЗКОЕ состояние на один цикл CLK, затем удерживается в ВЫСОКОМ состоянии, а модулятор переводится в состояние сброса. Если SCLK удерживается в ВЫСОКОМ состоянии еще в течение 16 периодов DOUT/DRDY, ADS1251 переходит в режим выключения питания. Выход из режима выключения питания происходит по спадающему фронту SCLK. Важно отметить, что вывод DOUT/DRDY удерживается в ВЫСОКОМ состоянии после четырех циклов DOUT/DRDY, но режим выключения питания не активируется еще в течение 16 периодов DOUT/DRDY периодов. Первый Импульс DOUT/DRDY после спадающего фронта SCLK появляется в момент t16 и указывает на наличие корректных данных. Последующие импульсы DOUT/DRDY будут происходить в обычном режиме.

СЕРИЙНЫЙ ИНТЕРФЕЙС

ADS1251 оснащен простым последовательным интерфейсом, который можно подключать к микроконтроллерам и цифровым сигнальным процессорам различными способами. Обмен данными с ADS1251 может начаться при первом обнаружении импульса DOUT/DRDY после включения питания.

Важно отметить, что данные с ADS1251 представляют собой 24-битный результат, передаваемый в формате Offset Binary Twos Complement, начиная со старшего бита (MSB), как показано в таблице III.

Данные должны быть считаны до того, как ADS1251 перейдет в режим DRDY, чтобы гарантировать получение корректных данных, как описано в разделе DOUT/DRDY данного технического описания.

ДИФФЕРЕНЦИАЛЬНЫЙ ВХОД НАПРЯЖЕНИЯ	ЦИФРОВОЙ ВЫХОД (HEX)
+Полный масштаб	7FFFFFH
Ноль	000000H
–Полный масштаб	800000H

ТАБЛИЦА III. Формат данных ADS1251 (Offset Binary Twos Complement).

ОПИСАНИЕ	СИМВОЛОВ	МИН	ТИП	МАКС	ЕДИНИЦЫ
tDRDY	Цикл преобразования		384 • CLK		нс
Режим DRDY	Режим DRDY		36 • CLK		нс
Режим DOUT	Режим DOUT		348 • CLK		нс
t1	DOR Время записи		6 • CLK		нс
t2	DOUT/DRDY Низкое время		6 • CLK		нс
t3	DOUT/DRDY Высокое время (перед выводом данных)		6 • CLK		нс
t4	DOUT/DRDY Высокое время (перед готовностью данных)		24 • CLK		нс
t5	Переход вверх такта CLK до перехода вниз DOUT/DRDY			30	нс
t6	Конец режима DRDY до восходящего фронта первого SCLK	30			нс
t7	Конец режима DRDY до валидности данных (время распространения)			30	нс
t8	Переход вниз SCLK к валидности данных (время удержания)	5			нс
t9	Переход вниз SCLK к следующей валидности вывода данных (время распространения)			30	нс
t10	Время настройки SCLK для синхронизации или перехода в режим энергопитания	30			нс
t11	DOUT/DRDY Пульс для синхронизации или выключения		3 • КЛК		нс
t12	Восходящий фронт SCLK до начала синхронизации	1537 • КЛК		7679 • КЛК	нс
t13	Время синхронности	0.5 • КЛК		6143.5 • КЛК	нс
t14	Спадающий фронт CLK (после того как SCLK становится LOW) до начала режима DRDY		2042.5 • КЛК		нс
t15	Восходящий фронт SCLK до начала отключения питания	7681 • КЛК			нс
t16	Спадающий фронт CLK (после того как SCLK становится LOW) до начала режима DRDY		2318.5 • КЛК		нс
t17	Спадающий фронт последнего DOUT/DRDYк началу выключения питания		6144.5 • КЛК		нс

ТАБЛИЦА II. Цифровое время



РИСУНОК 11. Разделение DOUT/DRDY.



Время. DOUT/DRDY РИСУНОК 12.



РИСУНОК 13. Режим синхронизации.



РИСУНОК 14. Режим пониженного энергопотребления.

ИЗОЛЯЦИЯ

Сериал интерфейс ADS1251 обеспечивает простые методы изоляции. Сигнал CLK может быть локальным для ADS1251, что требует только два сигнала (SCLK и DOUT/D~~RDY)~~ для изолированного сбора данных.

РАЗВОДКА

ИСТОЧНИК ПИТАНИЯ

Источник питания должен быть хорошо стабилизированным и малошумящим. Для схем, требующих очень высокого разрешения от ADS1251, важна подавляемость помех по питанию. Избегайте прокладки цифровых линий под устройством, так как они могут наводить шум на кристалл. Высокочастотный шум может емкостно проникать в аналоговую часть устройства и попадать в полосу пропускания цифрового фильтра, влияя на результат преобразования. Этот шум тактового сигнала вызовет ошибку смещения.

ЗАЗЕМЛЕНИЕ

Аналоговые и цифровые части системы должны быть аккуратно и четко разделены. Каждая часть должна иметь свою собственную плоскость земли без перекрытия. GND должен быть подключен к аналоговой плоскости земли, а также ко всем другим аналоговым землям. Не соединяйте аналоговую и цифровую плоскости земли на плате, а соединяйте их с помощью средней по длине сигнальной дорожки. Для нескольких преобразователей соединяйте две плоскости земли в одной точке, максимально центральной для всех преобразователей. В некоторых случаях может потребоваться экспериментально определить наилучшую точку соединения двух плоскостей. Печатная плата может быть спроектирована так, чтобы обеспечивать различные соединения аналоговой/цифровой земли через короткие перемычки. Начальный прототип можно использовать для определения, какое соединение работает лучше всего.

РАЗВЯЗКА

Для ADS1251 и всех компонентов схемы должны использоваться хорошие методы развязывания. Все развязывающие конденсаторы, особенно керамические на 0,1 мкФ, должны быть размещены как можно ближе к выводам, которые развязываются. Для развязки VDD и GND следует использовать конденсатор от 1 мкФ до 10 мкФ параллельно с керамическим конденсатором 0,1 мкФ.

СИСТЕМНЫЕ ОСОБЕННОСТИ

Рекомендации по источникам питания и заземлению будут меняться в зависимости от требований и конкретного дизайна всей системы. Достижение 24 бит по уровню шума значительно сложнее, чем достижение 12 бит. В целом, систему можно разделить на четыре различных этапа:

- Аналоговая обработка
- Аналоговая часть ADS1251
- Цифровая часть ADS1251
- Цифровая обработка

Для самой простой системы, состоящей из минимальной аналоговой обработки сигнала (базовая фильтрация и усиление), микроконтроллера и одного источника тактового сигнала, можно достичь высокого разрешения, питая все компоненты от одного источника питания. Кроме того, все компоненты могут использовать общую плоскость земли. Таким образом, не будет различий между аналоговым и цифровым питанием и землей. Разводка все равно должна включать плоскость питания, плоскость земли и тщательное развязывание. В более сложном случае схема может включать:

- Несколько ADS1251
- Обширная аналоговая обработка сигнала
- Один или несколько микроконтроллеров, цифровых сигнальных процессоров или микропроцессоров
- Множество различных источников тактового сигнала
- Взаимосвязи с различными другими системами

Высокое разрешение будет очень трудно достичь для такой схемы. Подход должен заключаться в разделении системы на как можно большее количество отдельных частей. Например, каждый ADS1251 может иметь свой собственный аналоговый фронт-энд.

ОПРЕДЕЛЕНИЕ ТЕРМИНОВ

В этом техническом описании предпринята попытка использовать единообразную терминологию. В связи с этим здесь приведены определения каждого термина:

Дифференциальное напряжение аналогового входа — для аналогового сигнала

который полностью дифференциальный, диапазон напряжения можно сравнить с диапазоном инструментального усилителя. Например, если оба аналоговых входа ADS1251 находятся на уровне 2,048 В, дифференциальное напряжение равно 0 В. Если один аналоговый вход равен 0 В, а другой

аналоговый вход на 4.096 В, тогда разность напряжений составляет 4.096 В. Это относится независимо от того, какой вход имеет 0 В, а какой 4.096 В. Однако результат цифрового выхода сильно отличается. Дифференциальное напряжение на входе аналогового сигнала задаётся следующей формулой:

$$+VIN - (-VIN)$$

Положительный цифровой выход формируется, когда дифференциальное напряжение на входе аналоговое положительное, а отрицательный цифровой выход — когда дифференциал отрицателен. Например, положительный выход полного масштаба формируется, когда преобразователь настроен на эталон 4.096 В, и дифференциальное напряжение на входе составляет 4.096 В. Отрицательный выход полного масштаба формируется при дифференциале –4.096 В. В каждом случае фактические входные напряжения должны оставаться в диапазоне от –0.3 В до +VDD.

Фактическое напряжение на аналоговом входе — напряжение на любом одном аналоговом входе относительно GND.

Диапазон полного масштаба (FSR) — как и у большинства А/Ц-преобразователей, диапазон полного масштаба ADS1251 определяется как вход, который даёт положительный выход полного масштаба, минус вход, который даёт отрицательный выход полного масштаба. Например, когда преобразователь настроен на эталон 4.096 В, дифференциальный диапазон полного масштаба составляет:

[4.096V (положительный полный масштаб) – (–4.096V) (отрицательный полный масштаб)] = 8.192 В Вес младшего значимого бита (LSB) — это теоретическое количество напряжения, на которое дифференциальное напряжение на входе должно измениться, чтобы зафиксировать изменение в выходных данных на один наименьший бит. Вычисляется следующим образом:

$$\text{Вес младшего разряда (LSB)} = \frac{\text{Полный диапазон напряжения V 2 • REF}}{2^N - } = \frac{}{2^N - }$$

где N — количество бит в цифровом выходе.

Цикл преобразования — как здесь, цикл преобразования относится ко времени между импульсами DOUT/DRDY.

Эффективное Разрешение (ER)—для ADS1251, в конкретной конфигурации, может быть выражено в двух различных единицах: bits rms (относительно выхода) и µVrms (относительно входа). Вычисляется прямо из выходных данных преобразователя, каждое является статистическим расчётом, основанным на заданном числе результатов. Шум возникает случайно; значение rms представляет собой статистическую меру, которая соответствует одному стандартному отклонению. ER в битах можно вычислить следующим образом:

$$\text{ER в битах rms} = \frac{20 \log \frac{2\ B_{REF}}{\text{νó Vrms шум}}}{602.}$$

Число 2 • VREF в каждом расчёте представляет диапазон полного масштаба ADS1251. Это означает, что обе единицы являются абсолютными выражениями разрешения — производительность в разных конфигурациях может напрямую сравниваться, независимо от единиц.

fMOD — частота модулятора и частота, с которой вход считывается.

$$fMOD = \frac{\text{частота CLK}}{6}$$

fDATA — скорость вывода данных.

$$f_{DATA} = \frac{fMOD}{64} = \frac{\text{частота CLK}}{384}$$

Уменьшение шума — для случайного шума ER можно улучшить усреднением. Результат — снижение шума на фактор $\sqrt{N}$ где N — число усреднений, как показано в таблице IV. Это можно использовать для достижения истинной 24-битной производительности при более низкой скорости передачи. Чтобы получить 24 бита разрешения, нужно накопить более 24 бит. Требуется 36-битный сумматор, чтобы получить ER в 24 бита. Далее используется VREF = 4.096 В, при выводе ADS1251 данных на 20 кГц, усреднение по 4096 точкам займет 204,8 мс. Преимущества усреднения будут снижаться, если входной сигнал дрейфует в течение этих 200 мс.

N (Number of Averages)	NOISE REDUCTION FACTOR	ER IN µVrms	ER IN BITS rms
11		16µV	19.26
2	1.414	11.3µV	19.75
42		8µВ	20.26
8	2.82	5.66µВ	20.76
16	4	4µВ	21.26
32	5.66	2.83µВ	21.76
64	8	2µВ	22.26
128	11.3	1.41µВ	22.76
256	16	1µВ	23.26
512	22.6	0.71µВ	23.76
1024	32	0.5µV	24.26
2048	45.25	0.35µV	24.76
4096	64	0.25µV	25.26

ТАБЛИЦА IV. Усреднение для снижения шума.

История изменений

DATE	REVISION	PAGE	РАЗДЕЛ	ОПИСАНИЕ
6/09	D	2	Таблица семейства продуктов изменила максимальную скорость передачи ADS1251 с 26.8 кГц на 20.8 кГц.	
9/07	C	12	Таблица II	Изменено t11 с 1 • CLK на 3 • CLK.

.ПРИМЕЧАНИЕ: Номера страниц для предыдущих revision могут отличаться от номеров страниц в текущей версии.

ИНФОРМАЦИЯ О УПАКОВКЕ

Устройство, которое можно заказать	Статус (1)	Тип упаковки	Пакет Рисунок	Крепежные выводы	Кол-во	Экологический план (2)	Отливка/Финиш выводов (6)	Пиковая температура MSL (3)	Рабочая температура (°C)	Маркировка изделия (4/5)	Образцы
ADS1251U	АКТИВЕН	SOIC	D	8	75	Green (RoHS и без Sb/Br)	NIPDAU	Уровень-2-260C-1 год	-40 до 85	ADS 1251U	Samples
ADS1251U/2K5	АКТИВНО	SOIC	D	8	2500	Green (RoHS и без Sb/Br)	NIPDAU	Уровень-2-260C-1 год		ADS 1251U	Samples
ADS1251U/2K5G4	ACTIVE	SOIC	D	8	2500	Green (RoHS и без Sb/Br)	NIPDAU	Уровень-2-260C-1 год		ADS 1251U	Samples
ADS1251UG4	ACTIVE	SOIC	D	8	75	Green (RoHS и без Sb/Br)	NIPDAU	Уровень-2-260C-1 год	-40 до 85	ADS 1251U	Samples

(1) Значения статуса маркетинга определены следующим образом:
АКТИВНО: Рекомендуемое для новых проектов устройство.
LIFEBUY: TI объявила о прекращении выпуска устройства, действует период покупки на весь срок службы.
NRND: Не рекомендуется для новых проектов. Устройство выпускается для поддержки существующих клиентов, но TI не рекомендует использовать эту деталь в новом дизайне.
PREVIEW: Устройство объявлено, но не производится. Образцы могут быть доступны, а могут и не быть.
OBSOLETE: TI прекратила выпуск устройства.

(2) RoHS: TI определяет «RoHS» как означающий полупроводниковую продукцию, соответствующую текущим требованиям RoHS EC по всем 10 веществам RoHS, включая требование, чтобы RoHS вещества не превышали 0,1% по массе в однородных материалах. При проектировании для пайки при высоких температурах изделия RoHS подходят для использования в указанных бессвинцовых процессах. TI может ссылаться на такие типы продукции как «Pb-Free».
RoHS Exempt: TI определяет «RoHS Exempt» как продукцию, которая содержит свинец, но соответствует RoHS EC в рамках конкретного исключения RoHS EC.
Green: TI определяет «Green» как содержание хлорсодержащих (Cl) и бромсодержащих (Br) огнеупоров, соответствующих требованиям JS709B к низкохлорорганическим веществам порогом <=1000ppm. Огнеуплотнители на основе тридих оксида сурьмы также должны соответствовать порогу <=1000ppm.

(3) MSL, пиковая температура - Оценка уровня чувствительности к влаге в соответствии с отраслевыми стандартами JEDEC и пиковой температурой пайки.

(4) Может быть дополнительная маркировка, относящаяся к логотипу, информации о коде прослеживаемости партии или экологической категории на устройстве.

(5) Несколько маркировок устройства будут внутри скобок. На устройстве будет только одна маркировка в скобках, разделенная символом "~". Если строка имеет отступ, она продолжение предыдущей строки и вместе представляют всю маркировку устройства для этого устройства.

(6) Покрытие выводов/шаров - доступные устройства могут иметь несколько вариантов отделки материала. Варианты отделки разделяются вертикальной разделительной линией. Значения отделки выводов/шаров могут переноситься на две строки, если значение отделки превышает максимальную ширину столбца.

Important Information and Disclaimer: Информация на этой странице представляет знания и убеждения TI на дату предоставления. TI основывает свои знания и убеждения на информации, предоставленной третьими лицами, и не делает никаких заявлений или гарантий относительно точности такой информации. Прилагаются усилия по лучшей интеграции информации от третьих лиц. TI приняла и

продолжает принимать разумные меры для предоставления репрезентативной и точной информации, но может не проводить разрушительные испытания или химический анализ поступающих материалов и химикатов. TI и поставщики TI считают некоторые данные собственностью, и, следовательно, номера CAS и другая ограниченная информация могут быть недоступны для разглашения.

НИКАКИЕ обстоятельства не должны приводить к возмещению TI ущерба, возникающего из-за такой информации, превышающего общую стоимость покупки указанных компонент TI, продаваемых TI Покупателю на годовой основе.

ИНФОРМАЦИЯ О ПЛЕНКЕ И РОЛИКЕ

РАЗМЕРЫ РОЛИКА



РАЗМЕРЫ ЛЕНТЫ



AQ | Размер, предназначенный для accommodate для componentширина	
BO | Размер, предназначенный для accommodate для componentДлина (Teng	
KO | Размер, предназначенный для accommodate для componentТолщина	
W | Общая ширина транспортной ленты	
P1 | Шаг между центрами последовательных камер	

РЕЙТИНГИ ЧЕТВЕРТЕЙ ДЛЯ ОРИЕНТАЦИИ ПИНА 1 В ЛЕНТЕ



*Все размеры номинальные

Устройство	Упаковка Тип	Пины	Чертёж	СПК	(SPQ)	Ролик Диаметр (мм)	Ролик Ширина W1 (мм)	A0 (мм)	B0 (мм)	K0 (мм)	P1 (мм)	W (мм)	Pin1 Квадрант
ADS1251U/2K5	SOIC	D		8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

РАЗМЕРЫ ЯЩИКА ДЛЯ ЛЕНТОЙ И РОЗЕТКОЙ



*Все размеры номинальные

Устройство	Тип упаковки	Рисунок упаковки	Штыри	SPQ	Длина (мм)	Ширина (мм)	Высота (мм)
ADS1251U/2K5	SOIC	D	8	2500	853.0	449.0	35.0



КОНТУР КОРПУСА

D0008A

SOIC - макс. высота 1,75 мм

КОРПУС МАЛОГО РАЗМЕРА (SOIC)



ЗАМЕЧАНИЯ:

1. Линейные размеры дюймы [миллиметры]. Размеры в скобках — только для справки. Контролируемые размеры — в дюймах. Размерение и допуски согласно ASME Y14.5M.
2. Этот чертеж может быть изменен без уведомления.
3. Этот размер не включает вспучивание формы, выступы или заусенцы техники подачи. Вспучивание формы, выступы или заусенцы подачи не должны превышать .006 [0.15] с каждой стороны.
4. Этот размер не включает межпроволочные заусенцы.
5. Справочная регистрация JEDEC MS-012, вариант AA.



ПРИМЕР КОНФИГУРАЦИИ КОНТАКТНЫХ ПЛОЩАДОК
ПОКАЗАН ОТКРЫТЫЙ МЕТАЛЛ
МАСШТАБ:8X



НЕ ПОКРЫТИЕ ПАЯЩЕЙ МАСКОЙ
ОПРЕДЕЛЁННО

ПАЙКА МАСКА
ОПРЕДЕЛЁННО

ДЕТАЛИ ПО ПАЙКОВОЙ МАСКЕ

4214825/C 02/2019

ПРИМЕЧАНИЯ: (продолжение)

6. Nublikation IPC-7351 может иметь альтернативные дизайны.
7. Допуски по паяльной маске между сигналами и вокруг них могут варьироваться в зависимости от места изготовления платы.



ПРИМЕР ПАТЧИ С ПОСАДКОЙ

ОБРАЗЕЦ НА ОСНОВЕ ТОЛЩИНЫ ФТИЛЬЕЙ 0.005 ДЮЙМА [0.125 ММ]

МАСШТАБ: 8X

4214825/C 02/2019

ЗАМЕТКИ: (продолжение)

8. Разрез лазерной резки с трапециевидными стенками и скругленными углами может обеспечить лучшую высвобождение пасты. IPC-7525 может предложить альтернативные рекомендации по дизайну.

9. Место сборки платы может рекомендовать другие варианты дизайна трафарета.

ВАЖНОЕ УВЕДОМЛЕНИЕ И ОТКАЗ ОТ ОТВЕТСТВЕННОСТИ

TI ПРЕДОСТАВЛЛЯЕТ ТЕХНИЧЕСКИЕ И ДАННЫЕ О НАДЕЖНОСТИ (ВКЛЮЧАЯ ТЕХНИЧЕСКИЕ ДАННЫЕ), РЕСУРСЫ ДИЗАЙНА (ВКЛЮЧАЯ ССЫЛОЧНЫЕ ДИЗАЙНЫ), ПРИМЕНЕНИЕ ИЛИ ДРУГОЙ СОВЕТ ПО ДИЗАЙНУ, ВЕБ-ИНСТРУМЕНТЫ, ИНФОРМАЦИЮ О БЕЗОПАСНОСТИ И ДРУГИЕ РЕСУРСЫ «КАК ЕСТЬ» И С УЧЕТОМ ВСЕХ НЕДОСтАТКОВ, И ОТКАЗ ОТ ЛЮБЫХ ГАРАНТИЙ, ЯВНЫХ И ПОДРАЗУМЕВАЕМЫХ, ВКЛЮЧАЯ БЕЗ ОГРАНИЧЕНИЙ ЛЮБЫЕ ПОКУПАТЕЛЬНЫЕ ГАРАНТИИ ОБЩЕГО НАЗНАЧЕНИЯ, ПРИГОДНОСТИ ДЛЯ ОПРЕДЕЛЕННОЙ ЦЕЛИ ИЛИ НЕНАРУШЕНИЯ ПРАВ ТРЕТЬИХ ЛИЦЕНЗИОННЫХ ПРАВоЫХ ПОЛОЖЕНИЙ.

Эти ресурсы предназначены для опытных разработчиков, работающих с продуктами TI. Вы несете единоличную ответственность за (1) выбор соответствующих продуктов TI для вашего приложения, (2) проектирование, валидацию и тестирование вашего приложения и (3) обеспечение соответствия вашего приложения применимым стандартам и любым другим требованиям по безопасности, охране труда или безопасности. Эти ресурсы могут быть изменены без уведомления. TI предоставляет вам разрешение на использование этих ресурсов только для разработки приложения, которое использует описанные в ресурсе продукты TI. Любое воспроизведение и отображение этих ресурсов запрещено. Лицензия на какие-либо другие права на интеллектуальную собственность TI или третьих лиц не предоставляется. TI снимает с себя ответственность за и вы полностью возмещаете TI и its представителям любые претензии, убытки, издержки и обязательства, возникающие из вашего использования этих ресурсов.

Продукты TI предоставляются в соответствии с Условиями продажи TI (www.ti.com/legal/termsofsale.html) или другими применимыми условиями, доступными либо на ti.com, либо предоставленными совместно с такими продуктами TI. Предоставление TI этих ресурсов не расширяет и не изменяет применимые гарантии TI или отказ от гарантий по продуктам TI.

Почтовый адрес: Texas Instruments, абонентский ящик 655303, Dallas, Texas 75265
Copyright © 2020, Texas Instruments Incorporated