

Proiect FPGA - Controler VGA cu Patrat Mobil

Placa Digilent Basys 3 (Xilinx Artix-7, XC7A35T-1CPG236C)

Jurnalul etapelor parcurse in Vivado

1. Introducere si obiectiv

Acest document descrie, in ordinea in care au fost parcursi, pasii urmati pentru dezvoltarea unui proiect FPGA pe placa Digilent Basys 3 (FPGA Xilinx Artix-7, part xc7a35tcbg236-1), in Xilinx Vivado.

Obiectivul final al proiectului este generarea unui semnal video VGA care afiseaza un fundal rosu, peste care se deplaseaza un patrat verde, controlat de patru switch-uri de pe placa:

Switch	Directie
sw[0]	Dreapta
sw[1]	Sus
sw[14]	Jos
sw[15]	Stanga

Codul sursa si constrangerile (.xdc) nu sunt incluse aici - documentul urmareste doar fluxul de lucru si deciziile luate la fiecare etapa.

2. Testul Blink LED

Proiectul a inceput cu un test simplu, minimal: un LED care clipeste, folosind ceasul de 100MHz de pe placa si un numarator. Scopul acestui prim pas nu a fost legat de VGA, ci de a valida intregul flux de lucru in Vivado, de la un capat la altul.

Dupa scrierea modulului si adaugarea constrangerilor de pini, s-a parcurs fluxul complet: sinteza, implementare, generarea bitstream-ului, si in final programarea efectiva a placii prin Hardware Manager. Placa a fost conectata prin USB, detectata automat (Auto Connect), iar bitstream-ul a fost incarcat pe FPGA cu succes.

Acest pas a confirmat doua lucruri esentiale inainte de a trece mai departe: ca fluxul complet Vivado functioneaza corect (proiect, sinteza, implementare, bitstream) si ca legatura fizica dintre calculator si placa este stabila si functionala.

3. Driver-ul VGA

Dupa validarea fluxului de baza, s-a trecut la partea centrala a proiectului: un modul care genereaza semnalul VGA propriu-zis - semnalele de sincronizare orizontala si verticala (hsync, vsync) si cele trei canale de culoare (rosu, verde, albastru), respectand timing-ul standard pentru rezolutia 640x480 la 60Hz.

Acest modul a fost dezvoltat si validat separat, inainte de a fi integrat intr-un proiect complet, folosind un testbench care verifica automat, ciclu cu ciclu, ca semnalele generate respecta exact timing-ul asteptat. Pe parcursul dezvoltarii au aparut cateva discrepante intre comportamentul modulului si ce astepta testbench-ul, cauzate de mici diferente de sincronizare interna; acestea au fost identificate si corectate pana cand toate verificarile au trecut cu succes.

Rezultatul acestui pas a fost un modul de generare VGA validat si functional, gata sa fie integrat intr-un proiect complet, capabil sa afiseze un ecran cu o culoare constanta.

4. Clocking Wizard

Semnalul VGA la rezolutia 640x480 @ 60Hz are nevoie de un ceas de pixel de 25MHz, insa placa Basys 3 ofera doar un ceas fix de 100MHz. Asadar era nevoie de un mecanism care sa deriveze un ceas de 25MHz din cel de 100MHz existent pe placa.

4.1. Ce este Clocking Wizard

Clocking Wizard este un IP (bloc functional predefinit) oferit de Vivado, care configureaza un bloc hardware dedicat existent fizic in FPGA, numit MMCM (Mixed-Mode Clock Manager) - o resursa specializata, complet separata de logica obisnuita (LUT-uri si bistabile), construita special pentru a genera si distribui semnale de ceas.

4.2. Ce face si de ce a fost ales in locul unui divizor de ceas simplu

Ceasul de 100MHz este preluat de MMCM, care il inmulteste si il imparte intern, dupa niste parametri calculati automat de Vivado in functie de frecventa dorita la iesire, obtinand exact ceasul de 25MHz cerut de proiect. O varianta alternativa, mai simpla, ar fi fost un divizor de ceas facut manual, dintr-un simplu numarator - insa aceasta solutie a fost evitata in favoarea Clocking Wizard-ului, din urmatoarele motive: semnalul de ceas obtinut printr-un MMCM este mult mai curat, este distribuit prin reseaua dedicata de ceas a FPGA-ului (nu prin logica obisnuita), iar IP-ul poate oferi si un semnal suplimentar, "locked", care confirma ca ceasul de iesire este stabil - un avantaj important pe care un divizor simplu nu il are.

4.3. Wrapper-ul generat

Clocking Wizard-ul a fost configurat printr-un Block Design (IP Integrator) in Vivado. Pentru a putea fi folosit ca un modul obisnuit, alaturi de restul codului scris de mana, Vivado a fost pus sa genereze un asa numit "HDL wrapper" - un modul generat automat, care expune la exterior porturile block design-ului (ceasul de intrare, ceasul de iesire si reset-ul), astfel incat acest wrapper sa poata fi instantiat direct in codul propriu, exact ca orice alt modul scris manual.

4.4. Decizia de a folosi reset activ pe HIGH

Butonul fizic de pe placa, folosit ca reset, este activ pe 1 (adica are valoarea 1 cand este apasat). Portul de reset asteptat de IP-ul Clocking Wizard este, de asemenea, activ pe 1. Pentru a evita sa fie nevoie de o inversare suplimentara a semnalului intre buton si acest IP, s-a decis ca reset-ul folosit in restul proiectului (inclusiv in driver-ul VGA) sa fie tot activ pe HIGH (activ pe 1), astfel incat butonul fizic sa poata fi conectat direct, fara nicio inversare, la toate blocurile din proiect care au nevoie de semnalul de reset.

5. Modulul de top (vga_top)

Cu driver-ul VGA validat si ceasul de pixel disponibil prin Clocking Wizard, urmatorul pas a fost crearea modulului de top al proiectului - cel care leaga toate componentele intre ele si le conecteaza la pinii fizici ai placii.

Acest modul instantiaza wrapper-ul Clocking Wizard-ului (pentru a obtine ceasul de 25.175MHz din cel de 100MHz), instantiaza driver-ul VGA (caruia ii transmite ceasul de pixel si reset-ul) si conecteaza iesirile acestuia direct la porturile fizice de sincronizare si culoare ale conectorului VGA de pe placa. Tot in acest modul a fost adaugat butonul de reset si, ulterior, switch-urile placii.

6. Validarea pe placa - ecran rosu

Dupa integrarea completa a driver-ului VGA si a Clocking Wizard-ului in modulul de top, si dupa completarea fisierului de constrangeri cu pinii corespunzatori conectorului VGA, proiectul a fost sintetizat, implementat si incarcat pe placa.

La conectarea unui monitor la portul VGA al placii, ecranul a afisat un fundal rosu, uniform, pe toata zona activa (640x480), cu marginile de blanking negre - confirmand ca timing-ul semnalului, conexiunile fizice si generarea ceasului de pixel functioneaza corect impreuna, pe hardware real, nu doar in simulare.

Acest rezultat a marcat finalul etapei de baza a proiectului: un ecran VGA stabil, cu o culoare de fundal constanta.

7. Patratul verde mobil

Ultima etapa a proiectului a adaugat elementul interactiv: un patrat verde, desenat peste fundalul rosu, care se poate deplasa pe ecran folosind patru switch-uri de pe placa - sw[0] pentru dreapta, sw[1] pentru sus, sw[14] pentru jos si sw[15] pentru stanga.

Modulul care deseneaza si controleaza patratul a fost proiectat separat de driver-ul VGA existent, mentinandu-si propriile numaratoare de pozitie pe pixel si linie, dar sincronizate perfect cu cele ale driver-ului, deoarece ambele module folosesc acelasi ceas de pixel si acelasi semnal de reset. Pozitia patratului se actualizeaza o data pe cadru, este limitata astfel incat patratul sa nu poata iesi de pe ecran, iar in modulul de top culoarea finala a fiecarui pixel este aleasa intre verde (daca pixelul se afla in interiorul patratului) si fundalul rosu generat de driver.

Cu aceasta ultima piesa integrata, proiectul a atins forma sa completa: un ecran VGA cu fundal rosu, peste care se deplaseaza un patrat verde, controlat in timp real de switch-urile placii.