


소속:	Computer System Architecture[답안]	2020-1 6주차 온라인 수업 과제
학번:		제출기한: 2020년 5월 5일(화)
이름:		Chapter 4.1 4.2 4.3 4.4

1. 다음 하드웨어 블록도에 대한 동작을 한줄의 레지스터 전송문으로 나타내시오.



sol) $yT_2 : R2 \leftarrow R1, R1 \leftarrow R2$

2. 다음의 조건부 제어문을 제어함수를 갖는 두 개의 레지스터 전송문을 나타내어라.

If (P=1) then (R1 \leftarrow R2) else if (Q=1) then (R1 \leftarrow R3)

sol)


P: $R1 \leftarrow R2$

P'Q: $R1 \leftarrow R3$

3. 책에 그림 4-3의 네 개의 레지스터에 대한 MUX를 이용한 버스 시스템을(강의안에도 있음)

멀티플렉서 대신 3-state buffer와 디코더를 이용한 버스시스템으로 변경하여 블록도를 그려라.

sol)



4. 어떤 디지털 컴퓨터가 32bits 크기의 16개 레지스터에 대한 공통 버스 시스템을 가지고 있으며 버스시스템은 멀티플렉서로 구성되었다.

- a) 각 멀티플렉서에는 몇 개의 선택 입력이 있는가?
- b) 어떤 크기의 멀티플렉서가 필요한가?
- c) 버스에는 몇 개의 멀티플렉서가 필요한가?

sol)


- (a) 4 selection lines to select one of 16 registers.
- (b) 16×1 multiplexers.
- (c) 32 multiplexers, one for each bit of the registers.

5. 다음 전송문의 의미하는 메모리 동작을 설명하라.

$M[AR] \leftarrow R3$

sol) R3 레지스터의 내용을 메모리 AR 번지에 기록

6. 다음 하드웨어 블록도는 논리 게이트와 카운트 인에이블 입력을 가진 이진 카운터이다. 이진 카운터에 enable 이 인가되어 동작하는 레지스터 전송문을 ○ 제어함수와 함께 표현하라.



sol)

$xyT_0 + T_1 + y'T_2 : AR \leftarrow AR + 1$