逻辑代数又称为开关代数、布尔代数;

N个逻辑变量共有 2[™]个最小项。

任意一个逻辑函数的所有最小项加起来恒等于 1;

与普通代数对比,摩根定理是逻辑代数中特有的定理;

<mark>真值表</mark>是分析组合电路的重要工具之一,通过<mark>真值表</mark>能直观的看到<u>输出变量</u>和<u>输入变量</u>之间的逻辑关系;

既然触发器是由与非门组成的, 所以组合电路中也可以有触发器;

在分析组合逻辑电路中,一般要得到其真值表后才能归纳出其功能特点;

并行加法器采用超前进位的目的是提高运算速度

组合逻辑电路中、竞争冒险现象的表现形式是窄脉冲、俗称毛刺。

竞争冒险原因:主要是门电路的<mark>延迟时间</mark>产生的。

全加器的输入信号即加数和被加数、来自低位的进位

任何位相加都产生两个结果:本位和、向高位的进位。

半加运算不考虑从低位来的进位

消除组合电路中竞争冒险现象的方法:引入封锁脉冲、引入选通脉冲、接入滤波电容和修改逻辑设计、增加冗余项等;

<mark>编码和译码</mark>是一对,有什么样的编码器对应就有什么样的译码器;

用8选1数据选择器加上少量的非门可以实现任意的三变量函数;

用3线-8线译码器加上少量的与非门可以实现任意的三变量函数;

用两片 3 线-8 线译码器加上少量的与非门可以实现任意的四变量函数;

要实现具有多个输出信号的组合电路,最好是选用相应的<mark>译码器</mark>来实现;

一个触发器就是一个最简单的时序逻辑电路;

每一个触发器都应该具有稳定的"0"状态和"1"状态;

触发器接收输入信号之前的状态叫做现态 Qa 触发器接收输入信号之后的状态叫做次态 Qall

JK 触发器的功能置位、复位、保持(记忆)和计数功能

触发器的次态就是接收完输入信号后的状态;

边沿 D 触发器抗干扰能力最强

输入项有约束条件的触发器是同步 RS 触发器

JK 触发器的四种功能分别是: 保持、翻转、置零、置 1;

边沿 D 触发器<mark>只有保持功能</mark>

我们把<mark>只有保持和翻转功能</mark>的触发器叫 T 触发器

用 JK 触发器可以构成任意的其他类型的触发器;

一个触发器只能存放一位二进制信号,要存放3位二进制信号就需要3个触发器;

边沿触发器指的是: 边沿 D 和边沿 JK 触发器;

如果不需要使用 JK 触发器中的异步输入端 $\overline{R_D}$ 、 $\overline{S_D}$,则把他们 \overline{MBB}

<mark>状态图</mark>的特点是形象直观,它把触发器的<mark>状态转换关系</mark>和转换条件用几何图形表示出来;

计数器的<mark>模和容量都是指的计数器所用的有效状态的数量;</mark>

同步计数器中,每一个触发器的时钟一定都是<mark>一样</mark>的;

一个 4 位二进制计数器最多能 16 个时钟脉冲;

不同型号的集成计数器的清零方式可能不同,有<mark>同步</mark>和<mark>异步</mark>两种方式;

时序电路的<mark>驱动方程</mark>是指的各个触发器的<mark>同步输入端</mark>的表达式;

一个初始状态为 0000 的模值为 16 的四位二进制递加计数器经过 38 个 CP 脉冲后, 其状态为 0110。

环形计数器记录 N_个数需要 N_个触发器

一个4位扭环形计数器的有效状态数量是8个