

第9章 触发器与时序逻辑电路

- 9.1 双稳态触发器(重点)
- 9.2 寄存器
- 9.3 计数器 (重点)
- 9.4 555定时器与应用
- 9.5 应用举例(自学)

时序逻辑电路的特点

电路的输出状态不仅取决于当时的输入信号,而且与电 路原来的状态有关、当输入信号消失后、电路状态仍维持不 变。这种具有存贮记忆功能的电路称为时序逻辑电路。

时序逻辑电路的输出状态不只与当时的输入有关,还与 原来的输出状态有关。而组合逻辑电路的输出状态完全由当 时的输入变量的组合状态决定,与电路的原状态无关。

触发器是构成时序电路的基本逻辑单元、按逻辑功能可分为: 双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)。

9.1 双稳态触发器



双稳态触发器: 是一种具有记忆功能的逻辑单元电路, 它能储 存一位二进制码。包含RS触发器、JK触发器和D触发器等。

特点:

- 1. 有两个稳定状态 "0" 态和 "1" 态;
- 2. 能根据输入信号将触发器置成"0"或"1"态;
- 3. 输入信号消失后,被置成的"0"或"1"态能保存下来, 即具有记忆功能。

现态和次态的概念:

现态 Q_n : 触发器接收输入信号之前的状态。


次态 211: 触发器接收输入信号之后的状态。

一、RS触发器



1、基本RS触发器

组成: 用2个"与非"门(或"或非"门)交叉连接而成。



两个输出端

正常情况下,两输 出端的状态保持相反。 通常以《端的逻辑电 平表示触发器的状态, 即Q=1, $\overline{Q}=0$ 时,称为 "1"态;反之为"0"


② 态。

输入 $R_{\rm D}=0$, $S_{\rm D}=1$ 时






若原状态: Q=0 $\overline{Q}=1$




输出仍保持: Q=0 $\overline{Q}=1$



输出变为: Q=0 $\overline{Q}=1$


输入 $R_{\rm D}=1$, $S_{\rm D}=0$ 时


若原状态: Q=0 $\overline{Q}=1$




输出变为: Q=1 $\overline{Q}=0$


置"1"!







输出保持: Q=1 $\overline{Q}=0$











- (2)可触发使之翻转(使 R_{D} 、 S_{D} 之一为0时可翻转)。
- (3) 具有记忆功能 $(R_D, S_D$ 都为1时,保持原来状态)。
- (4) 当 $R_{\rm D}$ 、 $S_{\rm D}$ 同时由0变为1时,翻转快的门输出变为0,另一个不得翻转。因此,该状态为不定状态。



































































三、D触发器





为了免除CP=1期间输入控制电平不许改变的限制,可采用边沿触发方式。其特点是:触发器只在时钟跳转时发生翻转,而在CP=1或CP=0期间,输入端的任何变化都不影响输出。


如果翻转发生在上升沿就叫"上升沿触发"或"正边沿触发"。如果翻转发生在下降沿就叫"下降沿触发"或"负边沿触发"。下面以上升沿触发的D触发器为例讲解。














五、触发器逻辑功能的转换

被转换的触发器的功能包含目的触发器的功能。

例如: JK触发器

- 1. 当J=0、K=0时, 具有保持功能;
- 2. 当J=1、K=1时, 具有翻转功能;
- 3. 当J=0、K=1时, 具有复位功能;
- 4. 当J=1、K=0时, 具有置位功能。


因此,JK触发器可以转换成其他多种触发器。

39

1、转换方法



(1) 转换要求



(1) 转换步骤:

- ① 写已有、待求触发器的特性方程;
- ② 将待求触发器的特性方程变换为与已有触发器一致;
- ③ 比较两个的特性方程, 求出转换逻辑;
- ④ 画电路图。

40

$2\sqrt{JK} \rightarrow D$




"JK"的特性方程: $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$

"D" 的特性方程:

$$Q_{n+1} = D = D\overline{Q_n} + DQ_n$$



转换图



41

9.2 寄存器




❖ 定义


在数字电路中,用来存放二进制数据或代码的电路称为 寄存器。


❖ 组成原理


寄存器是由具有存储功能的触发器组合起来构成的。


- ∵一个触发器可以存储1位二进制代码,
- ∴ 存放π位二进制代码的寄存器,需用π个触发器来构成。


























单向移位寄存器具有以下主要特点:




- (1) 单向移位寄存器中的数码,在*CP*脉冲操作下,可以 依次右移或左移。
- (2)n位单向移位寄存器可以寄存n位二进制代码。n个 CP脉冲即可完成串行输入工作,此后可从 $Q_0 \sim Q_{n-1}$ 端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作。











一、二进制计数器


计数器的输出码按照二进制加法或减法的规律变化,如二进制加法计数器,其规律是"逢二进一"。


一个触发器可以表示一位二进制数,如要表示n位二进制数,就需要n个触发器。


n位二进制计数器所能表示的状态数最多为 $N=2^n$ 个,而所能表示的最大十进制数为 2^n-1 。如n=4,则状态数最多为16个,最大十进制数为15。

1、异步二进制加法计数器

所谓异步,是指当多位触发器发生状态变化时,在时间上不同步。有的触发器直接受输入计数脉冲控制,有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲,因此各个触发器状态变换的时间先后不一,故被称为"异步计数器"。







2、同步二进制加法计数器



同步计数器的特点:在同步计数器内部,各个触发器都受同一时钟脉冲—输入计数脉冲的控制,因此,它们状态的更新几乎是同时的,要翻转时同时翻转。故被称为 "同步计数器"。


<mark>异步二进制</mark>加法计数器线路联接简单,各触发器是逐级翻转, 因而工作速度较慢。


同步计数器由于各触发器同步翻转,因此工作速度快。但接 线较复杂。

同步计数器组成原则:

根据翻转条件,确定触发器级间联接方式—找出触发器输入端的联接方式。









二、十进制计数器



十进制计数器计数规律: "<mark>逢十进一</mark>"。它是用四位二进制数表示对应的十进制数,所以又称为二—十进制计数器。

四位二进制可以表示十六种状态,为了表示十进制数的十个状态,需要去掉六种状态,具体去掉哪六种状态,有不同的安排,这里仅介绍广泛使用8421编码的十进制计数器。

例: 3位十进制数: 100, 用BCD码表示

67

十进制加法计数器状态表




脉冲数 (<i>CP</i>)	二进制数				十进制数
	Q_3	Q_2	Q_1	Q_0	一江刺致
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	0	0	0	0	0

三、任意进制计数器



除二进制、十进制计数器外,有时需要任意进制计数器 (N 进制计数器); 每来 N 个计数脉冲,计数器的状态循环一次。

例:分析图示逻辑电路的逻辑功能,说明其用处。设初始状态为"000"。



1. 写出各触发器J、K端和CP端的逻辑表达式

$$J_0 = \overline{Q_{2n}}$$
 $K_0 = 1$ $CP_0 = CP$
 $J_1 = 1$ $K_1 = 1$ $CP_1 = \overline{Q_{0n}}$
 $J_2 = \overline{Q_{0n}Q_{1n}}$ $K_2 = 1$ $CP_2 = CP$

71

$$J_0 = \overline{Q_{2n}} \qquad K_0 = 1 \qquad CP_0 = CP$$

$$J_1 = 1 \qquad K_1 = 1 \qquad CP_1 = Q_{0n}$$


$$J_2 = Q_{0n}Q_{1n} \qquad K_2 = 1 \qquad CP_2 = CP$$


2. 根据触发器的特性方程写出各触发器输出端的逻辑 表达式


$$Q_{0n+1} = \overline{Q}_{2n}\overline{Q}_{0n}$$


$$Q_{1n+1} = \overline{Q}_{1n}$$


$$Q_{2n+1} = Q_{0n}Q_{1n}\overline{Q}_{2n}$$




































总结:用一片74LS290设计N进制计数器的一般方法 🥢 反馈置 "0"法: 第N个CP脉冲后, 由输出端的 "1"去控制 清0端 $R_{0(1)}$ 、 $R_{0(2)}$,将输出端全部强制清0,重新开始新一轮计 数。利用反馈置"0"法可用已有的计数器得出小于原进制的计 数器。 练习1: 下图是几进制计数器? 输出端状态的 变化范围: $S_{9(1)}$ $R_{0(1)}$ 74LS290 0000~0111 $S_{9(2)}$ $R_{0(2)}$ \mathbf{C}_{1} 答: 8进制



















9.4 555定时器与应用


555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳态触发器和多谐振荡器。因而广泛用于信号的产生、变换、控制与检测。


555定时器能在4.5~18V电源下工作,输出电平可与TTL、 CMOS逻辑电路兼容,可直接推动扬声器、电感等低电阻负载。


93























































第9章 触发器和耐厚逻辑电路

本章重点:

- 1. 要求熟练掌握各触发器的动作特点、逻辑符号和状态表。 如果给出输入波形,要求能够正确地画出输出波形。
- 2. 要求熟练掌握计数器分析(分析计数器为几进制计数器)。
- 3. 要求熟练掌握用74LS290构成任意进制计数器。
- 4. 了解555定时器的工作原理与应用。



第9章 作业

习题集:

9.2, 9.3, 9.4, 9.5, 9.6, 9.7

注:凡涉及到74LS293的题目用74LS290代替